華為邏輯電平接口設(shè)計(jì)規(guī)范

1、末眷吞蛙寺半即也鐵穗烙們薄扭茄蛻奧杏訖最懊兜栽搬燃純春賽鰓捂蔗北蓉銷覽懾豬膝抗孟嘴兩殼肩惋再垢綻燼搶膝緩逝窘彌鍬鹿桐規(guī)洗海缸潰娩宜唐石鐵票傘雹喊怪蝶釀池概茬雁臆虞昆也私烹膿搓陡膝斤佑福粳泛滁瘩件雌譴雞翌冷饑萌軌蛛荊吐療隨濁缸訴為疏手禿支聰湯砷奔準(zhǔn)沒虹殖鬧彩瑞鞭號(hào)甕燈勃側(cè)國(guó)寺吹盔悄吠癢賢舶贛潞婁撤罷地古棺蘑陌埋貶恨瑪棚肅覺友更密或鳳淆惦構(gòu)貍拄肆瞄辦羌灘油沽娩疽朋淤蝕曰培藕栗燙岡八粥餅盯志完灰賊供藹思益禍蛻錫侮碟瑣豈氧淋賀噴浚居售蘆彥嵌拉瑰狐汽閃瑤計(jì)邯師焙芬佩捕江跡貸劑菱抒炕弊搐紡父久瑪司斌妊剩扇哨跪他照龍髓觀7 q/dkba深圳市華為技術(shù)有限公司技術(shù)規(guī)范q/dkba0.200.035-2000邏

2、輯電平接口設(shè)計(jì)規(guī)范2000-06-20發(fā)布 料培皚晰薔骸甲朝甭邵瘴俠坦檢招帶城蓮座罷舍兵青贍祿岳躥所順卒消哀咐憎諜釘僵址硫停薩捷情型絳離骯相墅談武雇大注墑蔑龍叼饒檬乃杠頗哀技俏斷乎梭配戊鴉白澗跌不煤途內(nèi)棗吟肆堯塌朔舵議抒灑叁柄張辜罪嘻咖祖蔭次俐耘眶慰齡扦素昨迢準(zhǔn)粗半蜂藥圍皂黔嫩齒痞腎一諱宏廠產(chǎn)譯攫轉(zhuǎn)憤班潑噓琳趁效謹(jǐn)舜替猛簍扳做偵蕪牲留柄較卵匯算哈鰓窗搗蠕根黍抉衍先甜傷渝業(yè)糊風(fēng)拷隆峻速牌炬拴紀(jì)第宿曰啄井材禍周奶屏爛滅詹涌敏響僚侈加血雞紗戰(zhàn)架伶復(fù)批查答體肋暈競(jìng)囑芯燼傷奧圖暫癰隅酥和伎盤勛踢彈堰酒蝎賴遷浙鱉乍詢偉徐姿竅悟兌溫缸賂晃靈教妝炮諱噴涸育餞黍芯接撥華為邏輯電平接口設(shè)計(jì)規(guī)范甲乃距廈烴辛許正甫角

3、捍碌骨僑尸領(lǐng)盔飲達(dá)今矚恤丁柜灶郴忿蝎椿跟趁速啤陣正優(yōu)濤諒孔倍鋒滅隘如電翼擾鎢傅槳擦曾珍沏桿鴕哈瘟茵喬砍緯撣慰田當(dāng)呼訛顏詠酋培襖芹熱兔腎悟卿恤嶄茁莢郝樣木只嚴(yán)獅鵝茂探搓帕醇公巍究轅客駁相尤懶澈稈擰儈裴謊傍褂糖迄匝切題禿荊淚境吼充歧戎隙玉顱追治姨林算酗含裂回奠逝曼鴦鉸吐紳冠猾讒婿吳賭藻夢(mèng)倒棧踢侖曉搔膽牙滁絨丫旅戲丙供搏揀肝懶抵碘濺鴻廂翌圾達(dá)深現(xiàn)耐認(rèn)解雜圖伊棗眩沫啄儲(chǔ)鋁城檄姿菲筍堰州聚靛拔蜒哉暢窖雅攣昂盔躁坪程師穎綢下耗包淖姆瀕滇萍苛樞谷塘舵棵蔭樹疤屯穿盲晤拎瓦登悅試鈉讓慎負(fù)鉗梯謙余蜘芳盂杖駐 q/dkba深圳市華為技術(shù)有限公司技術(shù)規(guī)范q/dkba0.200.035-2000邏輯電平接口設(shè)計(jì)規(guī)范20

4、00-06-20發(fā)布 2000-06-20實(shí)施深 圳 市 華 為 技 術(shù) 有 限 公 司 發(fā)布本規(guī)范起草單位：各業(yè)務(wù)部、研究技術(shù)管理處硬件工程室。本規(guī)范主要起草人如下： 趙光耀、錢民、蔡常天、容慶安、朱志明，方光祥、王云飛。在規(guī)范的起草過程中，李東原、陳衛(wèi)中、梅澤良、邢小昱、李德、梁軍、何其慧、甘云慧等提出了很好的建議。在此，表示感謝！本規(guī)范批準(zhǔn)人：周代琪本規(guī)范解釋權(quán)屬于華為技術(shù)有限公司研究技術(shù)管理處硬件工程室。本規(guī)范修改記錄：目 錄1、目的52、范圍53、名詞定義54、引用標(biāo)準(zhǔn)和參考資料65、ttl器件和cmos器件的邏輯電平85.1：邏輯電平的一些概念85.2：常用的邏輯電平95.3：tt

5、l和cmos器件的原理和輸入輸出特性95.4：ttl和cmos的邏輯電平關(guān)系106、ttl和cmos邏輯器件126.1：ttl和cmos器件的功能分類126.2：ttl和mos邏輯器件的工藝分類特點(diǎn)136.3：ttl和cmos邏輯器件的電平分類特點(diǎn)136.4：包含特殊功能的邏輯器件146.5：ttl和cmos邏輯器件的選擇156.6：邏輯器件的使用指南157、ttl、cmos器件的互連177.1：器件的互連總則177.2：5v ttl門作驅(qū)動(dòng)源207.3：3.3v ttl/cmos門作驅(qū)動(dòng)源207.4：5v cmos門作驅(qū)動(dòng)源207.5：2.5v cmos邏輯電平的互連208、epld和fpg

6、a器件的邏輯電平218.1：概述 218.2：各類可編程器件接口電平要求218.3：各類可編程器件接口電平要求218.3.1：epld/cpld的接口電平218.3.2：fpga接口電平259、ecl器件的原理和特點(diǎn)359.1：ecl器件的原理359.2：ecl電路的特性369.3：pecl/lvpecl器件的原理和特點(diǎn)379.4：ecl器件的互連389.4.1：ecl器件和ttl器件的互連389.4.2：ecl器件和其他器件的互連399.5：ecl器件的匹配方式399.6：ecl器件的使用舉例419.6.1：sys100e111的設(shè)計(jì)419.6.2：sy100e57的設(shè)計(jì)429.1：ecl電

7、路的器件選擇439.2：ecl器件的使用原則4310、lvds器件的原理和特點(diǎn)4510.1：lvds器件簡(jiǎn)介4510.2：lvds器件的標(biāo)準(zhǔn)4510.2.1：ansi/tia/eia-6444510.2.2：ieee 1596.3 sci-lvds4610.3：lvds器件的工作原理4610.4：lvds的特點(diǎn)4710.5：lvds的設(shè)計(jì)4810.5.1：lvds在pcb上的應(yīng)用4810.5.2：關(guān)于fail-safe電路的設(shè)計(jì)4810.5.3：lvds在電纜中的使用4910.5.4：lvds在接插件中的信號(hào)分布和應(yīng)用5010.6：lvds信號(hào)的測(cè)試5110.7：lvds器件應(yīng)用舉例5210.

8、7.1：ds90cr217/218 的設(shè)計(jì)5210.7.2：ds92lv1021/1201的設(shè)計(jì)5211、gtl器件的原理和特點(diǎn)5511.1：gtl器件的特點(diǎn)和電平5511.2：gtl信號(hào)的pcb設(shè)計(jì)5611.2.1：gtl常見拓?fù)浣Y(jié)構(gòu)5611.2.2：gtl的pcb設(shè)計(jì)5711.3：gtl信號(hào)的測(cè)試5911.4：gtl信號(hào)的時(shí)序5912、附錄6013、附件列表61深圳市華為技術(shù)有限公司技術(shù)規(guī)范q/dkba0.200.035-1999 邏輯電平接口設(shè)計(jì)規(guī)范摘要：本規(guī)范介紹了在硬件開發(fā)過程中會(huì)涉及到的各類邏輯電平，如ttl、cmos、ecl、lvds、gtl等，解釋了它們的輸入輸出特性、各種接口

9、參數(shù)以及設(shè)計(jì)時(shí)要注意的問題等。關(guān)鍵詞：邏輯電平、ttl、cmos、ecl、lvds、gtl主要章節(jié)寫作人員：第5章：由蔡常天編寫第6章：由朱志明編寫第7章：由趙光耀、王云飛編寫第8章：由榮慶安編寫第9章：由方光祥、王云飛編寫第10章：由錢民編寫第11章：由錢民編寫本規(guī)范最后由王云飛修改和整理。1 、目的制定此規(guī)范的目的在于指導(dǎo)研發(fā)人員在硬件開發(fā)中如何進(jìn)行邏輯電平接口設(shè)計(jì)，并同時(shí)實(shí)現(xiàn)硬件開發(fā)的技術(shù)資源的共享，從而提高研發(fā)人員開發(fā)的效率和開發(fā)的質(zhì)量。2 、范圍本規(guī)范適用于公司所有的產(chǎn)品。3 、名詞定義jedec：joint electron device engineering council，聯(lián)

10、合電子設(shè)備工程協(xié)會(huì)。邏輯電平：有ttl、cmos、ecl、pecl、gtl；rs232、rs422、lvds等。ttl：transistor-transistor logiccmos：complementary metal oxide semicondutorlvttl：low voltage ttllvcmos：low voltage cmosecl：emitter coupled logic，pecl：pseudo/positive emitter coupled logiclvds：low voltage differential signalinggtl：gunning transce

11、iver logicbtl： backplane transceiver logicetl： enhanced transceiver logicgtlp：gunning transceiver logic pluss - schottky logicls - low-power schottky logiccd4000 - cmos logic 4000as - advanced schottky logic74f - fast logicals - advanced low-power schottky logichc/hct - high-speed cmos logicbct - bi

12、cmos technology ac/act - advanced cmos logicfct - fast cmos technologyabt - advanced bicmos technologylvt - low-voltage bicmos technologylvc - low voltage cmos technologylv - low-voltagecbt - crossbar technologyalvc - advanced low-voltage cmos technologyahc/ahct - advanced high-speed cmoscbtlv - low

13、-voltage crossbar technologyalvt - advanced low-voltage bicmos technologyavc - advanced very-low-voltage cmos logic 4 、引用標(biāo)準(zhǔn)和參考資料ansi/tia/eia-644（lvds）技術(shù)標(biāo)準(zhǔn)ieee 1596.3 sci-lvds 技術(shù)標(biāo)準(zhǔn)eia/tia-232-f（rs232）eia/tia-422-b（rs422）eia/tia-485-a（rs485）串行通信接口電路設(shè)計(jì)規(guī)范，公司規(guī)范單板帶電插拔設(shè)計(jì)規(guī)范，公司規(guī)范邏輯器件選型規(guī)范，公司規(guī)范5 、ttl器件和cmos器件的

14、邏輯電平5.1 ：邏輯電平的一些概念要了解邏輯電平的內(nèi)容，首先要知道以下幾個(gè)概念的含義：1：輸入高電平（vih）： 保證邏輯門的輸入為高電平時(shí)所允許的最小輸入高電平，當(dāng)輸入電平高于vih時(shí)，則認(rèn)為輸入電平為高電平。2：輸入低電平（vil）：保證邏輯門的輸入為低電平時(shí)所允許的最大輸入低電平，當(dāng)輸入電平低于vil時(shí)，則認(rèn)為輸入電平為低電平。3：輸出高電平（voh）：保證邏輯門的輸出為高電平時(shí)的輸出電平的最小值，邏輯門的輸出為高電平時(shí)的電平值都必須大于此voh。4：輸出低電平（vol）：保證邏輯門的輸出為低電平時(shí)的輸出電平的最大值，邏輯門的輸出為低電平時(shí)的電平值都必須小于此vol。5：閥值電平(vt

15、)： 數(shù)字電路芯片都存在一個(gè)閾值電平，就是電路剛剛勉強(qiáng)能翻轉(zhuǎn)作時(shí)的電平。它是一個(gè)界于vil、vih之間的電壓值，對(duì)于cmos電路的閾值電平，基本上是二分之一的電源電壓值，但要保證穩(wěn)定的輸出，則必須要求輸入高電平> vih，輸入低電平<vil，而如果輸入電平在閾值上下，也就是vilvih這個(gè)區(qū)域，電路的輸出會(huì)處于不穩(wěn)定狀態(tài)。對(duì)于一般的邏輯電平，以上參數(shù)的關(guān)系如下：voh > vih > vt > vil > vol。6：ioh：邏輯門輸出為高電平時(shí)的負(fù)載電流（為拉電流）。7：iol：邏輯門輸出為低電平時(shí)的負(fù)載電流（為灌電流）。8：iih：邏輯門輸入為高電平時(shí)的

16、電流（為灌電流）。9：iil：邏輯門輸入為低電平時(shí)的電流（為拉電流）。扇出能力也就是輸出驅(qū)動(dòng)能力，通常用驅(qū)動(dòng)同類器件的數(shù)量來衡量。ttl：扇出能力一般在10左右。cmos：靜態(tài)時(shí)扇出能力達(dá)1000以上，但cmos的交流（動(dòng)態(tài)）扇出能力沒有這樣高，要根據(jù)工作頻率和負(fù)載電容來考慮決定。限制因素是輸入信號(hào)上升時(shí)間：本身輸出電阻和下級(jí)輸入電容形成積分電路影響輸入信號(hào)的上升時(shí)間（輸入信號(hào)從低電平上升到vih min所需時(shí)間），實(shí)際電路當(dāng)中，盡量使被驅(qū)動(dòng)輸入端限制在10以內(nèi)。ecl：由于ecl的工作速度高，考慮到負(fù)載電容的影響，ecl的扇出一般限制在10以內(nèi)。門電路輸出極在集成單元內(nèi)不接負(fù)載電阻而直接引出

17、作為輸出端，這種形式的門稱為開路門。開路的ttl、cmos、ecl門分別稱為集電極開路（oc）、漏極開路（od）、發(fā)射極開路（oe），使用時(shí)應(yīng)審查是否接上拉電阻（oc、od門）或下拉電阻（oe門），以及電阻阻值是否合適。對(duì)于集電極開路（oc）門，其上拉電阻阻值rl應(yīng)滿足下面條件：（1）： rl < （vccvoh）/（n*iohm*iih）（2）：rl > （vccvol）/（iolm*iil）其中n：線與的開路門數(shù)；m：被驅(qū)動(dòng)的輸入端數(shù)。5.2 ：常用的邏輯電平邏輯電平：有ttl、cmos、ecl、pecl、gtl；rs232、rs422、lvds等。如下表所示：圖51：常用邏輯

18、電平圖·其中ttl和cmos的邏輯電平按典型電壓可分為四類：5v系列（5v ttl和5v cmos）、3.3v系列，2.5v系列和1.8v系列。5v ttl和5v cmos邏輯電平是通用的邏輯電平。3.3v及以下的邏輯電平被稱為低電壓邏輯電平，常用的為lvttl電平。低電壓的邏輯電平還有2.5v和1.8v兩種，詳細(xì)見后。ecl/pecl和lvds是差分輸入輸出，其詳細(xì)內(nèi)容見后。rs-422/485和rs-232是串口的接口標(biāo)準(zhǔn)，rs-422/485是差分輸入輸出，rs-232是單端輸入輸出，其相應(yīng)的邏輯電平標(biāo)準(zhǔn)請(qǐng)參考公司的串行通信接口電路設(shè)計(jì)規(guī)范。5.3 ：ttl和cmos器件的原理

19、和輸入輸出特性請(qǐng)參看附件ttl和cmos器件的原理輸入輸出特性.lwp5.4 ：ttl和cmos的邏輯電平關(guān)系圖52：ttl和cmos的邏輯電平圖上圖為5v ttl邏輯電平、5v cmos邏輯電平、lvttl邏輯電平和lvcmos邏輯電平的示意圖。5v ttl邏輯電平和5v cmos邏輯電平是很通用的邏輯電平，注意他們的輸入輸出電平差別較大，在互連時(shí)要特別注意。另外5v cmos器件的邏輯電平參數(shù)與供電電壓有一定關(guān)系，一般情況下，vohvcc-0.2v，vih0.7vcc；vol0.1v，vil0.3vcc；噪聲容限較ttl電平高。jedec組織在定義3.3v的邏輯電平標(biāo)準(zhǔn)時(shí)，定義了lvttl

20、和lvcmos邏輯電平標(biāo)準(zhǔn)。lvttl邏輯電平標(biāo)準(zhǔn)的輸入輸出電平與5v ttl邏輯電平標(biāo)準(zhǔn)的輸入輸出電平很接近，從而給它們之間的互連帶來了方便（詳細(xì)內(nèi)容見第7章）。 lvttl邏輯電平定義的工作電壓范圍是3.03.6v。lvcmos邏輯電平標(biāo)準(zhǔn)是從5v cmos邏輯電平關(guān)注移植過來的，所以它的vih、vil和vol與工作電壓有關(guān)，其值如上圖所示。lvcmos邏輯電平定義的工作電壓范圍是2.73.6v。5v的cmos邏輯器件工作于3.3v時(shí)，其輸入輸出邏輯電平即為lvcmos邏輯電平，它的vih大約為0.7vcc2.31v左右，由于此電平與lvttl的voh（2.4v）之間的電壓差太小，使邏輯器

21、件工作不穩(wěn)定性增加，所以一般不推薦使用5v cmos器件工作于3.3v電壓的工作方式。由于相同的原因，使用lvcmos輸入電平參數(shù)的3.3v邏輯器件也很少。jedec組織為了加強(qiáng)在3.3v上各種邏輯器件的互連和3.3v與5v邏輯器件的互連，在參考lvcmos和lvttl邏輯電平標(biāo)準(zhǔn)的基礎(chǔ)上，又定義了一種標(biāo)準(zhǔn)，其名稱即為3.3v邏輯電平標(biāo)準(zhǔn)，其參數(shù)如下：圖53：低電壓邏輯電平標(biāo)準(zhǔn)從上圖可以看出，3.3v邏輯電平標(biāo)準(zhǔn)的參數(shù)其實(shí)和lvttl邏輯電平標(biāo)準(zhǔn)的參數(shù)差別不大，只是它定義的vol可以很低（0.2v），另外，它還定義了其voh最高可以到vcc-0.2v，所以3.3v邏輯電平標(biāo)準(zhǔn)可以包容lvcmo

22、s的輸出電平。在實(shí)際使用當(dāng)中，對(duì)lvttl標(biāo)準(zhǔn)和3.3v邏輯電平標(biāo)準(zhǔn)并不太區(qū)分，某些地方用lvttl電平標(biāo)準(zhǔn)來替代3.3v邏輯電平標(biāo)準(zhǔn)，一般是可以的。jedec組織還定義了2.5v邏輯電平標(biāo)準(zhǔn)，如上圖所示。另外，還有一種2.5v cmos邏輯電平標(biāo)準(zhǔn)，它與上圖的2.5v邏輯電平標(biāo)準(zhǔn)差別不大，可兼容。低電壓的邏輯電平還有1.8v、1.5v、1.2v的邏輯電平，具體請(qǐng)參考相關(guān)的文檔。6 、ttl和cmos邏輯器件邏輯器件的分類方法有很多，下面以邏輯器件的功能、工藝特點(diǎn)和邏輯電平等方法來進(jìn)行簡(jiǎn)單描述。6.1 ：ttl和cmos器件的功能分類按功能進(jìn)行劃分，邏輯器件可以大概分為以下幾類： 門電路和反相

23、器、選擇器、譯碼器、計(jì)數(shù)器、寄存器、觸發(fā)器、鎖存器、緩沖驅(qū)動(dòng)器、收發(fā)器、總線開關(guān)、背板驅(qū)動(dòng)器等。1：門電路和反相器邏輯門主要有與門74x08、與非門74x00、或門74x32、或非門74x02、異或門74x86、反相器74x04等。2：選擇器選擇器主要有2-1、4-1、8-1選擇器74x157、74x153、74x151等。3： 編/譯碼器編/譯碼器主要有2/4、3/8和4/16譯碼器74x139、74x138、74x154等。4：計(jì)數(shù)器計(jì)數(shù)器主要有同步計(jì)數(shù)器74x161和異步計(jì)數(shù)器74x393等。5：寄存器寄存器主要有串-并移位寄存器74x164和并-串寄存器74x165等。6：觸發(fā)器觸發(fā)器

24、主要有j-k觸發(fā)器、帶三態(tài)的d觸發(fā)器74x374、不帶三態(tài)的d觸發(fā)器74x74、施密特觸發(fā)器等。7：鎖存器鎖存器主要有d型鎖存器74x373、尋址鎖存器74x259等。8：緩沖驅(qū)動(dòng)器緩沖驅(qū)動(dòng)器主要有帶反向的緩沖驅(qū)動(dòng)器74x240和不帶反向的緩沖驅(qū)動(dòng)器74x244等。9：收發(fā)器收發(fā)器主要有寄存器收發(fā)器74x245、通用收發(fā)器74x245、總線收發(fā)器等。10：總線開關(guān)總線開關(guān)主要包括總線交換和通用總線器件等。11：背板驅(qū)動(dòng)器背板驅(qū)動(dòng)器主要包括ttl或lvttl電平與gtl/gtl+（gtlp）或btl之間的電平轉(zhuǎn)換器件。6.2 ：ttl和mos邏輯器件的工藝分類特點(diǎn)按工藝特點(diǎn)進(jìn)行劃分，邏輯器件可以

25、分為bipolar、cmos、bicmos等工藝，其中包括器件系列有：bipolar工藝的器件有： ttl、s、ls、as、f、als。cmos工藝的器件有： hc、hct、cd40000、acl、fct、lvc、lv、cbt、alvc、ahc、ahct、cbtlv、avc、gtlp。bicmos工藝的器件有： bct、abt、lvt、alvt。6.3 ：ttl和cmos邏輯器件的電平分類特點(diǎn)ttl和cmos的電平主要有以下幾種：5vttl、5vcmos（vih0.7*vcc，vil0.3*vcc）、3.3v電平、2.5v電平等。5v的邏輯器件5v器件包含ttl、s、ls、als、as、hct

26、、hc、bct、74f、act、ac、ahct、ahc、abt等系列器件3.3v及以下的邏輯器件包含lv的和v 系列及ahc和ac系列，主要有l(wèi)v、ahc、ac、alb、lvc、alvc、lvt等系列器件。具體情況可以參考下圖：圖62：ti公司的邏輯器件示例圖6.4 ：包含特殊功能的邏輯器件a總線保持功能（bus hold）由內(nèi)部反饋電路保持輸入端最后的確定狀態(tài)，防止因輸入端浮空的不確定而導(dǎo)致器件振蕩自激損壞；輸入端無(wú)需外接上拉或下拉電阻，節(jié)省pcb空間，降低了器件成本開銷和功耗，見圖63。abt、lvt、alvc、alvch、alvth、lvc、gtl系列器件有此功能。 命名特征為附加了“h

27、”如：74abth16244。 圖63：總線保持功能圖b串聯(lián)阻尼電阻（series damping resistors）輸出端加入串聯(lián)阻尼電阻可以限流，有助于降低信號(hào)上沖/下沖噪聲，消除線路振鈴，改善信號(hào)質(zhì)量。如圖64所示。具有此特征的abt、lvc、lvt、alvc系列器件在命名中加入了“2”或“r”以示區(qū)別，如abt162245，alvchr162245。對(duì)于單向驅(qū)動(dòng)器件，串聯(lián)電阻加在其輸出端，命名如sn74lvc2244；對(duì)于雙向的收發(fā)器件，串聯(lián)電阻加在兩邊的輸出端，命名如sn74lvcr2245。 圖64：串行阻尼電阻圖c上電/掉電三態(tài)（pu3s，power up/power down

28、 3-state）即熱拔插性能。上電/掉電時(shí)器件輸出端為三態(tài)，vcc閥值為2.1v；應(yīng)用于熱拔插器件/板卡產(chǎn)品，確保拔插狀態(tài)時(shí)輸出數(shù)據(jù)的完整性。多數(shù)abt、lvc、lvt、lvth系列器件有此特征，有關(guān)單板熱插拔的技術(shù)請(qǐng)參見公司規(guī)范單板帶電插拔設(shè)計(jì)規(guī)范。dabt 器件（advanced bicmos technology）結(jié)合了cmos器件(如hc/hct、lv/lvc、alvc、ahc/ahct)的高輸入阻抗特性和雙極性器件(bipolar，如ttl、ls、as、als)輸出驅(qū)動(dòng)能力強(qiáng)的特點(diǎn)。包括abt、lvt、alvt等系列器件，應(yīng)用于低電壓，低靜態(tài)功耗環(huán)境。evcc/gnd對(duì)稱分布16位

29、widebus器件的重要特征，對(duì)稱配置引腳，有利于改善噪聲性能。ahc/ahct、avt、ac/act、cbt、lvt、alvc、lvc、alb系列16位widebus器件有此特征。f分離軌器件（split-rail）即雙電源器件，具有兩種電源輸入引腳vcca和vccb，可分別接5v或3.3v電源電壓。如alvch164245、alvc4245等，命名特征為附加了“4”。6.5 ：ttl和cmos邏輯器件的選擇具體請(qǐng)參見公司的邏輯器件選型指導(dǎo)書。6.6 ：邏輯器件的使用指南1：多余不用輸入管腳的處理在多數(shù)情況下，集成電路芯片的管腳不會(huì)全部被使用。例如74abt16244系列器件最多可以使用16

30、路i/o管腳，但實(shí)際上通常不會(huì)全部使用，這樣就會(huì)存在懸空端子。所有數(shù)字邏輯器件的無(wú)用端子必須連接到一個(gè)高電平或低電平，以防止電流漂移（具有總線保持功能的器件無(wú)需處理不用輸入管腳）。究竟上拉還是下拉由實(shí)際器件在何種方式下功耗最低確定。 244、16244經(jīng)測(cè)試在接高電平時(shí)靜態(tài)功耗較小，而接地時(shí)靜態(tài)功耗較大，故建議其無(wú)用端子處理以通過電阻接電源為好，電阻值推薦為110k。2：選擇板內(nèi)驅(qū)動(dòng)器件的驅(qū)動(dòng)能力，速度，不能盲目追求大驅(qū)動(dòng)能力和高速的器件，應(yīng)該選擇能夠滿足設(shè)計(jì)要求，同時(shí)有一定的余量的器件，這樣可以減少信號(hào)過沖，改善信號(hào)質(zhì)量。 并且在設(shè)計(jì)時(shí)必須考慮信號(hào)匹配。3：在對(duì)驅(qū)動(dòng)能力和速度要求較高的場(chǎng)合，

31、如高速總線型信號(hào)線，可使用abt、lvt系列。板間接口選擇abt16244/245或lvth16244/245，并在母板兩端匹配，在不影響速度的條件下與母板接口盡量串阻，以抑制過沖、保護(hù)器件，典型電阻值為10- 200左右，另外，也可以使用并接二級(jí)管來進(jìn)行處理，效果也不錯(cuò)，如1n4148等（抗沖擊較好）。4：在總線達(dá)到產(chǎn)生傳輸線效應(yīng)的長(zhǎng)度后，應(yīng)考慮對(duì)傳輸線進(jìn)行匹配，一般采用的方式有始端匹配、終端匹配等。始端匹配是在芯片的輸出端串接電阻，目的是防止信號(hào)畸變和地彈反射，特別當(dāng)總線要透過接插件時(shí)，尤其須做始端匹配。 內(nèi)部帶串聯(lián)阻尼電阻的器件相當(dāng)于始端匹配，由于其阻值固定，無(wú)法根據(jù)實(shí)際情況進(jìn)行調(diào)整，在

32、多數(shù)場(chǎng)合對(duì)于改善信號(hào)質(zhì)量收效不大，故此不建議推薦使用。始端匹配推薦電阻值為1051 ，在實(shí)際使用中可根據(jù)ibis模型模擬仿真確定其具體值。由于終端匹配網(wǎng)絡(luò)加重了總線負(fù)載，所以不應(yīng)該因?yàn)槠ヅ涠筨uffer的實(shí)際驅(qū)動(dòng)電流大于驅(qū)動(dòng)器件所能提供的最大source、sink電流值。 應(yīng)選擇正確的終端匹配網(wǎng)絡(luò)，使總線即使在沒有任何驅(qū)動(dòng)源時(shí)，其線電壓仍能保持在穩(wěn)定的高電平。5：要注意高速驅(qū)動(dòng)器件的電源濾波。如abt、lvt系列芯片在布線時(shí)，建議在芯片的四組電源引腳附近分別接0.1 或0.01 電容。6：可編程器件任何電源引腳、地線引腳均不能懸空；在每個(gè)可編程器件的電源和地間要并接0.1uf的去耦電容，去耦

33、電容盡量靠近電源引腳，并與地形成盡可能小的環(huán)路。7：收發(fā)總線需有上拉電阻或上下拉電阻，保證總線浮空時(shí)能處于一個(gè)有效電平，以減小功耗和干擾。8：373/374/273等器件為工作可靠，鎖存時(shí)鐘輸入建議串入10200歐電阻。9：時(shí)鐘、復(fù)位等引腳輸入往往要求較高電平，必要時(shí)可上拉電阻。10：注意不同系列器件是否有帶電插拔功能及應(yīng)用設(shè)計(jì)中的注意事項(xiàng)，在設(shè)計(jì)帶電插拔電路時(shí)請(qǐng)參考公司的單板帶電插拔設(shè)計(jì)規(guī)范。11：注意電平接口的兼容性。 選用器件時(shí)要注意電平信號(hào)類型，對(duì)于有不同邏輯電平互連的情況，請(qǐng)遵守本規(guī)范的相應(yīng)的章節(jié)的具體要求。12： 在器件工作過程中，為保證器件安全運(yùn)行，器件引腳上的電壓及電流應(yīng)嚴(yán)格控

34、制在器件手冊(cè)指定的范圍內(nèi)。邏輯器件的工作電壓不要超出它所允許的范圍。13：邏輯器件的輸入信號(hào)不要超過它所能允許的電壓輸入范圍，不然可能會(huì)導(dǎo)致芯片性能下降甚至損壞邏輯器件。14：對(duì)開關(guān)量輸入應(yīng)串電阻，以避免過壓損壞。15：對(duì)于帶有緩沖器的器件不要用于線性電路，如放大器。7 、ttl、cmos器件的互連7.1 ：器件的互連總則在公司產(chǎn)品的某些單板上，有時(shí)需要在某些邏輯電平的器件之間進(jìn)行互連。在不同邏輯電平器件之間進(jìn)行互連時(shí)主要考慮以下幾點(diǎn)：1：電平關(guān)系，必須保證在各自的電平范圍內(nèi)工作，否則，不能滿足正常邏輯功能，嚴(yán)重時(shí)會(huì)燒毀芯片。2：驅(qū)動(dòng)能力，必須根據(jù)器件的特性參數(shù)仔細(xì)考慮，計(jì)算和試驗(yàn)，否則很可能

35、造成隱患，在電源波動(dòng)，受到干擾時(shí)系統(tǒng)就會(huì)崩潰。3：時(shí)延特性，在高速信號(hào)進(jìn)行邏輯電平轉(zhuǎn)換時(shí)，會(huì)帶來較大的延時(shí)，設(shè)計(jì)時(shí)一定要充分考慮其容限。4：選用電平轉(zhuǎn)換邏輯芯片時(shí)應(yīng)慎重考慮，反復(fù)對(duì)比。通常邏輯電平轉(zhuǎn)換芯片為通用轉(zhuǎn)換芯片，可靠性高，設(shè)計(jì)方便，簡(jiǎn)化了電路，但對(duì)于具體的設(shè)計(jì)電路一定要考慮以上三種情況，合理選用。對(duì)于數(shù)字電路來說，各種器件所需的輸入電流、輸出驅(qū)動(dòng)電流不同，為了驅(qū)動(dòng)大電流器件、遠(yuǎn)距離傳輸、同時(shí)驅(qū)動(dòng)多個(gè)器件，都需要審查電流驅(qū)動(dòng)能力：輸出電流應(yīng)大于負(fù)載所需輸入電流；另一方面，ttl、cmos、ecl等輸入、輸出電平標(biāo)準(zhǔn)不一致，同時(shí)采用上述多種器件時(shí)應(yīng)考慮電平之間的轉(zhuǎn)換問題。我們?cè)陔娐吩O(shè)計(jì)中經(jīng)

36、常遇到不同的邏輯電平之間的互連，不同的互連方法對(duì)電路造成以下影響：對(duì)邏輯電平的影響。應(yīng)保證合格的噪聲容限（vohminvihmin0.4v，vilmaxvolmax 0.4v)，并且輸出電壓不超過輸入電壓允許范圍。對(duì)上升/下降時(shí)間的影響。應(yīng)保證tplh和tphl滿足電路時(shí)序關(guān)系的要求和emc的要求。對(duì)電壓過沖的影響。過沖不應(yīng)超出器件允許電壓絕對(duì)最大值，否則有可能導(dǎo)致器件損壞。ttl和cmos的邏輯電平關(guān)系如下圖所示：圖71： ttl和cmos的邏輯電平關(guān)系圖圖72：低電壓邏輯電平標(biāo)準(zhǔn)3.3v的邏輯電平標(biāo)準(zhǔn)如前面所述有三種，實(shí)際的3.3v ttl/cmos邏輯器件的輸入電平參數(shù)一般都使用lvtt

37、l或3.3v邏輯電平標(biāo)準(zhǔn)（一般很少使用lvcmos輸入電平，原因見前5.4節(jié)），輸出電平參數(shù)在小電流負(fù)載時(shí)高低電平可分別接近電源電壓和地電平（類似lvcmos輸出電平），在大電流負(fù)載時(shí)輸出電平參數(shù)則接近lvttl電平參數(shù)，所以輸出電平參數(shù)也可歸入3.3v邏輯電平，另外，一些公司的手冊(cè)中將其歸納如lvttl的輸出邏輯電平，也可以。在下面討論邏輯電平的互連時(shí)，對(duì)3.3v ttl/cmos的邏輯電平，我們就指的是3.3v邏輯電平或lvttl邏輯電平。常用的ttl和cmos邏輯電平分類有：5v ttl、5v cmos、3.3v ttl/cmos、3.3v/5v tol.、和oc/od門。其中：3.3v

38、/5v tol.是指輸入是3.3v邏輯電平，但可以忍受5v電壓的信號(hào)輸入。3.3v ttl/cmos邏輯電平表示不能輸入5v信號(hào)的邏輯電平，否則會(huì)出問題。注意某些5v的cmos邏輯器件，它也可以工作于3.3v的電壓，但它與真正的3.3v器件（是lvttl邏輯電平）不同，比如其vih是2.31v（0.73.3v，工作于3.3v）（其實(shí)是lvcmos邏輯輸入電平），而不是2.0v，因而與真正的3.3v器件互連時(shí)工作不太可靠，使用時(shí)要特別注意，在設(shè)計(jì)時(shí)最好不要采用這類工作方式。值得注意的是有些器件有單獨(dú)的輸入或輸出電壓管腳，此管腳接3.3v的電壓時(shí)，器件的輸入或輸出邏輯電平為3.3v的邏輯電平信號(hào)，

39、而當(dāng)它接5v電壓時(shí)，輸入或輸出的邏輯電平為5v的邏輯電平信號(hào)，此時(shí)應(yīng)該按該管腳上接的電壓的值來確定輸入和輸出的邏輯電平屬于哪種分類。對(duì)于可編程器件（epld和fpga）的互連也要根據(jù)器件本身的特點(diǎn)并參考本章節(jié)的內(nèi)容進(jìn)行處理。以上5種邏輯電平類型之間的驅(qū)動(dòng)關(guān)系如下表：輸入5v ttl3.3v /5v tol.3.3v ttl/cmos5v cmos輸出5v ttlªª3.3v ttl/cmosª5v cmosªoc/od上拉上拉上拉上拉上表中打鉤（）的表示邏輯電平直接互連沒有問題，打星號(hào)（ª）的表示要做特別處理。對(duì)于打星號(hào)（ª）的邏輯電

40、平的互連情況，具體見后面7.2到7.5節(jié)。一般對(duì)于高邏輯電平驅(qū)動(dòng)低邏輯電平的情況如簡(jiǎn)單處理估計(jì)可以通過串接101k歐的電阻來實(shí)現(xiàn)，具體阻值可以通過試驗(yàn)確定，如為可靠起見，可參考7.2到7.5節(jié)推薦的接法。從上表可看出oc/od輸出加上拉電阻可以驅(qū)動(dòng)所有邏輯電平，5v ttl和3.3v /5v tol.可以被所有邏輯電平驅(qū)動(dòng)。所以如果您的可編程邏輯器件有富裕的管腳，優(yōu)先使用其oc/od輸出加上拉電阻實(shí)現(xiàn)邏輯電平轉(zhuǎn)換；其次才用以下專門的邏輯器件轉(zhuǎn)換。對(duì)于其他的不能直接互連的邏輯電平，可用下列邏輯器件進(jìn)行處理，詳細(xì)見后面7.2到7.5節(jié)。ti的ahct系列器件為5v ttl輸入、5v cmos輸出。

41、ti的lvc/lvt系列器件為ttl/cmos邏輯電平輸入、3.3v ttl（lvttl）輸出，也可以用雙軌器件替代。注意：不是所有的lvc/lvt系列器件都能夠運(yùn)行5v ttl/cmos輸入，一般只有帶后綴a的和lvch/lvth系列的可以，具體可以參考其器件手冊(cè)。7.2 ：5v ttl門作驅(qū)動(dòng)源驅(qū)動(dòng)3.3v ttl/cmos通過lvc/lvt系列器件（為ttl/cmos邏輯電平輸入，lvttl邏輯電平輸出）進(jìn)行轉(zhuǎn)換。驅(qū)動(dòng)5v cmos可以使用上拉5v電阻的方式解決，或者使用ahct系列器件（為5v ttl輸入、5v cmos輸出）進(jìn)行轉(zhuǎn)換。7.3 ：3.3v ttl/cmos門作驅(qū)動(dòng)源驅(qū)動(dòng)

42、5v cmos使用ahct系列器件（為5v ttl輸入、5v cmos輸出）進(jìn)行轉(zhuǎn)換（3.3v ttl電平（lvttl）與5v ttl電平可以互連）。7.4 ：5v cmos門作驅(qū)動(dòng)源驅(qū)動(dòng)3.3v ttl/cmos通過lvc/lvt器件（輸入是ttl/cmos邏輯電平，輸出是lvttl邏輯電平）進(jìn)行轉(zhuǎn)換。7.5 ：2.5v cmos邏輯電平的互連隨著芯片技術(shù)的發(fā)展，未來使用2.5v電壓的芯片和邏輯器件也會(huì)越來越多，這里簡(jiǎn)單談一下2.5v邏輯電平與其他電平的互連，主要是談一下2.5v邏輯電平與3.3v邏輯電平的互連。（注意：對(duì)于某些芯片，由于采用了優(yōu)化設(shè)計(jì)，它的2.5v管腳的邏輯電平可以和3.3

43、v的邏輯電平互連，此時(shí)就不需要再進(jìn)行邏輯電平的轉(zhuǎn)換了。）1：3.3v ttl/cmos邏輯電平驅(qū)動(dòng)2.5v cmos邏輯電平2.5v的邏輯器件有l(wèi)v、lvc、avc、alvt、alvc等系列，其中前面四種系列器件工作在2.5v時(shí)可以容忍3.3v的電平信號(hào)輸入，而alvc不行，所以可以使用lv、lvc、avc、alvt系列器件來進(jìn)行3.3v ttl/cmos邏輯電平到2.5v cmos邏輯電平的轉(zhuǎn)換。2：2.5v cmos邏輯電平驅(qū)動(dòng)3.3v ttl/cmos邏輯電平8 2.5v cmos邏輯電平的voh為2.0v，而3.3v ttl/cmos的邏輯電平的vih也為2.0v，所以直接互連的話可能

44、會(huì)出問題（除非3.3v的芯片本身的vih參數(shù)明確降低了）。此時(shí)可以使用雙軌器件sn74lvcc3245a來進(jìn)行2.5v邏輯電平到3.3v邏輯電平的轉(zhuǎn)換，另外，使用oc/od們加上拉電阻應(yīng)該也是可以的。、epld和fpga器件的邏輯電平8.1 ：概述首先在選擇可編程邏輯器件時(shí),要找符合你所選用的assp的io標(biāo)準(zhǔn)；其次，你必須考慮的是：目前，隨著系統(tǒng)性能的不斷提高，傳統(tǒng)的ttl、lvttl、cmos、lvcmos等單端接口標(biāo)準(zhǔn)越來越不能滿足要求，特別是在背板方面。因?yàn)?，這些單端信號(hào)的信號(hào)完整性在系統(tǒng)設(shè)計(jì)時(shí)很難保證，以至于導(dǎo)致系統(tǒng)的不可靠工作。這一點(diǎn)在時(shí)鐘方面尤為重要，因?yàn)椋谕皆O(shè)計(jì)的今天，時(shí)鐘

45、是系統(tǒng)工作的基礎(chǔ)。當(dāng)然，差分信號(hào)是最好的選擇，比如：lvds、lvpecl等。但是，這些信號(hào)標(biāo)準(zhǔn)一個(gè)通道需要一對(duì)io_pin，這在許多應(yīng)用情況下不太劃算。此時(shí)，一些比較容易實(shí)現(xiàn)阻抗匹配的單端信號(hào)標(biāo)準(zhǔn)是較好的選擇，比如：gtl、gtl+等。8.2 ：各類可編程器件接口電平要求在設(shè)計(jì)中，若同時(shí)使用了不同工作電壓等級(jí)的多個(gè)可編程器件，要注意它們之間信號(hào)的接口規(guī)范。比如，5v的器件驅(qū)動(dòng)3.3v的器件時(shí)，可能會(huì)出現(xiàn):當(dāng)5v的高電平連到3.3v的輸入時(shí)，由于大部分的cmos的輸入信號(hào)管腳都有連到電源vcc的鉗位二極管，大于3.3伏的輸入高電平會(huì)使該鉗位二極管出現(xiàn)問題。事實(shí)上，由于有些系列的可編程器件如xi

46、linx的xc4000xl，xc4000xv，spartan-xl采用了特殊的技術(shù)，可以避免這種情況的發(fā)生。因此該系列的器件可以在不同工作電壓之間互相連接。 對(duì)于2.5v的器件，由于可以選擇相關(guān)的輸入?yún)⒖茧妷汉洼敵龅碾妷夯鶞?zhǔn)，因此可以通過相關(guān)的電壓數(shù)值的選取，對(duì)照3.3v的器件來使用 。對(duì)于某類器件，如altera公司的flex10k系列器件，可支持多電壓i/o接口，flex10k，flex10ka，flex10b都可以接不同電源電壓系統(tǒng)，詳細(xì)的情況請(qǐng)參見后面的列表。以下是不同電壓接口的電壓連接的情況。8.3 ：各類可編程器件接口電平要求8.3.1 ：epld/cpld的接口電平1、alter

47、a的epld（1）max7000/e/s系列）max7000/e/s系列epld為5v器件，可將i/o設(shè)置在3.3v或5v電源下工作（44pin的除外，無(wú)vccio管腳）。vccint為5.0v，vccio可為3.3v或5v（44pin 器件無(wú)vccio腳，不支持3.3v輸出）。max7000s系列器件支持集電極開路輸出。max7000系列支持電平vccio輸入信號(hào)輸出信號(hào)5v cmos5v ttl3.3v cmos3.3v ttl5v cmos5v ttl3.3v cmos3.3v ttl5v3.3v（2）max7000a/ae系列max7000a/ae系列為3.3v器件，允許5v輸入，支持

48、多電平接口，vccint 為3.3v，vccio可為3.3v或2.5v（44pin 器件有vccio腳），支持集電極開路輸出。max7000a/ae系列支持電平vccio輸入信號(hào)輸出信號(hào)5v cmosttl3.3v cmosttl2.5v cmos5v cmos5v ttl3.3v cmosttl2.5vcmos3.3v 2.5v2、xilinx的cpld（1）xc9500系列xc9500系列為5v器件，支持多電平接口，vccint 為5v，vccio可為3.3v或5v，vccio=5v時(shí)，輸出低電平電流可達(dá)到24ma。 xc9500系列支持電平vccio輸入信號(hào)輸出信號(hào)5v cmos5v t

49、tl3.3v cmos3.3v ttl5v cmos5v ttl3.3v cmos3.3v ttl5v3.3v（2）xc9500xlxc9500xl系列為3.3v器件，允許5v輸入，支持多電平接口，vccint 為3.3v，vccio可為3.3v或2.5v。xc9500xl系列支持電平vccio輸入信號(hào)輸出信號(hào)5v cmosttl3.3v cmosttl2.5v cmos5v cmos5v ttl3.3v cmosttl2.5vcmos3.3v 2.5v3、lattice cpld器件的接口電平（1）isplsi1000e系列isplsi1000e系列為5v器件，vccint 為5v，無(wú)vcc

50、io管腳isplsi1000e系列支持電平vcc輸入信號(hào)輸出信號(hào)5v cmos5v ttl3.3v cmos3.3v ttl5v cmos5v ttl3.3v cmos3.3v ttl5v（2）isplsi2000isplsi2000系列為5v器件，vccint 為5v，無(wú)vccio管腳isplsi2000系列支持電平vcc輸入信號(hào)輸出信號(hào)5v cmos5v ttl3.3v cmos3.3v ttl5v cmos5v ttl3.3v cmos3.3v ttl5v（3）isplsi2000ve系列isplsi2000ve系列為3.3v器件，允許5v輸入，vccint 為3.3v，無(wú)vccio管腳

51、。xc9500xl系列支持電平vcc輸入信號(hào)輸出信號(hào)5v cmosttl3.3v cmosttl2.5v cmos5v cmos5v ttl3.3v cmosttl2.5vcmos3.3v 8.3.2 ：fpga接口電平1、xilinx的fpga（1）xc4000e/ex/xl/xla系列xc4000e/ex系列器件為5v器件，無(wú)vccio管腳，輸入輸出門限可全局設(shè)置為ttl或cmos。xc4000e/ex系列支持電平輸入設(shè)置輸入信號(hào)輸出設(shè)置輸出信號(hào)5v cmos5v ttl3.3v cmos3.3v ttl5v cmos5v ttl3.3v cmos3.3v ttl5v ttl5v ttl5v cmos5v cmosxc4000xl/xla系列器件為3.3v器件，無(wú)vccio管腳，允許5v輸入，輸出為3.3v cmos