ARM9S3C2410x中文datasheet資料(絕對(duì)完整版)07第七章-時(shí)鐘和功率管理

1、第七章時(shí)鐘和功率管理概述時(shí)鐘和功率管理模塊由三部分組成：時(shí)鐘控制，USB控制和功率控制。S3C2410A的時(shí)鐘控制邏輯能夠產(chǎn)生系統(tǒng)所需要的時(shí)鐘，包括CPU的FCLK，AHB總線接口的HCLK，和APB總線接口的PCLK。S3C2410A有兩個(gè)PLL，一個(gè)用于FCLK,HCLK,PCLK，另一個(gè)用于USB模塊（48MHZ）。時(shí)鐘控制邏輯能夠由軟件控制不將PLL連接到各接口模塊以降低處理器時(shí)鐘頻率，從而降低功耗。S3C2410A有各種針對(duì)不同任務(wù)提供的最佳功率管理策略，功率管理模塊能夠使系統(tǒng)工作在如下4種模式：正常模式，低速模式，空閑模式和掉電模式。正常模式：功率管理模塊向CPU和所有外設(shè)提供時(shí)鐘

2、。這種模式下，當(dāng)所有外設(shè)都開啟時(shí)，系統(tǒng)功耗將達(dá)到最大。用戶可以通過軟件控制各種外設(shè)的開關(guān)。例如，如果不需要定時(shí)器，用戶可以將定時(shí)器時(shí)鐘斷開以降低功耗。低速模式：沒有PLL的模式。與正常模式不同，低速模式直接使用外部時(shí)鐘（XTIpll或者EXTCLK）作為FCLK，這種模式下，功耗僅由外部時(shí)鐘決定?？臻e模式：功率管理模塊僅關(guān)掉FCLK，而繼續(xù)提供時(shí)鐘給其他外設(shè)?？臻e模式可以減少由于CPU核心產(chǎn)生的功耗。任何中斷請(qǐng)求都可以將CPU從中斷模式喚醒。掉電模式：功率管理模塊斷開內(nèi)部電源。因此CPU和除喚醒邏輯單元以外的外設(shè)都不會(huì)產(chǎn)生功耗。要執(zhí)行掉電模式需要有兩個(gè)獨(dú)立的電源，其中一個(gè)給喚醒邏輯單元供電，另

3、一個(gè)給包括CPU在內(nèi)的其他模塊供電。在掉電模式下，第二個(gè)電源將被關(guān)掉。掉電模式可以由外部中斷EINT15:0或RTC喚醒。功能描述時(shí)鐘結(jié)構(gòu)圖7-1描述了時(shí)鐘架構(gòu)的方塊圖。主時(shí)鐘源由一個(gè)外部晶振或者外部時(shí)鐘產(chǎn)生。時(shí)鐘發(fā)生器包括連接到一個(gè)外部晶振的振蕩器和兩個(gè)PLL（MPLL和UPLL）用于產(chǎn)生系統(tǒng)所需的高頻時(shí)鐘。時(shí)鐘源選擇表7-1描述了模式控制引腳(OM3和OM2)和選擇時(shí)鐘源之間的對(duì)應(yīng)關(guān)系。OM3:2的狀態(tài)由OM3和OM2引腳的狀態(tài)在nRESET的上升沿鎖存得到。 注意：1、盡管MPLL在系統(tǒng)復(fù)位的時(shí)候就開始產(chǎn)生，但是只有有效的設(shè)置號(hào)MPLLCON寄存器后才能用于系統(tǒng)時(shí)鐘。在此之前，外部時(shí)鐘將

4、直接作為系統(tǒng)時(shí)鐘。即使不需要改變MPLLCON寄存器的初值，也必須將同樣的值寫入寄存器。2、當(dāng)OM1:0為11時(shí)，OM3:2用于決定一種測試模式。鎖相環(huán)PLL位于時(shí)鐘信號(hào)發(fā)生器的內(nèi)部MPLL用于將輸出信號(hào)和相關(guān)輸入信號(hào)在相位和頻率上同步起來。它包括如圖7-2所示的一些基本模塊：根據(jù)DC電壓產(chǎn)生相應(yīng)比例關(guān)系頻率的壓控振蕩器(VCO)，除數(shù)P(對(duì)輸入頻率Fin進(jìn)行P分頻)，除數(shù)M(對(duì)VCO的輸出頻率進(jìn)行M分頻，分頻后輸入到相位頻率探測器PFD)，除數(shù)S（對(duì)MPLL輸出頻率Mpll進(jìn)行分頻），相差探測器，charge pump，loop filter。MPLL的時(shí)鐘輸出Mpll和輸入時(shí)鐘Fin的關(guān)系

5、如下式所示：UPLL和MPLL是完全一樣的。下面的部分描述了MPLL的操作，包括相差探測器，charge pump，VCO，loop filter。相位頻率探測器PFD當(dāng)PFD檢測Fref和Fvco之間的相差時(shí)產(chǎn)生一個(gè)控制信號(hào)。Fref如圖7-2所示。Charge pumpCharge pump 通過一個(gè)外部過濾器將PFD的控制信號(hào)轉(zhuǎn)換成一個(gè)比例的電壓關(guān)系來驅(qū)動(dòng)VCO。Loop FilterPFD產(chǎn)生的控制信號(hào)可能在每一次Fref和Fvco比較的時(shí)候產(chǎn)生很大的偏差，為了防止VCO過載，一個(gè)低通濾波器將過濾掉控制信號(hào)的高頻成分。濾波器就是常用的一節(jié)RC濾波器。壓控振蕩器VCOLoop filte

6、r 輸出的電壓驅(qū)動(dòng)VCO，導(dǎo)致它的晶振頻率根據(jù)平均電壓線性地增加或降低。當(dāng)Fref和Fvco的頻率和相位都匹配時(shí)，PFD停止發(fā)送控制信號(hào)給charge pump，然后VCO頻率保持不變，并且PLL保持固定于系統(tǒng)時(shí)鐘。PLL和時(shí)鐘發(fā)射器的通用條件PLL和時(shí)鐘發(fā)生器通常使用如下條件注：1、值是可變的。2、FCLK必須大于X-tal或EXTCLK的3倍。時(shí)鐘控制邏輯時(shí)鐘控制邏輯決定哪個(gè)時(shí)鐘源被使用，例如MPLL或者外部時(shí)鐘。當(dāng)PLL被配置到一個(gè)新的頻率時(shí)，時(shí)鐘控制邏輯將會(huì)停止FCLK直到PLL達(dá)到一個(gè)穩(wěn)定的輸出。時(shí)鐘控制邏輯在上電復(fù)位和從掉電模式喚醒的情況下也是有效的。上電復(fù)位（XTIpll）圖7-

7、4顯示了上電復(fù)位時(shí)的時(shí)鐘行為。晶振在幾毫秒內(nèi)開始振蕩。當(dāng)OSC時(shí)鐘穩(wěn)定后，PLL根據(jù)默認(rèn)PLL設(shè)置開始生效，但是通常這個(gè)時(shí)候是不穩(wěn)定的，因此在軟件重新配置PLLCON寄存器之前FCLK直接使用Fin而不是MPLL，即使用戶不希望改變PLLCON的默認(rèn)值，用戶也應(yīng)該執(zhí)行一邊寫PLLCON操作。FCLK在軟件配置好PLLCON之后鎖定一段時(shí)間后連接到Mpll。正常情況下改變MPLL設(shè)置正常模式下，用戶可以通過寫PMS的值來改變FCLK的頻率，此時(shí)將會(huì)自動(dòng)插入一段時(shí)間延遲，在這段延遲內(nèi)FCLK將停止，其時(shí)序如圖7-5。圖7-5USB時(shí)鐘控制USB主機(jī)接口和USB設(shè)備接口需要48MHz的時(shí)鐘。在S3C

8、2410中，是通過UPLL來產(chǎn)生這一時(shí)鐘的，UCLK只有在UPLL配置好后才會(huì)生效。FCLK,HCLK和PCLKFCLK用于ARM920T.HCLK用于AHB總線。包括ARM920T，存儲(chǔ)控制器，中斷控制器，LCD控制器，DMA和USB主機(jī)。PCLK用于APB總線。包括外設(shè)如WDT,IIS,I2C,PWM,PWM TIMER,MMC,ADC,UART,GPIO,RTC,SPI。S3C2410支持三者之間的比率可選，這個(gè)比率是由CLKDIVN寄存器的HDIVN和PDIVN決定的。設(shè)置好PMS的值后，需要設(shè)置CLKDIVN寄存器。CLKDIVN寄存器的值將在PLL鎖定時(shí)間之后生效，在復(fù)位和改變功率

9、模式后也是有效的。注意：1、HCLK和PCLK不應(yīng)該超過某一限制2、如果HDIVN=1，CPU總線模式將通過一下指令從快速模式切換到異步模式：MMU_SetAsyncBusModemrc p15,0,r0,c1,c0,0orr r0,r0,#R1_nF:OR:R1_iAmcr p15,0,r0,c1,c0,0如果HDIVN=1并且CPU總線模式是快速模式，CPU將以HCLK進(jìn)行運(yùn)行，這一特性可以用于將CPU頻率減半而不影響HCLK和PCLK。功率管理在S3C2410中，功率功率模塊通過軟件控制系統(tǒng)時(shí)鐘來達(dá)到降低功耗的目的。這些策略牽涉到PLL，時(shí)鐘控制邏輯和喚醒信號(hào)。圖7-7顯示了S3C241

10、0的時(shí)鐘分配。S3C2410有4種功耗模式。各種模式之間的轉(zhuǎn)換并不是完全自由的，圖7-8描述了各種模式之間的轉(zhuǎn)換關(guān)系。正常模式正常模式下，所有的外設(shè)和基本的功能模塊，包括功率管理模塊，CPU核心，總線控制器，存儲(chǔ)控制器，中斷控制器，DMA和外部控制器都可以完全操作。但是除了基本的模塊之外，其他模塊都可以通過關(guān)閉其時(shí)鐘的方法來降低功耗?？臻e模式空閑模式下，除了總線控制器、存儲(chǔ)控制器、中斷控制器、功率管理模塊以外的CPU時(shí)鐘都被停止。EINT23:0、RTC中斷或者其他中斷都可以將CPU從空閑模式下喚醒。低速模式低速模式通過降低FCLK和關(guān)閉PLL來實(shí)現(xiàn)降低功耗。此時(shí)FCLK是外部時(shí)鐘(XTIpl

11、l or EXTCLK)的n分頻。分頻數(shù)由CLKSLOW寄存器的SLOW_VAL和CLKDIVN寄存器決定。在低速模式下，PLL是關(guān)閉的。當(dāng)用戶需要從低速模式切換到正常模式時(shí)，PLL需要一個(gè)時(shí)鐘穩(wěn)定時(shí)間(PLL鎖定時(shí)間)。PLL穩(wěn)定時(shí)間是由內(nèi)部邏輯自動(dòng)插入的，大概需要150us，在這段時(shí)間內(nèi)，F(xiàn)CLK還是使用低速模式下的時(shí)鐘。用戶可以在PLL開的情況下通過改變CLKSLOW寄存器的SLOW_BIT位使能低速模式來改變頻率。在低速模式下，F(xiàn)CLK為外部時(shí)鐘的分頻。如圖7-9.如果在PLL鎖定時(shí)間之后切換到正常模式，F(xiàn)CLK將會(huì)在低速模式一失效就改變，如圖7-10.如果低速模式失效和PLL同時(shí)打開

12、，則需要等待PLL鎖定后FCLK才會(huì)改變，鎖定期間FLCK停止。如圖7-11.掉電模式功率管理模塊斷開內(nèi)部電源。因此CPU和除喚醒邏輯單元以外的外設(shè)都不會(huì)產(chǎn)生功耗。要執(zhí)行掉電模式需要有兩個(gè)獨(dú)立的電源，其中一個(gè)給喚醒邏輯單元供電，另一個(gè)給包括CPU在內(nèi)的其他模塊供電。在掉電模式下，第二個(gè)電源將被關(guān)掉。掉電模式可以由外部中斷EINT15:0或RTC中斷。進(jìn)入掉電模式的過程1、 設(shè)置GPIO配置2、 在INTMSK寄存器中屏蔽所有中斷。3、 配置適當(dāng)?shù)膯拘言?，包括RTC報(bào)警。為了是SRCPND和EINTPEND位置位，喚醒源相關(guān)的EINTMASK位不必被屏蔽，盡管一個(gè)喚醒源被指定而且EINTMASK

13、相關(guān)位被屏蔽，喚醒還是會(huì)發(fā)生，SRCPND和EINTPEND位也不會(huì)置位。4、 設(shè)置USB為中止模式。(MISCCR13:12=11b)5、 將一些有用的值存入GSTATUS3,4，這些寄存器在掉電模式下是被保持的。6、 通過MISCCR1:0將數(shù)據(jù)總線D31:0的上拉電阻配置成開。如果有外部總線保持器，如74LVCH162245，關(guān)掉上拉電阻，否則打開上拉電阻。7、 通過清除LCDCON1.ENVID位停止LCD。8、 讀取rREFRESH和rCLKCON寄存器，并填入TLB。9、 通過設(shè)置REFRESH22=1b使SDRAM進(jìn)入自動(dòng)刷新模式。10、 等待SDRAM自動(dòng)刷新生效。11、 通過

14、設(shè)置MISCCR19:17=111B使SDRAM信號(hào)在掉電模式期間被保護(hù)起來(SCLK0,SCLK1,SCKE)。12、 置位CLKCON寄存器的掉電模式位。從掉電模式喚醒的過程1、 某個(gè)喚醒源生效將產(chǎn)生一個(gè)內(nèi)部復(fù)位信號(hào)。復(fù)位時(shí)間由一個(gè)內(nèi)部16位計(jì)數(shù)器決定，此計(jì)數(shù)器的時(shí)鐘是tRST=(65535/XTAL_frequency)。2、 查詢GSTATUS2位看從掉電模式喚醒是否產(chǎn)生了一個(gè)POWER-UP。3、 通過將MISCCR19:17設(shè)置為000b，釋放SDRAM信號(hào)保護(hù)。4、 配置SDRAM控制器。5、 等待SDRAM自我刷新完畢。大部分SDRAM需要refresh cycle of al

15、l SDRAM row。6、 GSTATUS3，4的信息可以被用戶使用，因?yàn)镚STATUS3，4的值已經(jīng)在掉電模式下被保存了。7、 對(duì)于EINT3:0,檢查SRCPND寄存器；對(duì)于EINT15:4,檢查EINTPND寄存器；對(duì)于RTC報(bào)警喚醒，檢查RTC時(shí)間，因?yàn)樵趩拘褧r(shí)SRCPND寄存器的RTC位不被置位；如果在掉電模式期間有nBATT-FLT assertion，SRCPND寄存器的相關(guān)位被置位。掉電模式的引腳狀態(tài)VDDi和VDDiarm功率控制掉電模式下，只有VDDi和VDDiarm被關(guān)閉，這由PWREN引腳控制。如果PWREN信號(hào)有效(H)，VDDi和VDDiarm由外部電壓供電；如果

16、PWREN信號(hào)無效(L)，VDDi和VDDiarm關(guān)閉。注：除VDDi, VDDiarm, VDDi_MPLL and VDDi_UPLL外的所有電源必須繼續(xù)供電。喚醒信號(hào)EINT15:0只有如下條件下S3C2410才會(huì)被才掉電模式喚醒：a) 電平信號(hào)或者邊沿信號(hào)出現(xiàn)在EINTn輸入引腳且被確認(rèn)。b) EINTn輸入引腳被配置成外部中斷。c) nBATT-FLT位為高電平。一旦喚醒后，相應(yīng)的EINTn引腳將不再用于喚醒，即此引腳又可以重新作為一個(gè)外部中斷源使用。進(jìn)入空閑模式如果CLKCON2被置位，S3C2410將在一段延時(shí)(直到功率控制模塊從CPU接收到ACK信號(hào))后進(jìn)入空閑模式。開關(guān)PLL

17、PLL只能在低速模式下被關(guān)閉，如果在其他模式下被關(guān)閉，MCU操作將無法保證正確。當(dāng)處理器從低速模式切換到其他模式時(shí)，SLOW_BIT必須清零，以在PLL穩(wěn)定后切換到其他模式。掉電模式下數(shù)據(jù)總線的上拉電阻在掉電模式下，數(shù)據(jù)總線處于高阻態(tài)。但是由于IO口的特性，數(shù)據(jù)總線的上拉電阻必須被打開以降低掉電模式下的功耗。上拉電阻開關(guān)由GPIO控制寄存器MISCCR控制。然而如果有外部的總線保持器，如74LVCH162245，則可以關(guān)掉上拉電阻以降低功耗。掉電模式下輸出口狀態(tài)在掉電模式下輸出口應(yīng)該處于一個(gè)適當(dāng)?shù)碾娖揭允闺娏飨淖钚』?。如果輸出引腳上沒有負(fù)載，最好設(shè)置為高電平。如果設(shè)置為低電平，內(nèi)部寄生電阻將

18、會(huì)消耗電流，如果設(shè)置為低電平則不會(huì)消耗電流。將輸出口設(shè)置位高電平將降低電流消耗。電源錯(cuò)誤信號(hào)nBATT_FLTnBATT_FLT有如下兩個(gè)功能：非掉電模式下，nBATT_FLT將產(chǎn)生中斷請(qǐng)求，低電平觸發(fā)。掉電模式下，nBATT_FLT的低電平將會(huì)禁止從掉電模式下喚醒，所以任何喚醒源會(huì)被屏蔽，這能保護(hù)電量低引起的系統(tǒng)故障。掉電模式下的ADCADCCON寄存器中有一個(gè)額外的掉電位，如果S3C2410進(jìn)入掉電模式，ADC將進(jìn)入自己的POWERDOWN模式。SW work-aroundRTC_ALARM喚醒后，SRCPND寄存器的RTC 判斷位不被置位，因此喚醒后必須檢查報(bào)警日期。時(shí)鐘發(fā)生器和功率功率模塊SFR鎖