數(shù)字邏輯歐陽星明第四版華科出版1~7全答案

1、1第第 一一 章章 基本知識基本知識1.1 什么是數(shù)字信號？什么是模擬信號？試各舉一例。什么是數(shù)字信號？什么是模擬信號？試各舉一例。 解答：解答： 在時間上和數(shù)值上均作離散變化的物理信號稱為離散信號，離散信號的變化可以用不同的數(shù)字反映，所以又稱為數(shù)字信號，如學生的成績單、電路開關等等。 在時間上和數(shù)值上均作連續(xù)變化的物理信號稱為連續(xù)信號，在工程應用中，為了處理和傳送方便，通常用一種連續(xù)信號去模擬另一種連續(xù)信號，因此習慣將連續(xù)信號稱為模擬信號，如溫度、壓力等等。 21.2 數(shù)字邏輯電路具有哪些主要特點？數(shù)字邏輯電路具有哪些主要特點？ 解答：解答：數(shù)字邏輯電路具有以下特點：（1）電路的基本工作信號

2、是二值信號。它表現(xiàn)為電路中電壓的“高”或“低”、開關的“接通”或“斷開”等等。（2）電路中的半導體器件一般都工作在開、關狀態(tài)，對電路進行研究時，主要關心輸入和輸出之間的邏輯關系。（3）電路結(jié)構(gòu)簡單、功耗低、便于集成制造和系列化生產(chǎn)。產(chǎn)品價格低廉、使用方便、通用型好。（4）由數(shù)字邏輯電路構(gòu)成的數(shù)字系統(tǒng)工作速度快、精度高、功能強、可靠性好。應用具有以上特點，數(shù)字邏輯電路的應用十分廣泛。31.3 數(shù)字邏輯電路可分為哪兩種類型？主要區(qū)別是什么？數(shù)字邏輯電路可分為哪兩種類型？主要區(qū)別是什么？ 解答：解答： 根據(jù)一個電路有無記憶功能，可將數(shù)字邏輯電路分為組合邏輯電路和時序邏輯電路。如果一個邏輯電路在任何時

3、刻的穩(wěn)定輸出僅取決于該時刻的輸入，而與電路過去的輸入無關，則稱為組合邏輯電路。由于這類電路的輸出與過去的輸入信號無關，所以不需要有記憶功能。如果一個邏輯電路在任何時刻的穩(wěn)定輸出不僅取決于該時刻的輸入，而與電路過去的輸入相關，則稱為時序邏輯電路。由于這類電路的輸出與過去的輸入信號相關，所以要有記憶功能，要用電路中的記憶元件的狀態(tài)來反映過去的輸入信號。 41.4 最簡電路是否一定最佳？為什么？最簡電路是否一定最佳？為什么？ 解答：解答： 最簡電路并不一定是最佳電路。最佳電路應滿足全面的性能指標和實際應用要求。 51.5 把下列不同進制數(shù)寫成按權展開形式。把下列不同進制數(shù)寫成按權展開形式。（1 1）

4、(4517.293)(4517.293)1010（3 3）(325.744)(325.744)8 8（2 2）(10110.0101)(10110.0101)2 2 （4 4）(785.4(785.4AF)AF)1616 解答：解答：（1）(4517.293)1 04103 35102 21101 1 7100 0210-1-1910-2-2310-3-3（2）(10110.0101)2124 4023 3122 2121 1020 0 02-1-112-2-2 02-3-312-4-4 （3）(325.744)8382 2281 1580 078-1-148-2-248-3-3 （4）(78

5、5.4(785.4AF)AF)16167162 28161 15160 0416-1-1108-2 -2 1516-3-3 61.6 將下列二進制數(shù)轉(zhuǎn)換成十進制數(shù)、八進制數(shù)和十六進制將下列二進制數(shù)轉(zhuǎn)換成十進制數(shù)、八進制數(shù)和十六進制數(shù)。數(shù)。 （1 1）1110101 1110101 （2 2）0.1110101 1110101 （3 3） 10111.0110111.01解答：解答： （1） (1110101)2126125124023122021120 6432160401 (117)10 (165)8 (75)16（2） (0.110101)2 12-112-202-312-4 02-512

6、-6 0.50.2500.062500.015625 (0.828125)10 (0.65)8 (D4)167（3） (10111.01)2124023122121120 02-112-2 1642100.25 (23.25)10 (27.2)8 (17.4)161.7 將下列十進制數(shù)轉(zhuǎn)換成二進制數(shù)、八進制數(shù)和十六進制將下列十進制數(shù)轉(zhuǎn)換成二進制數(shù)、八進制數(shù)和十六進制數(shù)數(shù)( (精確到小數(shù)點后精確到小數(shù)點后4 4位位) )。 （1 1） 29 29 （2 2） 0.27 0.27 （3 3） 33.33 33.33 解答：解答： （1） 29 = (11101)2(65)8(1D)16 （2） 0

7、.27 = (0.0100)2(0.21)8(0.4 )16 （3）33.33 = (100001.0101)2 = (41.24)8= (41.2508)8= (41.2507)8 = (21.5)16 = (21.547B)16=(21.547A)1681.8 如何判斷一個二進制數(shù)如何判斷一個二進制數(shù)B Bb b6 6b b5 5b b4 4b b3 3b b2 2b b1 1b b0 0能否被能否被(4)(4)整除？整除？ 解答：解答：因為B b b6 6b b5 5b b4 4b b3 3b b2 2b b1 1b b0 0 ，所以(B)2 2= b6 626b5 525b4 424b

8、3 323b2 222b1 121b0 020，很顯然， b6 626b5 525b4 424b3 323b2 222可以被4即2整除，所以當b1 121b0 020能被2整除時，B可以被4整除。因為b1 1 、b0 0只能取0和1，所以，當b1 1 b0 00時，B可以被4整除。 91.9 寫出各數(shù)的原碼、反碼和補碼。寫出各數(shù)的原碼、反碼和補碼。 （1 1）0.1011 0.1011 （2 2）1011010110 解答：解答： 0.101110110原碼0.1011110110反碼0.1011101001補碼0.1011101010101.10 已知已知NN補補1.0110,1.0110,

9、求求NN原原、NN反反和和N. N. 解答：解答：原碼：1.1010 反碼：1.0101 N-0.1010 1.11 將下列余將下列余3 3碼轉(zhuǎn)換成十進制數(shù)和碼轉(zhuǎn)換成十進制數(shù)和24212421碼。碼。（1 1） 0110 1000 0011 0110 1000 0011 （2 2） 0100 0101.1001 0100 0101.1001 解答：解答： 0110 1000 00110100 0101.10018421碼：0011 0101 00000001 0010.0110十進制：35012.62421碼：0011 1011 00000001 0010.1100111.12 試用試用842

10、18421碼和碼和GrayGray碼分別表示下列各數(shù)。碼分別表示下列各數(shù)。 （1 1） (111110) (111110)2 2 （2 2） (1100110)(1100110)2 2 解答：解答：（1） (111110)2 = (62)10 = (0110 0010)8421 =(100001)Gray（2）(1100110)2 = (102)10 =(0001 0000 0010) 8421 =(1010101) Gray12第第 二二 章章 邏輯代數(shù)基礎邏輯代數(shù)基礎2.1 假定一個電路中，指示燈假定一個電路中，指示燈F F和開關和開關A A、B B、C C的關系為：的關系為： F = (

11、A+B)CF = (A+B)C，試畫出相應的電路圖。，試畫出相應的電路圖。 解答：解答：CBAFU U132.2 用邏輯代數(shù)的公理、定理和規(guī)則證明下列表達式。用邏輯代數(shù)的公理、定理和規(guī)則證明下列表達式。 （1 1） （2 2） （3 3） （4 4）CABACAAB)(1BABABAABCABCBACBAABCA)(CACBBACBAABC解答：解答： （1） 左邊 （定理6） （定理6） （分配率） （定理8）右邊)(CAAB CAAB)(CABACABACBCABA14解答：解答：BABABAAB)()(BBABBAAA（2）左邊 （ 結(jié)合率） （互補率）1右邊)(CBAACABA)()(

12、BBCACCBABCABCACBACBABCACBACBA（3） 左邊 右邊)(CACBBACACBBA)()(CACBBACBAABC（4） 右邊 右邊152.3 用真值表驗證下列表達式。用真值表驗證下列表達式。 （1 1） （2 2）)(BABABABA)()(BAABBABA)()(BAABBABA)(BABA)(BAABAB0001101101100110解答：解答：)(BABABABABABA)(BABAAB0001101101100110162.4 求下列函數(shù)的反函數(shù)和對偶函數(shù)。求下列函數(shù)的反函數(shù)和對偶函數(shù)。 （1 1） （2 2） （3 3） （4 4）BAABFEDECCABA

13、F)()()(ACDCBAF)(GEDCBAF解答：解答：（1） 反函數(shù)：對偶函數(shù)：BAABFBABABABABAABF)(BABABABAF)(EDECCABAF)()(EDCECAEBAEEDCCABAF)(ECDECAEABEEDCCAABF)(（2） 反函數(shù)：對偶函數(shù)：17解答：解答：（3） 反函數(shù)：對偶函數(shù)：)(ACDCBAFCDDACABAFDCCABADCDACABACADCBAF)()(（4） 反函數(shù)：對偶函數(shù)：)(GEDCBAFGBBDEECBAFGBEDBECBAF182.5 回答下列問題：回答下列問題：（1 1）如果已知）如果已知X XY YX XZ Z，那么，那么Y Y

14、Z Z。正確嗎？為什么？。正確嗎？為什么？（2 2）如果已知）如果已知XYXYXZXZ，那么，那么Y YZ Z。正確嗎？為什么？。正確嗎？為什么？ （3 3）如果已知）如果已知X XY YX XZ Z，且，且XYXYXZXZ，那么，那么Y YZ Z。正確嗎？。正確嗎？為什么？為什么？ （4 4）如果已知如果已知X XY YXYXY，那么，那么X XY Y。正確嗎？為什么？。正確嗎？為什么？ 解答：解答： （1 1）不正確。如當）不正確。如當X X、Y Y、Z Z取值為取值為1 1，0 0，1 1時。時。 （2 2）不正確。如當）不正確。如當X X、Y Y、Z Z取值為取值為0 0，1 1，0

15、0時。時。 （3 3）正確。）正確。Y Y Z Z。 （4 4）正確。）正確。X X ，Y Y ， 所以，所以，X XY Y。 )(XYXY)(XYXZZXYZXYZXYZXZYZZ YXXY YXYXYX YXXY YXYXYX 192.6 用邏輯代數(shù)的公理、定理和規(guī)則將下列邏輯函數(shù)化簡為用邏輯代數(shù)的公理、定理和規(guī)則將下列邏輯函數(shù)化簡為最簡最簡“與或與或”表達式表達式 。 （1 1） （2 2） （3 3） （4 4）BCCBAABFBCDBBAF)()(CBABACBAF)(BACCBDDBCF解答：解答：（1） F BCCBAABCBBAAB)(CBAAB)(BCCAABCAAB )1

16、(CDBBABCDBBABBABA（2） F 20解答：解答：（3） F )()(CBABACBA)(BABAB（4） F )(BACCBDDBCDCBDCBADBCCBCBADBCCBADBACDB212.7 將下列邏輯函數(shù)表示成將下列邏輯函數(shù)表示成“最小項之和最小項之和”及及“最大項之最大項之積積”形式形式 。 （1 1） （2 2）BCDCABBADCBDCBAF),()()(),(CDBABDBADCBAF解答：解答：(1)(1)BCDCABBADCBDCBAF),(11 111 11 00011110ABCD00011110所以，所以，F(xiàn) F（A,B,C,DA,B,C,D）=m(4-

17、7,12-15)=M(0-3,8-11)22)()(),(CDBABDBADCBAF解答：解答：(2)(2)00011110ABCD00011110所以，所以，F(xiàn) F（A,B,C,DA,B,C,D）=m(3-15)=M(0-2)(CDBABDBA)()(CDBDBABACDBA1111111111111232.8 用卡諾圖化簡法求出下列邏輯函數(shù)的最簡用卡諾圖化簡法求出下列邏輯函數(shù)的最簡“與或與或”表表達式和最簡達式和最簡“或與或與”表達式。表達式。 （1 1） （2 2） （3 3）CBACDCABADCBAF),()(),(BADCBDDBCDCBAF)15,14,13,12,11,10,

18、6 , 4 , 2(),(MDCBAF解答：解答：（1）CBACDCABADCBAF),(00011110ABCD00011110111111111111所以所以CBACDCABADCBAF),(CBACBA)(CBACBA24解答：解答：（2）)(),(BADCBDDBCDCBAF25解答：解答：（3）)15,14,13,12,11,10, 6 , 4 , 2(),(MDCBAF26272.10 如圖如圖2.152.15所示的卡諾圖：所示的卡諾圖： （1 1）若）若 ，當，當a a取何值時能得到最簡的取何值時能得到最簡的“與或與或”表表達式？達式？ (2) a(2) a和和b b各取何值時能

19、得到最簡的各取何值時能得到最簡的“與或與或”表達表達式？式？ ab 解答：解答：當a0，b1，則F 當a1，b0，則F當a0，b0，則F當a1，b1，則F所以有（1） 若 ，當a取1時能得到最簡的“與或”表達式（2） ab1時，則函數(shù)表達式最簡。DBCDCACBCADABDCACBCADCACBDCDBCDCACBDCACACBDCab 28第三章第三章 集成門電路與觸發(fā)器集成門電路與觸發(fā)器3.1 根據(jù)所采用的半導體器件不同，集成電路可分為哪兩根據(jù)所采用的半導體器件不同，集成電路可分為哪兩大類？各自的主要優(yōu)缺點是什么大類？各自的主要優(yōu)缺點是什么。 解答：解答： 根據(jù)所采用的半導體器件不同，集成

20、電路可分為兩大類：一類是采用雙極型半導體器件作為元件的雙極型集成電路；另一類是采用金屬-氧化物-半導體場效應管作為元件的單極型集成電路，又稱MOS集成電路。雙極型集成電路的主要特點是速度快、負載能力強，但功耗較大，集成度較低；MOS集成電路的特點是結(jié)構(gòu)簡單、制造方便、集成度高、功耗低，但速度較慢。 293.2 簡述晶體二極管的靜態(tài)特性簡述晶體二極管的靜態(tài)特性 。 解答：解答： 1. 1. 正向特性正向特性 ： 正向電壓 UF UTH ：管子截止，電阻很大、正向電流IF 接近于 0， 二極管類似于開關的斷開狀態(tài) ； 正向電壓 UF = UTH ：管子開始導通，正向電流IF開始上升； 正向電壓 U

21、F UTH (一般鍺管為0.3V，硅管為0.7V) ：管子充分導通，電阻很小，正向電流IF急劇增加，二極管類似于開關的接通狀態(tài)。2 2 反向特性反向特性 二極管在反向電壓U UR R作用下，處于截止狀態(tài)，反向電阻很大，反向電流I IR R很?。▽⑵浞Q為反向飽和電流，用I IS S表示，通?？珊雎圆挥嫞O管的狀態(tài)類似于開關斷開。二極管的狀態(tài)類似于開關斷開。而且反向電壓在一定范圍內(nèi)變化基本不引起反向電流的變化。 303.3 晶體二極管的開關速度主要取決于什么？晶體二極管的開關速度主要取決于什么？ 解答：解答： 晶體二極管的動態(tài)特性是指二極管在導通與截至兩種狀態(tài)轉(zhuǎn)換過程中的特性，它表現(xiàn)在完成兩種

22、狀態(tài)之間的轉(zhuǎn)換需要一定的時間。通常把二極管從正向?qū)ǖ椒聪蚪刂了枰臅r間稱為反向恢復時間，而把二極管從反向截至到正向?qū)ǖ臅r間稱為開通時間。相比之下，開通時間很短，一般可以忽略不計。因此，晶體二極管的開關速度主要取決于反向恢復時間。 3.4 數(shù)字電路中，晶體三極管一般工作在什么狀態(tài)數(shù)字電路中，晶體三極管一般工作在什么狀態(tài) ？ 解答：解答： 在數(shù)字電路中，晶體三極管被作為開關元件一般工作在飽和與截至兩種狀態(tài)，相當于一個由基極信號控制的無觸點開關，其作用對應于觸點開關的“閉合”與“斷開”。 313.5 晶體三極管的開關速度取決于哪些因素？為什么晶體三極管的開關速度取決于哪些因素？為什么MOSMO

23、S管管的開關速度比晶體三極管慢的開關速度比晶體三極管慢 ？ 解答：解答： 開通時間ton和關閉時間toff是影響電路工作速度的主要因素。由于MOS管導通時的漏源電阻rDS比晶體三極管的飽和電阻rCES要大得多，漏極外接電阻RD也比晶體管集電極電阻RC大，所以，MOS管的充、放電時間較長，使MOS管的開關速度比晶體三極管的開關速度低。 323.6 TTLTTL與非門有哪些主要性能參數(shù)？與非門有哪些主要性能參數(shù)？ 解答：解答：(1) (1) 輸出高電平輸出高電平V VOHOH (2) (2) 輸出低電平輸出低電平V VOLOL (3)(3)開門電平開門電平V VONON 開門電平的大小反映了高電平

24、抗干擾能力，VON 愈小，在輸入高電平時的抗干擾能力愈強。 (4)(4)關門電平關門電平V VOFFOFF ：關門電平的大小反映了低電平抗干擾能力，VOFF越大，在輸入低電平時的抗干擾能力越強。 (5) (5) 扇入系數(shù)扇入系數(shù)N Ni i(6) (6) 扇出系數(shù)扇出系數(shù)NoNo(7) (7) 輸入短路電流輸入短路電流I Iisis(8) (8) 高電平輸入電流高電平輸入電流I Iihih(9) (9) 平均傳輸延遲時間平均傳輸延遲時間t tpdpd (10) (10) 空載功耗空載功耗P P333.7 OCOC門和門和TSTS門的結(jié)構(gòu)與一般門的結(jié)構(gòu)與一般TTLTTL與非門有何不同？各有何與非

25、門有何不同？各有何主要應用主要應用 ？ 解答：解答： 集電極開路門(Open Collector Gate)是一種輸出端可以直接相互連接的特殊邏輯門，簡稱OC門。OC門電路將一般TTL與非門電路的推拉式輸出級改為三極管集電極開路輸出。 集電極開路與非門在計算機中應用很廣泛，可以用它實現(xiàn)線與邏輯、電平轉(zhuǎn)換以及直接驅(qū)動發(fā)光二極管、干簧繼電器等。 三態(tài)輸出門有三種輸出狀態(tài)：輸出高電平、輸出低電平和高阻狀態(tài)，前兩種狀態(tài)為工作狀態(tài)，后一種狀態(tài)為禁止狀態(tài)。 三態(tài)與非門主要應用于總線傳送，它既可用于單向數(shù)據(jù)傳送，也可用于雙向數(shù)據(jù)傳送。 343.8 有兩個相同型號的有兩個相同型號的TTLTTL與非門，對它們進

26、行測試的結(jié)果與非門，對它們進行測試的結(jié)果 如下：如下：（1 1）甲的開門電平為）甲的開門電平為1.4V1.4V，乙的開門電平為，乙的開門電平為1.5V 1.5V ；（2 2）甲的關門電平為）甲的關門電平為1.0V1.0V，乙的開門電平為，乙的開門電平為0.9V 0.9V ；試問在輸入相同的高電平時，哪個抗干擾能力強？在輸入相試問在輸入相同的高電平時，哪個抗干擾能力強？在輸入相同低電平時，哪個抗干擾能力強？同低電平時，哪個抗干擾能力強？ 解答：解答： 對于TTL與非門來說，開門電平愈小，輸入高電平時的抗干擾能力愈強；關門電平愈大，在輸入低電平時抗干擾能力愈強。因此，在兩種情況下，均是甲的抗干擾能

27、力強。 353.9 圖圖3.523.52（a a）所示為三態(tài)門組成的總線換向開關電路，）所示為三態(tài)門組成的總線換向開關電路，其中其中A A、B B為信號輸入端，分別送兩個頻率不同的信號；為信號輸入端，分別送兩個頻率不同的信號；ENEN為為換向控制端，控制電平波形如圖（換向控制端，控制電平波形如圖（b b）所示。試畫出）所示。試畫出 、 的的波形波形。1Y2YY2Y11111BENA解答：解答：由圖中可以看出，當EN0時， ， ；當EN1時， ， ，由此可以得到波形圖如圖中紅線所示。 AY 1BY 2BY 1AY 2AY2Y1BEN36解答：解答： 左表給出了由與非門構(gòu)成的R-S觸發(fā)器的邏輯功能

28、。右表給出了由或非門構(gòu)成的R-S觸發(fā)器的邏輯功能。3.12 用與非門組成的基本用與非門組成的基本R-SR-S觸發(fā)器和用或非門組成的基本觸發(fā)器和用或非門組成的基本R-SR-S觸發(fā)器在邏輯功能上有什么區(qū)別？觸發(fā)器在邏輯功能上有什么區(qū)別？ RSQ(n+1)功能說明功能說明0 00 11 01 1d01Q不定不定置置 0 0置置 1 1不變不變 基本基本R-SR-S觸發(fā)器功能表觸發(fā)器功能表RSQ(n+1)功能說明功能說明0 00 11 01 1Q10d不變不變置置 1 1置置 0 0不定不定 基本基本R-S觸發(fā)器功能表 37解答：解答： 3.13 在圖在圖3.533.53（a a）所示的）所示的D D

29、觸發(fā)器電路中，若輸入端觸發(fā)器電路中，若輸入端D D的波的波形如圖形如圖3.533.53（b b）所示，試畫出輸出端）所示，試畫出輸出端Q Q的波形（設觸發(fā)器初的波形（設觸發(fā)器初態(tài)為態(tài)為0 0）。）。 &1&DCPQQCPDQ383.14 已知輸入信號已知輸入信號A A、B B的波形如的波形如左左圖所示，試畫出（圖所示，試畫出（b b）、）、（c c）中兩個觸發(fā)器）中兩個觸發(fā)器Q Q端的輸出波形，設觸發(fā)器初態(tài)為端的輸出波形，設觸發(fā)器初態(tài)為0 0。 CPABQAQBQTCACPB &解答：解答：由圖可知，（b）是上升沿觸發(fā)，其中Q ；（C）是下降沿觸發(fā)，其中T ，當T0時，

30、Q保持不變，當T1時，Q翻轉(zhuǎn)。波形圖如圖中紅線所示。ABBAQDCACPB=1=1393.15 設設如如圖所示電路的初始狀態(tài)圖所示電路的初始狀態(tài) 0 0，輸入信號及，輸入信號及CPCP端的波形圖如端的波形圖如右右圖所示，試畫出圖所示，試畫出 、 的波形。的波形。 1Q1Q2Q2Q JQ K C JQK CRDACPQ1Q2QQ解答：解答： 由左圖可知， 中J、K懸空，作1處理，因此， 是由控制端A控制，當A的下降沿來臨時， 翻轉(zhuǎn)，同時 的置0端由 的非控制，當 1時，置0； 的J端為 ， 的K端懸空作1處理， 由控制端CP控制，當 0時， 的JK01，則當CP的下降沿來臨時， 置0，當 1時，

31、 的JK11，則當CP的下降沿來臨時， 翻轉(zhuǎn)。波形圖如圖中紅線所示。 1Q1Q1Q1Q2Q2Q1Q2Q1Q2Q2Q1Q2Q2Q1Q2Q2QCPAQ2Q153第五章第五章 同步時序邏輯電路同步時序邏輯電路 5.15.1 簡述時序邏輯電路與組合邏輯電路的區(qū)別。簡述時序邏輯電路與組合邏輯電路的區(qū)別。解答：解答：時序邏輯電路在任何時刻產(chǎn)生的穩(wěn)定輸出信號不僅與該時刻電路的輸入信號有關，而且與電路過去的輸入信號有關；而組合邏輯電路僅僅與該時刻電路的輸入信號有關。 5.35.3 已知狀態(tài)圖如圖已知狀態(tài)圖如圖5.475.47所示，輸入序列為所示，輸入序列為x x1101001011010010，設初始狀態(tài)為設

32、初始狀態(tài)為A A，求狀態(tài)和輸出響應序列。，求狀態(tài)和輸出響應序列。 0/0ACB0/01/01/01/00/1解答：解答：狀態(tài)為：AABCBBCB輸出響應序列為： 00001001 54 5.25.2 作出與作出與下下表所示狀態(tài)表對應的狀態(tài)圖。表所示狀態(tài)表對應的狀態(tài)圖。 解答：解答：現(xiàn)態(tài)y2y1次態(tài)y2（n1) y1（n1） /輸出Zx2x1=00 x2x1 =01x2x1 =11x2x1=10ABCDB/0B/0C/0A/0B/0C/1B/0A/1A/1A/0D/0C/0B/0D/1A/0C/000/0 01/0 10/010/111/100/000/001/1ACBD11/010/011/0

33、11/0 10/001/001/100/055 5.45.4 分析分析如如圖所示的邏輯電路。假定電路初始狀態(tài)為圖所示的邏輯電路。假定電路初始狀態(tài)為0000，說明該電路邏輯功能。說明該電路邏輯功能。 解答：解答： (1)因為電路的輸出和電路的狀態(tài)及輸入有關，故此電路為Mealy型電路；其輸出函數(shù)和激勵函數(shù)為：y2y1K2 C J2K1 C J1CPx&Z121yxyZ xJ 1xK 112xyJ xK 256 (2)列出電路次態(tài)真值表 21yxyZ xJ 1xK 112xyJ xK 2 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 10 10

34、 10 10 10 01 00 01 00 00 00 00 00 11 11 11 10 10 10 10 11 01 01 01 0 J KQ(n+1)0 00 11 01 1 Q 0 1 Q輸輸 入入現(xiàn)現(xiàn) 態(tài)態(tài)激勵函數(shù)激勵函數(shù)J2 K2 J1 K1次次 態(tài)態(tài)y2（n1）y1 （n1） Xy2 y1輸輸 出出Z0 00 00 00 00 00 00 01 157 (3)狀態(tài)表和狀態(tài)圖 y2y1y2（n1）y1 （n1） /ZX=0 x=10001101100/000/000/000/001/011/011/011/11/01/0100001110/01/11/00/00/00/0 (4)功

35、能分析 該電路是一個可重疊的111序列監(jiān)測器。 58 5.55.5 分析分析如如圖所示的同步時序邏輯電路，說明該電路功能圖所示的同步時序邏輯電路，說明該電路功能 y2y1C D2CP&1C D1=11&Z1&x解答：解答： (1)因為電路的輸出和電路的狀態(tài)及輸入有關，故此電路為Mealy型電路；其輸出函數(shù)和激勵函數(shù)為：2121yyxyyxZ1212yyxyxD)(211yxyD59 (2)次態(tài)真值表 2121yyxyyxZ1212yyxyxD)(211yxyD 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 1 1 1

36、 0 1 0 0 1 1 0 0 1 1 0 10 1 1 10 10 01 10 01 10 1輸輸 入入現(xiàn)現(xiàn) 態(tài)態(tài)激勵函數(shù)激勵函數(shù)D2 D1次次 態(tài)態(tài)y2（n1）y1 （n1） Xy2 y1輸輸 出出Z0 00 00 01 11 10 00 00 060 (3)狀態(tài)表和狀態(tài)圖 y2y1y2（n1）y1 （n1） /ZX=0 x=10001101101/011/001/000/111/100/011/001/01/00/0110001101/00/10/01/11/00/0 (4)功能分析 該電路是一個三進制可逆計數(shù)器。當x=0時，實現(xiàn)加1計數(shù)；當x=1時，實現(xiàn)減1計數(shù)。 61 5.65.6

37、 分析分析如如圖所示的邏輯電路，說明該電路功能圖所示的邏輯電路，說明該電路功能。 y2y1K2 C J2K1 C J1CPx=11Z&1162解答：解答： (1)因為電路的輸出和電路的狀態(tài)及輸入有關，故此電路為Mealy型電路；其輸出函數(shù)和激勵函數(shù)為：2121yyxyyxZ122yxkJ111 KJ63 (2)次態(tài)真值表 2121yyxyyxZ122yxkJ111 KJ 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 10 01 10 01 11 10 01 10 00 11 01 10 01 10 00 11 01 11 11 11 11

38、11 11 11 1 J KQ(n+1)0 00 11 01 1 Q 0 1 Q輸輸 入入現(xiàn)現(xiàn) 態(tài)態(tài)激勵函數(shù)激勵函數(shù)J2 K2 J1 K1次次 態(tài)態(tài)y2（n1）y1 （n1） Xy2 y1輸輸 出出Z0 00 00 01 11 10 00 00 064 (3)狀態(tài)表和狀態(tài)圖 y2y1y2（n1）y1 （n1） /ZX=0 x=10001101101/010/011/000/111/100/001/010/01/01/0110001100/00/10/01/11/00/0 (4)功能分析 該電路是一個模4可逆計數(shù)器。當x=0時，實現(xiàn)兩位二進制數(shù)加1計數(shù)，輸出為進位信號；當x=1時，實現(xiàn)兩位二進制

39、數(shù)減1計數(shù)，輸出為借位信號。 65 5.75.7 作出“0101”序列監(jiān)測器的Mealy型和Moore型狀態(tài)圖。典型的輸入輸出序列如下：輸入x：1 1 0 1 0 1 0 1 0 0 1 1輸出Z：0 0 0 0 0 1 0 1 0 0 0 0解答：解答： (1) Mealy型狀態(tài)圖 (2) Moore型狀態(tài)圖100011D/0A/0B/0C/0E/110AD0/00/0B0/01/0C1/01/11/00/0 10/066 5.85.8 設計一個代碼監(jiān)測器，該電路從輸入端x串行輸入余三碼（先低位后高位），當出現(xiàn)非法數(shù)字時，電路輸出Z位1，否則輸出為0。試作出Mealy型狀態(tài)圖。 解答：解答：

40、A0/0B0/0D1/0E0/0H1/0I0/0J1/0K1/0C0/0F1/0G0/0L1/0M0/0N1/0O0/01/00/11/00/01/10/11/00/01/10/01/00/11/00/01/167 5.95.9 化簡下表所示原始狀態(tài)表。 解答：解答： （1） 作隱含表作隱含表AFFGAFCGFCABACCEGEACFEBCCEABBFCGCF ABCDEGBCDEFGE/0現(xiàn)態(tài) 次態(tài)/輸出 X=0X=1ABCDEFGB/0A/0F/0A/0A/0C/0A/0C/0F/0G/0C/0A/1B/168（2）求最大等效類求最大等效類 最大等效類為：最大等效類為：(A,B,D)(A,

41、B,D)，(C,F)(C,F)，(G,E)(G,E)AFFGAFCGFCABACCEGEACFEBCCEABBFCGCF ABCDEGBCDEFGE/0現(xiàn)態(tài) 次態(tài)/輸出 X=0X=1ABCDEFGB/0A/0F/0A/0A/0C/0A/0C/0F/0G/0C/0A/1B/1 (3)狀態(tài)合并，得到最簡狀態(tài)表。用a、b、c分別表示(A,B,D)，(C,F)，(G,E)，則得到最簡狀態(tài)表如右表所示。 現(xiàn)態(tài) 次態(tài)/輸出 X=0X=1abca/0b/0a/0b/0c/0a/169 5.5.1010 化簡下表所示不完全確定原始狀態(tài)表。 解答：解答： （1） 作隱含表ABCEBDADCEABCDBCDEAB

42、CDE現(xiàn)態(tài)次態(tài)/輸出X=0ABCDED/dA/1d/dA/0B/1C/0E/dE/1C/0C/dX=1（2）由隱含表可知，相容狀態(tài)對為： (A,B)(A,D)(B,C)(B,E)(C,E) （3）作狀態(tài)合并圖 最大相容類為：(A,B)，(A,D)，(B,C,E) 70（4）作閉覆蓋表，求最小閉覆蓋。作閉覆蓋表，求最小閉覆蓋?，F(xiàn)態(tài)次態(tài)/輸出X=0ABCDED/dA/1d/dA/0B/1C/0E/dE/1C/0C/dX=1（5）作出最簡狀態(tài)表 分別用a、b、c表示(A,B)，(A,D)，(B,C,E)，得到最簡狀態(tài)表如右下表所示。 最大相容類覆蓋閉合A BCDEx0 x=1A BA DB C E

43、ABADADCECCE現(xiàn)態(tài)次態(tài)/輸出X=0abcb/1b/0a/1c/0c/0c/1X=171 5.5.1111 化簡下表所示不完全確定原始狀態(tài)表。 解答：解答：現(xiàn)態(tài)次態(tài)/輸出X=0ABCDA/0C/0D/1B/1B/0B/0C/0A/0X=1 按照相鄰法原則一：在相同輸入條件下，具有相同次態(tài)的現(xiàn)態(tài)應盡可能分配相鄰的二進制代碼。因此，AB應該分配相鄰的二進制代碼。 按照相鄰法原則二：在相鄰輸入條件下，同一現(xiàn)態(tài)的次態(tài)應盡可能分配相鄰的二進制代碼。因此，AB、BC、CD應該分配相鄰的二進制代碼。 按照相鄰法原則一：輸出完全相同的現(xiàn)態(tài)應盡可能分配相鄰的二進制代碼。因此，AB、CD應該分配相鄰的二進制

44、代碼。 由以上分析，我們分配狀態(tài)A用00表示，狀態(tài)B用01表示，狀態(tài)C用11表示，狀態(tài)D用10表示。編碼后的狀態(tài)表如右表所示。 現(xiàn)態(tài)次態(tài)/輸出X=00001111000/011/010/101/101/001/011/000/0X=172 5.5.1212 分別用D、T、J-K觸發(fā)器作為同步時序電路的存儲元件，實現(xiàn)下表所示的二進制狀態(tài)表的功能。試寫出激勵函數(shù)和輸出函數(shù)表達式，并比較用哪種觸發(fā)器時電路最簡。 解答解答：（1 1）作出激勵函數(shù)和輸出函數(shù)真值表。 現(xiàn)態(tài)次態(tài)/輸出X=00001111001/011/010/100/110/010/001/011/1X=10 11 10 01 01 01

45、 01 10 10 10 d 1 dxy2y1y2（n1）y1 （n1）D2D1T2T1J2K2J1K1Z000011110 00 11 01 10 00 11 01 10 11 10 01 01 01 01 10 1001100101 01 00 11 01 10 11 01 d d 0d 1 0 dd 0 d 11 d 0 d1 d d 1d 0 1 dd 1 d 073（2 2）用D觸發(fā)器。 2212111211221212xyyxDyyyxyxyxyxyxDyxyyyyxz0 11 10 01 01 01 01 10 10 10 d 1 dxy2y1y2（n1）y1 （n1）D2D1T

46、2T1J2K2J1K1Z000011110 00 11 01 10 00 11 01 10 11 10 01 01 01 01 10 1001100101 01 00 11 01 10 11 01 d d 0d 1 0 dd 0 d 11 d 0 d1 d d 1d 0 1 dd 1 d 074用T觸發(fā)器。 12121212121211212221212yyxyyxyxyyyxyyxTyyxyyxyyxTyxyyyyxz0 11 10 01 01 01 01 10 10 10 d 1 dxy2y1y2（n1）y1 （n1）D2D1T2T1J2K2J1K1Z000011110 00 11 01

47、10 00 11 01 10 11 10 01 01 01 01 10 1001100101 01 00 11 01 10 11 01 d d 0d 1 0 dd 0 d 11 d 0 d1 d d 1d 0 1 dd 1 d 075用JK觸發(fā)器。 0 11 10 01 01 01 01 10 10 10 d 1 dxy2y1y2（n1）y1 （n1）D2D1T2T1J2K2J1K1Z000011110 00 11 01 10 00 11 01 10 11 10 01 01 01 01 10 1001100101 01 00 11 01 10 11 01 d d 0d 1 0 dd 0 d 1

48、1 d 0 d1 d d 1d 0 1 dd 1 d 0由此可見，用J-K觸發(fā)器比較簡單。 211221212yxJyxJyxyyyyxz12yxK21yxK76 5.5.1313 已知某同步時序電路的激勵函數(shù)和輸出函數(shù)表達式為：試求出用J-K觸發(fā)器替換D觸發(fā)器后的最簡電路。 解答解答：（1 1）作出激勵函數(shù)和輸出函數(shù)真值表。 0 11 10 01 01 01 01 10 10 d 1 d0 11 10 01 01 01 01 10 100110010 xy2y1y2（n1）y1 （n1）D2D1J2K2J1K1Z000011110 00 11 01 10 00 11 01 11 d d 0d

49、 1 0 dd 0 d 11 d 0 d1 d d 1d 0 1 dd 1 d 0212121xyxyyyyD2122xyyxyD2yZ 77（2 2）用J-K觸發(fā)器替代D觸發(fā)器，則激勵函數(shù)和輸出函數(shù)表 達式為： 0 11 10 01 01 01 01 10 10 d 1 d0 11 10 01 01 01 01 10 100110010 xy2y1y2（n1）y1 （n1）D2D1J2K2J1K1Z000011110 00 11 01 10 00 11 01 11 d d 0d 1 0 dd 0 d 11 d 0 d1 d d 1d 0 1 dd 1 d 021220yJJyz21yxK12

50、xyK 78 5.5.1414 設計一個能對兩個二進制數(shù)設計一個能對兩個二進制數(shù)X Xx x1 1，x x2 2，x xn n和和Y Yy y1 1，y y2 2，y yn n進行比較的同步時序電路，其中，進行比較的同步時序電路，其中，X X、Y Y串行的輸入到串行的輸入到電路電路x x、y y輸入端。比較從輸入端。比較從x x1 1、y y1 1開始，依次進行到開始，依次進行到x xn n、y yn n。電。電路有兩個輸出路有兩個輸出Z Zx x和和Z Zy y，若比較結(jié)果，若比較結(jié)果XY,XY,則為則為Z Zx x1 1， Z Zy y為為0 0；若比；若比較結(jié)果較結(jié)果XY,XY,則則Z

51、Zx x為為0 0， Z Zy y為為1 1；若比較結(jié)果；若比較結(jié)果X XY,Y,則則Z Zx x和和Z Zy y都為都為1 1。要求用盡可能少的狀態(tài)數(shù)作出狀態(tài)圖和狀態(tài)表，并用盡可能要求用盡可能少的狀態(tài)數(shù)作出狀態(tài)圖和狀態(tài)表，并用盡可能少的邏輯門和觸發(fā)器（采用少的邏輯門和觸發(fā)器（采用J-KJ-K觸發(fā)器）實現(xiàn)其功能。觸發(fā)器）實現(xiàn)其功能。 解答解答： （1 1）采用Moore型電路，作狀態(tài)圖。根據(jù)題意，設XY，為A狀態(tài)，輸出為11；設XY，為C狀態(tài)，輸出為10。010001101110A/11C/10B/0100011011001179（2 2）作出原始狀態(tài)表。 010001101110A/11C/

52、10B/01000110110011現(xiàn)態(tài)次態(tài) 輸出xy=00 xy=01 xy=11xy=10ABCAB CBBCABCCBC110110（3 3）狀態(tài)編碼 。 （狀態(tài)數(shù)N3，所以，需要觸發(fā)器的個數(shù)n2；根據(jù)原則一，有AB、AC編碼相鄰；根據(jù)原則二，有AB、BC、CA編碼相鄰。所以，分配A狀態(tài)用00表示，分配B狀態(tài)用01表示，分配C狀態(tài)用10表示。得到狀態(tài)表如右表所示。現(xiàn)態(tài)次態(tài) 輸出xy=00 xy=01 xy=11xy=100001100001 11010111000111C011111011080（4 4）真值表。 xyy2y1y2 (n1) y1 (n1)J2 K2J1 K1Z000 0

53、0 11 00 00 11 0110110010 00 11 00 10 11 0110110100 00 11 01 00 11 0110110110 00 11 00 00 11 01101100 d 0 d0 d 1 d1 d 0 d0 d 0 d0 d d 0d 0 0 d0 d d 0d 0 0 d0 d d 0d 0 0 d0 d d 0d 0 0 d81（6 6）無效狀態(tài)分析。 （5 5）激勵函數(shù)和輸出函數(shù)表達式為： 1yzx2yzy12yyxJ 12)(yyxK21yyxJ 21)(yyxK存在無效狀態(tài)，但不會掛起，無錯誤輸出。11狀態(tài)在輸入10時轉(zhuǎn)向10狀態(tài)，輸入01時轉(zhuǎn)向0

54、1狀態(tài)，輸入00、11時轉(zhuǎn)向00狀態(tài)，輸出為00。 （7 7）電路圖。 略。 82 5.5.1515 用用T T觸發(fā)器作為存儲元件，設計一個采用觸發(fā)器作為存儲元件，設計一個采用84218421碼的十進碼的十進制加制加1 1計數(shù)器。計數(shù)器。 解答解答：（1 1）作出狀態(tài)圖和狀態(tài)表。 000000010010 001110011000011101100100010183T3T2T1 T0（2 2）作出狀態(tài)表。 y3y2y1 y0y3(n1) y2 (n1) y1 (n1) y0 (n1)0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 1

55、1 0 0 01 0 0 10 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 10 0 0 0（3 3）作出真值表。 0 0 0 10 0 1 10 0 0 10 1 1 10 0 0 10 0 1 10 0 0 11 1 1 10 0 0 11 0 0 1（4 4）確定激勵函數(shù)和輸出函數(shù)表達式。012033yyyyyT012yyT 031yyT 10T84（5 5）畫邏輯電路圖。 電路圖略。 （6 6）無效狀態(tài)分析。 該電路中存在六種無效狀態(tài)，在確定激勵函數(shù)和輸出函數(shù)時被作為無關最小項處理。該電路具有自啟動功能修改。

56、實際的電路狀態(tài)圖如下圖所示。 000000010010001110011000011101100100010111101111110011011010101185第六章第六章 異步時序邏輯電路異步時序邏輯電路6.1 分析如圖所示脈沖異步時序邏輯電路。分析如圖所示脈沖異步時序邏輯電路。 （1 1）作出狀態(tài)表和狀態(tài)圖。作出狀態(tài)表和狀態(tài)圖。 （2 2）說明電路功能。說明電路功能。 &Q1Q2CP2CP1C2 D2 C1 D1xZ2Q&Q1Q2CP2CP1C2 D2 C1 D1xZ2Q866.2 分析如圖所示脈沖異步時序邏輯電路。分析如圖所示脈沖異步時序邏輯電路。 （1 1）作出狀態(tài)表

57、和狀態(tài)圖。作出狀態(tài)表和狀態(tài)圖。 （2 2）說明電路功能。說明電路功能。 K3 C J3K2 C J2K1 C J1CPQ2Q11&3Q87解答：解答：K3 C J3K2 C J2K1 C J1CPQ2Q11&3Q1321123132233QCCCP;C1;KKK1J ; QJ ; QQJ1 該電路是一個Moore型脈沖異步時序邏輯電路,其輸出即電路狀態(tài)。激勵函數(shù)表達式為 882電路狀態(tài)表如表所示 時 鐘CP現(xiàn) 態(tài)Q3 Q2 Q1次 態(tài)Q3(n+1)Q2(n+1)Q1(n+1)1111111100000101001110010111011100101001110010100011

58、1000893 時間圖如下圖所示 4 功能分析由狀態(tài)表和時間圖可知，該電路是一個模模6 6計數(shù)器計數(shù)器。 906.4 分析分析如如圖所示脈沖異步時序電路，作出時間圖并說明電圖所示脈沖異步時序電路，作出時間圖并說明電路邏輯功能路邏輯功能。解答：解答：（1）觸發(fā)器的狀態(tài)即電路的輸出，所以該電路為Moore型電路 。（2）激勵函數(shù)表達式為：1Q1Q2CP C T2 C D112T11yD 12yC XC 191（3）作出真值表：12T11yD 12yC XC 11 1 1 1 1 01001101010C1輸入輸入 現(xiàn)態(tài)現(xiàn)態(tài)激勵函數(shù)激勵函數(shù)次態(tài)次態(tài)x y2y1D1T2C2y2(n+1)y1(n+1)

59、1 0 0 1 0 11 1 01 1 1（4）狀態(tài)表和狀態(tài)圖：0/00/00/00/01/01/01/01/100011011x/Z現(xiàn)態(tài)現(xiàn)態(tài)y2 y1次態(tài)次態(tài)y2(n+1)y1(n+1)x = 10 0 0 1 0 1 1 0 1 0 1 1 1 1 0 0 92（5）作出時間圖：CPy2y1（6）功能分析：該電路是一個模4加1計數(shù)器。936.5 用用D D觸發(fā)器作為存儲元件，設計一個脈沖異步時序電路。觸發(fā)器作為存儲元件，設計一個脈沖異步時序電路。該電路在輸入端該電路在輸入端X X的脈沖作用下，實現(xiàn)三位二進制減的脈沖作用下，實現(xiàn)三位二進制減1 1計數(shù)的計數(shù)的功能，當電路狀態(tài)為功能，當電路狀態(tài)

60、為“000000”時，在輸入脈沖作用下，輸出端時，在輸入脈沖作用下，輸出端Z Z產(chǎn)生一個借位脈沖，平時產(chǎn)生一個借位脈沖，平時Z Z輸出為輸出為0 0。 解答：解答：（1）根據(jù)題意，該電路為Moore型電路 。（2）狀態(tài)表。000/0001/0010/0011/0111/1110/0101/0100/094（3）狀態(tài)表。0 0 0 1 1 1 00 0 1 0 0 0 00 1 0 0 0 1 00 1 1 0 1 0 01 0 0 0 1 1 01 0 1 1 0 0 01 1 0 1 0 1 01 1 1 1 1 0 1現(xiàn)態(tài)次態(tài)y2(n+1)y1(n+1) )y0(n+1) 輸出Zy2 y1 y0 x = 195（4）真值表。1 1 1 1 1 1d 0 d 0 0 1d 0 0 1 1 1y2 y1 y000000001輸入