《信號與電路基礎(chǔ)》(科目代碼844)考試大綱

1、信號與電路基礎(chǔ)（科目代碼844）考試大綱特別提醒：本考試大綱僅適合2021年碩士研究生入學(xué)考試。該門課程包括兩部 分內(nèi)容，（一）信號與系統(tǒng)部分，占100分；（二）數(shù)字電路部分， 占50分。（一）信號系統(tǒng)部分1 .考研建議參考書目于慧敏等編著，信號與系統(tǒng)，（第二版），化學(xué)工業(yè)出版社。2.基本要求要求學(xué)生掌握用基本信號（單位沖激、復(fù)指數(shù)信號等）分解一般信號的數(shù)學(xué)表示和信 號分析法；掌握LTI系統(tǒng)分析的常用模型（常系數(shù)線性微分、差分方程、卷積表示、系統(tǒng)函 數(shù)及模擬框圖等）；掌握信號與系統(tǒng)分析的時(shí)域法和變換域法。要求學(xué)生掌握信號與系統(tǒng)分 析的一些重要概念和信號與系統(tǒng)的基本性質(zhì)，熟練掌握信號與系統(tǒng)的基本

2、運(yùn)算；掌握信號 與系統(tǒng)概念的工程應(yīng)用及方法：調(diào)制、采樣、濾波、抽取和內(nèi)插；掌握連續(xù)時(shí)間信號的離 散化處理的原理和基本設(shè)計(jì)方法。一.信號與系統(tǒng)的基本概念（1）連續(xù)時(shí)間與離散時(shí)間的基本信號（2）信號的運(yùn)算與自變量變換（3）系統(tǒng)的描述與基本性質(zhì)二.LTI系統(tǒng)的時(shí)域分析（1）連續(xù)時(shí)間LTI系統(tǒng)的時(shí)域分析：卷積積分，卷積性質(zhì)（2）離散時(shí)間LTI系統(tǒng)的時(shí)域分析：卷積和，卷積性質(zhì)（3）零輸入、零狀態(tài)響應(yīng)，單位沖激響應(yīng)（4） LTI系統(tǒng)的基本性質(zhì)（5）用微分方程、差分方程表征的ED系統(tǒng)的框圖表示三.連續(xù)時(shí)間信號與系統(tǒng)的頻域分析（1）連續(xù)時(shí)間LTI系統(tǒng)的特征函數(shù)（2）連續(xù)時(shí)間周期信號的傅里葉級數(shù)表示（3）非周期

3、信號連續(xù)時(shí)間的傅里葉變換（4）傅里葉變換性質(zhì)（5）連續(xù)時(shí)間LTI系統(tǒng)頻率響應(yīng)，連續(xù)時(shí)間LTI系統(tǒng)的頻域分析（6）信號濾波、理想低通濾波器四.離散時(shí)間信號與系統(tǒng)的頻域分析（1）離散時(shí)間LTI系統(tǒng)的特征函數(shù)（2）離散時(shí)間周期信號的傅立葉級數(shù)表示（3）非周期離散時(shí)間信號的傅立葉變換（4）離散時(shí)間傅立葉變換的性質(zhì)（5）離散時(shí)間LTI系統(tǒng)的頻率響應(yīng)，離散時(shí)間LTI系統(tǒng)的頻域分析五.采樣、調(diào)制與通信系統(tǒng)（1）連續(xù)時(shí)間信號的時(shí)域采樣定理（2）欠采樣與頻譜混趣（3）離散時(shí)間信號的時(shí)域采樣定理，離散時(shí)間信號的抽取和內(nèi)插（4）連續(xù)時(shí)間LTI系統(tǒng)的離散時(shí)間實(shí)現(xiàn)（5）連續(xù)時(shí)間信號正弦載波幅度調(diào)制與頻分復(fù)用（6）脈沖幅

4、度載波調(diào)制與時(shí)分復(fù)用（7）離散時(shí)間信號正弦載波幅度調(diào)制。六.信號與系統(tǒng)的復(fù)領(lǐng)域分析（1）雙邊拉氏變換，拉氏變換的收斂域、零極點(diǎn)（2）常用信號的拉氏變換對（3）拉氏變換性質(zhì)（4）拉氏反變換（5）單邊拉氏變換及其性質(zhì)（6）系統(tǒng)函數(shù)、連續(xù)時(shí)間EH系統(tǒng)的復(fù)頻域分析七.離散時(shí)間信號與系統(tǒng)的Z域分析（1）雙邊Z變換定義，離散時(shí)間Z變換的收斂域、零極點(diǎn)圖（5） Z變換性質(zhì)（3）常用信號的Z變換對（6） Z反變換（5）單邊Z變換及其性質(zhì)（6）系統(tǒng)函數(shù)，離散時(shí)間LTI系統(tǒng)的Z域分析(二)數(shù)字電路部分1 .考研建議參考書目1閻石主編，數(shù)字電子技術(shù)基礎(chǔ)，第五版，高等教育出版社。2 M.Morris Mano and

5、 Michael D. Ciletti, Digital Design, Fourth Edition (數(shù)字設(shè)計(jì),第 4 版)，2008,電子工業(yè)出版社。2.基本要求掌握組合邏輯電路的設(shè)計(jì)，基于可編程邏輯的邏輯優(yōu)化方法，觸發(fā)器和存儲器的基本電 路構(gòu)成；時(shí)序邏輯電路設(shè)計(jì)與分析、控制器設(shè)計(jì)、Verilog HDL語言及應(yīng)用；脈沖信號的產(chǎn) 生和變換；數(shù)字系統(tǒng)的可測試設(shè)計(jì)與錯(cuò)誤診斷。一.邏輯代數(shù)基礎(chǔ)(1)數(shù)制、碼制，以及邏輯運(yùn)算定理(2)邏輯函數(shù)的表示方法，以及邏輯函數(shù)的化簡方法二.組合邏輯電路(1)編碼器、譯碼器、數(shù)據(jù)選擇器、加法器、乘法器組合電路的Verilog描述和設(shè)計(jì)方法，以及組合電路的競爭冒險(xiǎn)三.觸發(fā)器 鎖存器Latch和觸發(fā)器Flip-Flop(2)寄存器以及寄存器文件(Register File)四.存儲器和可編程邏輯(1)存儲器包括ROM, SRAM, DRAM, DDR3時(shí)序和基本單元構(gòu)成(2)基于可編程邏輯的邏輯優(yōu)化五.時(shí)序邏輯電路(1)計(jì)數(shù)器、移位寄存器的設(shè)計(jì)(2)數(shù)字電路系統(tǒng)的時(shí)序分析與設(shè)計(jì)方法六.控制器設(shè)計(jì)(1)有限狀態(tài)機(jī)和控制器設(shè)沖方法，以及采用Verilog語言的系統(tǒng)描