PCMCU和FPGA遠(yuǎn)程數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)方案

1、封面作者：PanHongliang供個(gè)人學(xué)習(xí)設(shè)計(jì)題目：基于PC、MCU和FPGA的遠(yuǎn)程數(shù)據(jù)采集系統(tǒng) 設(shè)計(jì)設(shè)計(jì)專題題目：專業(yè)技能考核設(shè)計(jì)主要內(nèi)容和要求：通過單片機(jī)、可編程邏輯器件和 ADC 器件構(gòu)成一個(gè)遠(yuǎn)程數(shù)據(jù)采集系統(tǒng)，使該系統(tǒng)具備近處和遠(yuǎn)程兩種控制的功能，同時(shí)具有8 通道循環(huán)采集和指定通道采集兩種數(shù)據(jù)采集方式。設(shè)計(jì)內(nèi)容如下：1、FPGA 硬件電路和 AHDL 控制軟件設(shè)計(jì)設(shè)計(jì)的電路的功能要求：一、具備控制 ADC0809 勺采集功能；二、具備 6 位數(shù)碼管動(dòng)態(tài)掃描功能；三、具備 8 位按鍵輸入功能；四、具備和單片機(jī)信號交換功能。2、 單片機(jī)硬件電路和監(jiān)控軟件設(shè)計(jì) 電路設(shè)計(jì)的軟件功能要求：一、和

2、 FPGA 進(jìn)行數(shù)據(jù)信息的交換處理；二、與上位機(jī)算計(jì)進(jìn)行 RS232 的通訊功能， 能將上位機(jī)發(fā)出的 控制指令下達(dá)到 FPGA 中，并將采集的數(shù)據(jù)傳送到上位計(jì)算機(jī)中。3、 上位機(jī)算計(jì)軟件設(shè)計(jì) 通過編制上位計(jì)算機(jī)控制程序?qū)崿F(xiàn)對遠(yuǎn)程數(shù)據(jù)采集的功能并實(shí) 時(shí)顯示采集的數(shù)據(jù)和通道號。指導(dǎo)教師簽字：摘要這次的課程設(shè)計(jì)是基于 EP1K30TC144-3 的 FPGA 和 89S52 單片 機(jī)的一種電壓測量的功能系統(tǒng)?；緝?nèi)容包括單片機(jī)最小系統(tǒng)、鍵盤 和 LED顯示電路。系統(tǒng)硬件電路由標(biāo)準(zhǔn)電路和自制電路兩部分組成。 標(biāo)準(zhǔn)電路包括 單片機(jī)最小系統(tǒng)、6 個(gè) LED 數(shù)碼管電路和鍵盤電路以及 FPGA 系統(tǒng)。系統(tǒng)軟

3、件根據(jù)設(shè)計(jì)任務(wù)編制并實(shí)現(xiàn)功能： 利用上位機(jī)遠(yuǎn)程控制系 統(tǒng)進(jìn)行數(shù)據(jù)采集功能并實(shí)時(shí)顯示采集的數(shù)據(jù)和通道號。關(guān)鍵字 ：89S52、 FPGA、 AHDL 、上位機(jī)、數(shù)據(jù)采集目錄第一章 概述 .錯(cuò)誤！未定義書簽。1.1 課題 .錯(cuò)誤！未定義書簽。1.2 設(shè)計(jì)流程說明 .71.3 設(shè)計(jì)思路 .71.3.1設(shè)計(jì)方案 .71.3.2方案的選擇 .8第二章 硬件電路設(shè)計(jì) .82.1 電路模塊 .82.1.1 FPGA硬件電路 .82.1.2單片機(jī)硬件電路 .82.1.3A/D轉(zhuǎn)換電路 .92.2 系統(tǒng)結(jié)構(gòu)原理 .10第三章 軟件設(shè)計(jì) .103.1 程序框圖 .103.1.1主程序框圖 .103.1.2JDCZ

4、程序框圖 .103.1.3數(shù)據(jù)采集SJCJ程序框圖 .103.1.4結(jié)果轉(zhuǎn)換JGZH子程序框圖 .103.1.5定時(shí)中斷程序框圖 .103.1.6通訊中斷程序框圖 .103.2 程序代碼 .113.2.1單片機(jī)程序 .113.2.2 FPGA程序 .16第四章系統(tǒng)調(diào)試 .22224.1 硬件部分.4.2 軟件部分.22第五章總結(jié).參考文獻(xiàn).23附錄一元器件清單.24附錄二CPLDt腳分配.26附錄三CPLD吉構(gòu)圖.2823第一章概述1.1課題數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)是單片機(jī)系統(tǒng)實(shí)際的必修課題，他完完全全地體現(xiàn)了 微控制器在實(shí)際應(yīng)用中獨(dú)特功能：通過微控制器，可以將許多產(chǎn)品實(shí)現(xiàn)數(shù)字 化、自動(dòng)化、有效地進(jìn)

5、行相關(guān)的輔助操作，并實(shí)現(xiàn)遠(yuǎn)程控制。之前的設(shè)計(jì)內(nèi)容主要是以 AT89C5 芯片為核心，設(shè)計(jì)簡單的數(shù)據(jù)采集系統(tǒng), 用以完成基本的數(shù)據(jù)采集功能。而本次設(shè)計(jì)將實(shí)現(xiàn)遠(yuǎn)程控制的數(shù)據(jù)采集系統(tǒng)， 使系統(tǒng)功能更進(jìn)一步地優(yōu)化。1.2設(shè)計(jì)流程說明在對遠(yuǎn)程數(shù)據(jù)采集裝置進(jìn)行設(shè)計(jì)時(shí)，其設(shè)計(jì)分為硬件設(shè)計(jì)與軟件設(shè)計(jì)兩部 分，具體的設(shè)計(jì)流程如圖：1.3設(shè)計(jì)思路1.3.1 設(shè)計(jì)方案要設(shè)計(jì)一個(gè)遠(yuǎn)程數(shù)據(jù)采集系統(tǒng)，可以利用上位計(jì)算機(jī)、單片機(jī)、可編程邏 輯器件和 ADC 器件構(gòu)成，使系統(tǒng)具備遠(yuǎn)程/就地兩種控制模式，具有 8 通道循環(huán) 采集和指定通道采集兩種數(shù)據(jù)采集方式。主要電路模式有FPGA 硬件電路、單片機(jī)硬件電路、A/D 轉(zhuǎn)換電路、

6、譯碼顯示電路以及設(shè)計(jì)系統(tǒng)涉及的其他電路。設(shè)計(jì)中采用了模數(shù)轉(zhuǎn)換器，利用 AD0809 型 8 位 MOS 型 A/D 轉(zhuǎn)換器，可實(shí) 現(xiàn)8 路模擬信號的分時(shí)采集，片內(nèi)有 8 路模擬選通開關(guān)，以及相應(yīng)的通道地址 鎖存用譯碼電路，實(shí)現(xiàn)模擬信號到數(shù)字信號的轉(zhuǎn)換?？刂撇糠植捎脝纹瑱C(jī) 89C52 來完成。顯示部分利用 LED 數(shù)碼管顯示模塊，來顯示采集到的數(shù)據(jù)。FPGA 硬件電路具備控制 AD0809 的采集功能，具備 6 位數(shù)碼管動(dòng)態(tài)掃描功 能，具備 8 位按鍵輸入功能，具備和單片機(jī)信號交換功能。單片機(jī)硬件電路具備和 FPGA 交換信息，以及和上位機(jī)算計(jì)進(jìn)行 RS232 的通 訊功能，能將上位機(jī)發(fā)出的控制

7、指令下達(dá)到FPG/中，并將采集的數(shù)據(jù)傳送到上位計(jì)算機(jī)中上位機(jī)利用 VB 或 VC 程序編制上位機(jī)計(jì)算機(jī)控制程序，實(shí)現(xiàn)遠(yuǎn)程數(shù)據(jù)采集 功能并實(shí)現(xiàn)顯示采集的數(shù)據(jù)和通道口。1.3.2 方案的選擇（1）單片機(jī)控制方案的選用方案一：采用 8031 為核心，由于其內(nèi)部沒有存儲器，所以利用 2764 擴(kuò)展 8KB的外部存儲器，用 8031 的兩組 I/O 接口作為存儲器接口。方案二：采用 AT89C52 位核心，對 AD 轉(zhuǎn)換的數(shù)據(jù)進(jìn)行采集并顯示。其內(nèi) 置 8K字節(jié)點(diǎn)擦除可編程 EEPROM 片內(nèi)程序存儲器和 256 字節(jié) RAM ，無需外 部擴(kuò)展。所以選用方案二，采用 AT89C52 作為核心，其片內(nèi)程序存

8、儲器空間足夠滿 足本系統(tǒng)程序存儲的需要，可以省去對片外 EPROM 程序存儲器和地址鎖存 器，使電路結(jié)構(gòu)簡捷。（2）EPGA 控制方案的選用方案一：采用 EEP1K30QC-208-3 為核心，具備 6 位數(shù)碼管動(dòng)態(tài)掃描功能， 具備8 位按鍵輸入功能，具備和單片機(jī)信號交換功能等。方案二：采用 EEP1K30TC144-3 為核心，同樣具備 6 位數(shù)碼管掃描、8 位按 鍵輸入和單片機(jī)信號交換等功能，且管腳數(shù)較少，適于本次設(shè)計(jì)使用。所以選用方案二，采用 EEP1K30TC144-3 作為核心。其功能已經(jīng)滿足設(shè)計(jì) 需要，且應(yīng)用簡單，管教分配方便，使電路結(jié)構(gòu)簡捷。第二章硬件電路設(shè)計(jì)2.1電路模塊2.1

9、.1FPGA 硬件電路本模塊的核心是 EEP1K30TC-144-3 芯片，主要用于連結(jié)其他各電路模塊， 并與單片機(jī)進(jìn)行信號交換。芯片采用貼片焊接工藝，將芯片各個(gè)管腳焊接與印刷版表層。由于各個(gè)管 教之間的間距因其數(shù)量和集成度而易造成管腳間短路，故貼片焊接精度要求很2.1.2 單片機(jī)硬件電路單片機(jī)選用的是 ATMEL 公司推出的 AT89S52,如圖 321.1 所示。該芯片 具有低功耗、高性能的特點(diǎn)，是采用 CMOS 工藝的 8 位單片機(jī)，與 AT89C51完全兼容。AT89S52 還有以下主要特點(diǎn)：1采用了 ATMEL 公司的高密度、非易失性存儲器技術(shù)；2其芯片內(nèi)具有 256 字節(jié) RAM，

10、8KB 的可在線編程（ISP）FLASH 存儲 器；3有兩種低功耗節(jié)電工作方式：空閑模式和掉電模式；4片內(nèi)有一個(gè)看門狗定時(shí)器（WDT），WDT 包含一個(gè) 14 位計(jì)數(shù)器和看門 狗定時(shí)器復(fù)位寄存器（WDTRST），只要對 WDTRST 按順序先寫入 01EH,后寫入0E1H, WDT 便啟動(dòng)，當(dāng) CPU 由于擾動(dòng)而是程序陷入死 循環(huán)后“跑飛”狀態(tài)時(shí)，WDT 即可有效的使系統(tǒng)復(fù)位，提高了系統(tǒng)的 抗干擾能力。2.1.3 A/D 轉(zhuǎn)換電路核心為 ADC0809 芯片，用于將采集到的模擬信號轉(zhuǎn)換為數(shù)字信號，并通過 輸出口輸出至 LED 數(shù)碼管顯示出來。（1）原理圖（2）ADC0809 芯片介紹輸入:8

11、路（0V5V）線性誤差：1LSB數(shù)字輸出：TTL 電平，三態(tài)輸出電源：+ 5V15V時(shí)鐘頻率：640KHz（典型）轉(zhuǎn)換時(shí)間：100 卩 s分辨率：8 位功耗：15mW輸入電壓范圍：0VVREF轉(zhuǎn)換方式：逐次逼近CMOS 工藝，28Pin輸出：（3）ADC0809 通道地址選擇表4) ADC0809 結(jié)構(gòu)（5） ADC0809 轉(zhuǎn)換時(shí)序圖2.2系統(tǒng)結(jié)構(gòu)原理計(jì)算機(jī)通過 RS232 接口下載程序到 CPLD 電路板及單片機(jī)內(nèi)，控制電路采 集數(shù)據(jù)并通過 ADC0809 芯片將模擬信號轉(zhuǎn)換為數(shù)字信號并由數(shù)碼管顯示出來。 其中，單片機(jī)的作用為執(zhí)行指令進(jìn)行數(shù)據(jù)采集， CPLD 則控制 A/D 轉(zhuǎn)換，譯碼 顯

12、示等模塊，并與單片機(jī)進(jìn)行信號交換。第三章軟件設(shè)計(jì)3.1程序框圖3.1.1 主程序框圖3.1.2 就地操作 JDCZ 程序框圖3.1.3 數(shù)據(jù)采集 SJCJ 程序框圖3.1.4 結(jié)果轉(zhuǎn)換 JGZH 子程序框圖3.1.5 定時(shí)中斷程序框圖3.1.6 通訊中斷程序框圖3.2程序代碼3.1.1 單片機(jī)程序#include unsigned int m,CH。/*主程序*/void main (void)TMOD= 0 x01。TH0 = 0 x03C。TL0 = 0 x0B0。/* SCON:模式1, 8-bit UART,使能接收*/* TMOD: timer 1, mode 2, 8-bit re

13、load */* TH1: reload value for 9600 baud 11.0592MHz */* TR1: timer 1 run */*打開總中斷*/*打開串口中斷*/*主循環(huán)不做任何動(dòng)作*/SBUF=P0。/while(TI=0)。/TI=0。void UART_SER (void) interrupt 4 /串行中斷服務(wù)程序unsigned char Temp。/定義臨時(shí)變量if(RI) /判斷是接收中斷產(chǎn)生RI=0。/標(biāo)志位清零Temp=SBUF。if(Temp=0 x08)TR0=1。P2=0 x08。else/讀入緩沖區(qū)的值P2=Temp。TRO=O。/把值輸出到P1

14、口，用于觀察if(TI)/如果是發(fā)送標(biāo)志位，清零TI=0。TH1= 0 xFD。TR1= 1。EA =1。ES =1。ET0=1。while (1)SCON = 0 x50。TMOD |= 0 x20。void Timer0_isr(void) interrupt 1m+。if(m=40) m=0。TH0 = 0 x03C。TL0 = 0 x0B0。CH+。P2=CH。if(CH0 x07) CH=0 x00。 elseTH0 = 0 x03C。TL0 = 0 x0B0。3.1.2 FPGA 程序數(shù)據(jù)采集代碼Subdesign ady(inclk,eoc,ds7.0,addin3.0:inpu

15、t。add3.0,otclk, st,dp7.0,oe:output。)Variablefpq4.0,fp:dff。sm1.0,dp7.0,st:dff。Beginoe=vcc。(fpq,fp).clk=inclk。If fpq=19 thenfpq=0。fp=!fp。Elsefpq=fpq+1。fp=fp。End if。(sm,st,dp).clk=fp。otclk=fp。add3.0=addin3.0。Case sm isWhen 0 =st=gnd。dp=ds。sm=1。When 1 = st=gnd。dp=dp。if eoc thensm=2。elsesm=1。end if。When

16、2=st=vcc。sm=0。dp=ds。End case。End。 十六進(jìn)制轉(zhuǎn)換十進(jìn)制代碼Subdesign bcdx( ibd15.0,inclk :input。bcd43.0,bcd33.0,bcd23.0,bcd13.0,bcd03.0:output。)Variableb13.0,b23.0,b33.0,b43.0 ,b03.0 :dff。get15.0,st, fpq8.0,fp :dff。b0r3.0 ,b1r3.0,b2r3.0,b3r3.0,b4r3.0:dff。Begin (fpq,fp).clk=inclk。If fpq=249 thenfp=!fp。fpq=0。Elsefp

17、=fp。fpq=fpq+1。End if。st.clk=fp。(b1,b2,b3,b4,b0,get).clk=inclk。(b1r,b2r,b3r,b4r,b0r).clk=inclk。Case st isWhen gnd =get=ibd。st=vcc。b1r=b1r。b2r=b2r。b3r=b3r。b4r=b4r。bOr=bOr。When vcc =If get=0 thenb1r=b1。b2r=b2。b3r=b3。b4r=b4。b0r=b0。b1=b1。b2=b2。b3=b3。b4=b4。b0=b0。st=gnd。Elseb1r=b1r。b2r=b2r。b3r=b3r。b4r=b4r。

18、b0r=b0r。get=get-1。st=vcc。If b0=9 thenb0=0。If b1=9 then b1=0。If b2=9 then b2=0。If b3=9 then b3=0。If b4=9 then b4=0。Else b4=b4+1。End if。Else b3=b3+1。b4=b4。End if。Else b2=b2+1。b3=b3。b4=b4。End if。Elseb1=b1+1。b2=b2。b3=b3。b4=b4。End if。Else b0=b0+1。b1=b1。b2=b2。b3=b3。b4=b4。End if。End if。End case。bcd4=b4r。bc

19、d3=b3r。bcd2=b2r。bcd1=b1r。bcd0=b0r。end。數(shù)碼管顯示代碼subdesign countx(inclk ,bcd43.0 ,bcd33.0 ,bcd23.0 ,bcd13.0 ,bcd03.0,bcd53.0:input。outa7.0,bitout5.0:output。)variable a3.0,b3.0,c3.0,d3.0,e3.0,f3.0:dff。mda15.0,mdb9.0:dff。mseg3.0,bitout5.0:dff。st5.0:dff。fpa,fpb:dff。begina=bcd3。b=bcd2。c=bcd1。d=bcd0。e=bcd4。f

20、=bcd5。fpa.clk=inclk。fpb.clk=fpa。mseg.clk=fpa。(a,b,c,d,e,f).clk=fpb。mdb.clk=fpa。-fpa 1000Hz頻率st.clk=fpa。mda.clk=inclk。bitout.clk=fpa。-fpb 1Hz,inclk 40Mhzif mda=9999 then-40M Hz分頻，得1000Hzmda=0。fpa=!fpa。elsemda=mda+1。fpa=fpa。end if。if mdb=499 then-1000Hz分頻，得1Hzmdb=0。fpb=!fpb。elsemdb=mdb+1。fpb=fpb。end i

21、f。case st iswhen 0=mseg=d。bitout=1。st=1。when 1=mseg=c。bitout=2。st=2。when 2=mseg=b。bitout=4。st=3。when 3=mseg=a。bitout=8。st=4。when 4=mseg=e。bitout=16。st=5。outa7=vcc。when 5=mseg=f。bitout=32。st=0。end case。Tablemseg3.0=outa7.0。h0 =h3f。- 0111111h1 =h06。h2 =h5b。h3 =h4f。h4=h66。h5=h6d。h6=h7d。h7 =h07。h8 =h7f。

22、h9 =h6f。end table。end。第四章系統(tǒng)調(diào)試系統(tǒng)調(diào)試分為硬件調(diào)試和軟件調(diào)試兩部分。4.1硬件部分FPGA芯片采用的是貼片方形塑料封裝，144個(gè)管腳，排列密集，焊接難度大，尤其是 拐角的焊接。在檢測AD轉(zhuǎn)換的功能上時(shí)，顯示器沒有顯示，首先將小板安裝在好的同學(xué) 的板上測試，發(fā)現(xiàn)能夠正常工作，那么問題就是在大板上，后來發(fā)現(xiàn)在電位器的一組排針 上發(fā)生焊接問題，同時(shí)檢查出了圖和板子的不相符需要將板子上的電路線斷開。4.2軟件部分軟件部分的編寫從FPGA開始，首先實(shí)現(xiàn)對ADC0809的控制及數(shù)據(jù)傳輸，再在此基礎(chǔ) 上實(shí)現(xiàn)乘法器和16進(jìn)制向BCD碼轉(zhuǎn)換，最后實(shí)現(xiàn)數(shù)碼管的動(dòng)態(tài)掃描輸出以及和單片機(jī)的

23、 并行口通行。16進(jìn)制向BCD碼轉(zhuǎn)換的思路是，使十六進(jìn)制數(shù)減一次1，則十進(jìn)制數(shù)就加一個(gè)1，等十六進(jìn)制數(shù)減為0，則轉(zhuǎn)換結(jié)束。在軟件編程的過程中，存在很多的問題，這里通過老師的指導(dǎo)和同學(xué)之間的交流才設(shè) 計(jì)好了軟件程序。第五章總結(jié)此次實(shí)驗(yàn)設(shè)計(jì)過程中學(xué)到了很多，在硬件焊接上已經(jīng)提高了很多，在焊接小單片機(jī)的 時(shí)候面對144拐角，是非常容易出錯(cuò)的，在自己的努力下，還有老師的指導(dǎo)上焊接上掌握 了更多的技巧，同時(shí)焊接過程更加的小心，如果損壞了連接地的拐角，那么這個(gè)單片機(jī)就 壞了。在設(shè)計(jì)編程上面，重新看了AHDL語言，使用軟件進(jìn)行編程和進(jìn)行調(diào)試直到達(dá)到了課 程設(shè)計(jì)的目的。再與硬件想結(jié)合進(jìn)行鏈接。此次的課程設(shè)計(jì)在

24、自己不熟悉的情況下還是向老師和同學(xué)請教的，其中有的內(nèi)容還是 有很多不太掌握，以后任需要不斷的學(xué)習(xí)，以及對已學(xué)知識的鞏固，希望在以后這樣的課程設(shè)計(jì)上可以更加熟練的運(yùn)用起來。參考文獻(xiàn)1 孫育才，MCS-51 系列單片微型計(jì)算機(jī)及其應(yīng)用，東南大學(xué)出版社2 曹巧媛，單片機(jī)原理及應(yīng)用一一教案、實(shí)踐、設(shè)計(jì)指導(dǎo)，電子工業(yè)出版社3 謝自美，電子線路設(shè)計(jì)實(shí)驗(yàn)測試（2 版），華中科技大學(xué)出版社4 胡漢才，單片機(jī)原理及其接口技術(shù)（2 版），清華大學(xué)出版社張迎新，單片機(jī)中級教程，北京航空航天大學(xué)出版社丁元杰，單片機(jī)原理與應(yīng)用，機(jī)械工業(yè)出版社7單片機(jī)實(shí)驗(yàn)指導(dǎo)書附錄一：元器件清單名稱型號規(guī)格數(shù)量電容16V/470uF電解

25、電容216V/2200uF116V/22uF60.1uF獨(dú)石電容720pF磁片電容41/4W 電阻20085021K62K210K24.7K1單片機(jī)AT89S521芯片座DIP-402DIP-201DIP-281DIP-321DIP-143DIP-161-H- UL心片74HC043MAX2321發(fā)光二極管紅色9數(shù)碼管LG5011AH6薄碼開關(guān)8P1牛角座無鎖（10P）1按鍵6*6*6mm6臥式串口2有源晶振40M1晶振22.1184M2二極管1N4007778051阻排4.7K9P11K147011031穩(wěn)壓電源 3.5 空心座1雙排針40P4雙排座40P4電位器1031附錄二：CPLD 管

26、腳分配CPLD 型號：EEP1K30 TC-144-31、時(shí)鐘源40MHz: P18322.1184MHz: P802、輸入開關(guān)及輸出 LED 指示燈 開關(guān) KP1 KP2 KP3 KP4 KP5 KP6 KP7 KP8指示燈 LED1 LED2 LED3 LED4 LED5 LED6 LED7 LED8管腳 P94 P95 P96 P97 P99 P100 P101 P1023、 RS232 接口TXD ( PC)接到 RXD (CPLD)的 P182RXD (PC)接至 U TXD (CPLD )的 P934、 數(shù)碼管顯示SEG1 SEG6 共 6 個(gè)共陰數(shù)碼管，采用動(dòng)態(tài)掃描顯示方式，公共

27、端G 經(jīng)反向后與 CPLD 的對應(yīng)管腳相連 。字位碼： SEG1 SEG2 SEG3 SEG4 SEG5 SEG6管腳: P121,P122,P128,P130,P131,P132字型碼： a, b, c, d, e, f, g, p管腳: P133,P135,P136,P137,P138,P140,P141,P1425、單片機(jī)擴(kuò)展槽及外擴(kuò)槽在主板上留有一個(gè)模擬單片機(jī)擴(kuò)展槽，用于 CPLD 模擬單片機(jī)之用，其 與CPLD 的接口分別為，PO.0 P0.7(39- 32)對應(yīng)與 P44,P45,P46,P47,P53,P54,P55,P56P1.0P1.7(18) 引到外接口；P2.0P2.7(

28、2128) 對應(yīng) P75,P74,P73,P71,P70,P69,P64, P6；5P3.0P3.7(1017) 對應(yīng) P83,P85,P86,P87,P88,P89,P90,P9；2 PSEN 腳對應(yīng)P194;ALE 腳對應(yīng) P79；6、 擴(kuò)展接口P62,P63,P64,P65,P67,P68,P69,P70,P72,P73P78,P79,P80,P81,P82,P83,P86,P87,P88,P89P90,P91,P92,P95,P96,P97,P98,P99,P100,P101P102,P109,P110,P111,P112,P113,P114,P116,P117,P118,P119,P

29、1207、 AD0809 管腳：(D0D7) 對應(yīng) (P24P31)。(ADDA,ADDB,ADDC) 對應(yīng)( P36,P37,P38)。EOC P39。START/ALE P19。CLK P40。OE P17;4X4 鍵盤的接口電路：CPLD 的 P120、P121、P122、P125,管腳作為掃描碼輸出，分別接到鍵盤的輸入端，鍵盤的查詢輸出接到CPLD 的P126 P127、P128 P131 四個(gè)管腳上。附錄三：CPLD結(jié)構(gòu)圖版權(quán)申明本文部分內(nèi)容，包括文字、圖片、以及設(shè)計(jì)等在網(wǎng)上搜集整理。版權(quán)為潘宏亮個(gè)人所有This article in eludes some parts, in cludi ng text,pictures, and desig n. Copyright is Pan Hon glia ngs pers onal ownership.用戶可將本文的內(nèi)容或服務(wù)用于個(gè)人學(xué)習(xí)、研究或欣賞，以及 其他非商業(yè)性或非盈利性用途，但同時(shí)應(yīng)遵守著作權(quán)法及其他相關(guān) 法律的