一種數(shù)字化中頻接收機的研究與實現(xiàn)_邱冬冬

1、軟件無線電(Software Radio 的概念自上世紀末提出以來,最近幾年取得了引人注目的進展。數(shù)字化中頻接收機是軟件無線電的重要部分。軟件無線電的主要原理是將數(shù)字化推向前端,即是把模數(shù)/數(shù)模轉(zhuǎn)換器(ADC/DAC 盡量放在射頻端,這是數(shù)字化接收機的發(fā)展方向,也是軟件無線電的理想實現(xiàn)方法。早期的數(shù)字化接收機受ADC 發(fā)展水平的限制,采用正交雙通道零中頻的實現(xiàn)方案,即將射頻通過變頻變換到零中頻(基帶,正交解調(diào)得到模擬的正交信號之后再進行數(shù)字化。該方案的頻率變換主要都在模擬部分實現(xiàn),數(shù)字化較少,不是真正意義上的數(shù)字化接收機。而且,此方案實現(xiàn)起來設備量較大,方案中的正交混頻器是模擬器件,得到的正交

2、I ,Q 信號也難以保證幅相正交的精度1。目前比較成熟的數(shù)字化接收機理論和實現(xiàn)方案是中頻數(shù)字化接收機,即將射頻信號經(jīng)一次或二次下變頻后,在中頻(或高中頻直接采樣,再數(shù)字下變頻到基帶,得到正交I ,Q 信號。軟件無線電技術的迅猛發(fā)展,使其在航天測控領域的應用成為了可能。在我國當前的C 頻段微波統(tǒng)一測控系統(tǒng)中,中頻接收機主要由模擬電路構成,這種結構已經(jīng)逐漸不能達到測控系統(tǒng)的精度要求。數(shù)字化已經(jīng)成為中頻接收機的必然發(fā)展趨勢,關于這方面的研究,已經(jīng)開展了很多2-6。文中設計了一種數(shù)字化中頻接收機,該方案采用軟件無線電思想,并給出了采用FPGA 和DSP 實現(xiàn)該接收機的方法。1系統(tǒng)工作原理軟件無線電的目

3、標和思路是在標準化、完全可編程的硬件平臺上,用不同的軟件適應通信、測控等業(yè)務的各種體制,并實現(xiàn)盡可能多的無線功能,其原理框圖如圖1所示。在理想的軟件無線電中,系統(tǒng)的所有功能都在一個通用的處理器上用軟件實現(xiàn),原則上允許同一硬件平臺支持任何物理層和 更高的協(xié)議層。文中所設計的數(shù)字化中頻接收機的應用了軟件無線電的設計思路,在中頻70MHz 上進行帶通采樣。輸入的信號有和路和差路,其中和路信號包含有測距、遙測等信息,而差路信號則含有角誤差信息。和路和差路的輸入信號經(jīng)過濾波和放大后,被A/D 采樣變?yōu)閿?shù)字信號,分成I 、Q 兩條支路,分別完成數(shù)字信號的下變頻。其中和路信號分成兩條支路分別解調(diào)出遙測、測距

4、信息并完成信號幅度檢測。環(huán)路鑒相輸出的誤差信號經(jīng)數(shù)字濾圖1軟件無線電的結構框圖Fig.1Software radio structure diagram一種數(shù)字化中頻接收機的研究與實現(xiàn)邱冬冬,魯新龍,董炯,金華松(中國衛(wèi)星海上測控部江蘇江陰214431摘要:概述了軟件無線電的發(fā)展和應用,為滿足雷達中頻接收機的數(shù)字化要求,介紹了C 頻段微波統(tǒng)一測控系統(tǒng)中應用軟件無線電思想設計數(shù)字化中頻接收機的方案,對其基本原理和實現(xiàn)的關鍵技術做了分析,最后給出了應用FPGA 和DSP 等器件實現(xiàn)該接收機的具體方法。整個系統(tǒng)集成度高,可靠性好,使用靈活,已在多個某型C 頻段統(tǒng)一測控系統(tǒng)中得到了應用。關鍵詞:軟件無

5、線電;中頻接收機;A/D ;FPGA ;DSP 中圖分類號:TN98文獻標識碼:A文章編號:1674-6236(201224-0068-03Research and implementation of digital intermediate frequency receiverQIU Dong -dong ,LU Xin -long ,DONG Jiong ,JIN Hua -song(China Satellite Maritime Tracking and Controlling Department ,Jiangyin 214431,China Abstract:The develop

6、ment and application of software radio was described in this paper.In order to satisfy the numeralization need of radar intermediate frequency receiver ,the design scheme of digital IF receiver in which the software radio idea was applied in C -band microwave unified TT&C system was introduced ,

7、the basic principles and key techniques were analyzed ,and the specific implementation method applying FPGA and DSP was put forward.The whole system is highly integrated ,reliable and flexible ,it has already applied in a C -band unified TT&C system.Key words:software radio ;IF receiver ;A/D ;FP

8、GA ;DSP收稿日期:2012-08-03稿件編號:201208010作者簡介:邱冬冬(1985,男,安徽渦陽人,碩士,工程師。研究方向:微波信號接收。電子設計工程Electronic Design Engineering第20卷Vol.20第24期No.242012年12月Dec.2012-68-波后控制數(shù)字壓控振蕩器(DCO 的頻率和相位完成閉環(huán),并給出多普勒頻率偏移信息。和路信號為移相后的環(huán)路DCO 輸出后信號,該信號與差路信號進行鑒相檢測出方位和俯仰角誤差信息。移相器與DCO 進行一體化設計,實現(xiàn)和路對差路信號幅度的歸一化的AGC 控制信號由和路產(chǎn)生。圖2所示的是系統(tǒng)原理框圖。2關鍵

9、技術及器件選擇2.1ADC 的設計帶通采樣適用于帶通輸入信號,因此將其作為理想的高速中頻采樣方案7。為了保證采樣后不發(fā)生頻譜混疊,采樣頻率必須滿足:2f h k f s2f lk -1(1其中k 取滿足以下條件的整數(shù):2k f h h l且f h -f l fl(2其f s 是采樣頻率,f h 是信號最高頻率,f l 是最低頻率。本方案中,載波中心頻率為70MHz ,信號帶寬為3MHz 。則有:f h =70+B /2=71.5(3f l =70-B /2=68.5(42k Ig 71.5/3=23(52×71.5k f s2×68.5k -1k =1,2,3 (23(6由

10、以上公式,為了保證采樣變頻輸出各段頻譜不重疊采樣率,f s 的可選擇范圍很大。ADC 的性能必須滿足自身和采樣后系統(tǒng)的處理能力,其位數(shù)則必須符合一定的動態(tài)范圍要求及數(shù)字處理部分的精度要求。用于中頻頻段的A/D 轉(zhuǎn)換器件,一般要求動態(tài)范圍在6080dB 。ADC 選用Analog Devices 公司的芯片AD9432。AD9432為單片式12位的芯片,具有精度高、速度高和性能高的優(yōu)點,內(nèi)部有采樣保持電路,在整個工作頻率范圍內(nèi)具有較好的動態(tài)性能指標。對于輸入帶寬為25MHz 的信號,它的無雜散動態(tài)范圍可達80dB ,一般情況信噪比為67dB ,模擬輸入帶寬能達到300MHz ,其最高采樣速率可達

11、105MHz ,非常適合用來進行中頻采樣。實際應用中,考慮到組合干擾等因素,采樣頻率設定為55MHz ,設為此值可以降低后續(xù)濾波器的設計難度。由于輸入信號動態(tài)范圍為-528dBm ,最低幅度低于ADC 的最小分辨率,所以要加一個放大器。而且考慮到由于電路設計中,還有許多電磁干擾因素,中頻數(shù)據(jù)采集ADC 的有效位數(shù)定低于12位,較好的情況下能達到10位11位,使得實際動態(tài)范圍不一定達到60dBm ,因此該放大器還需兼顧一定的AGC 功能。這里選用了NS 公司的數(shù)控放大器CLC5526。2.2數(shù)字下變頻器的設計在ADC 采樣后,信號的頻率下移到15MHz 附近,還需在鑒相時進行數(shù)字下變頻才能完成載

12、波信號的解調(diào)。設輸入的中頻模擬信號為:f (t =A (t sin0t +準(t (7采樣后的信號為:f (t =A (n sinc n +準(n (8式中:c =2f 0/f s(9DCO 產(chǎn)生的信號為sin (c n ,經(jīng)90°移相后變?yōu)檎恍盘朿os (c n ,與采樣信號在混頻器相乘后得:y I (n =A /2cos準(n -cos2c n+準(n (10y Q (n =A /2sin準(n +sin2c n+準(n (11通過低通濾波器濾除其中的倍頻分量后,得到所需的正交I ,Q 信號:I (n =A/2cos準(n (12Q (n =A/2sin準(n (13由于信號的

13、采樣頻率較高,即I (n 和Q (n 的速率很高,一般遠大于窄帶信號的帶寬,這時可對其進行速率轉(zhuǎn)換(抽取,以降低此時的輸出數(shù)據(jù)率。不過,應當注意的是抽取后圖 2數(shù)字化中頻接收機原理框圖Fig.2Principle diagram of digital intermediate frequency receiver邱冬冬,等一種數(shù)字化中頻接收機的研究與實現(xiàn)-69-電子設計工程2012年第24期的數(shù)據(jù)率應大于信號帶寬。DCO 的功能是產(chǎn)生頻率可變的正交正、余弦樣本,并作為數(shù)字下變頻器的本振信號。輸入的信號與DCO 產(chǎn)生的正弦波樣本在數(shù)字鑒相器中進行鑒相。由于數(shù)字載波中心頻率為15MHz ,所以DC

14、O 產(chǎn)生的正弦波樣本信號的基頻應為15MHz 。這樣,鑒相的同時完成了數(shù)字下變頻的功能。乘法器輸出的乘積樣本再經(jīng)過低通濾波器,信號頻譜被搬移到基帶,這樣就完成了載波信號解調(diào)。DCO 是決定數(shù)字下變頻(DDC 性能的主要因素之一。數(shù)字下變頻部分的運算量很大,如果全部由DSP 來完成,對DSP 需要具有很高的處理速度,比較難以實現(xiàn)8。目前,數(shù)字下變頻功能的實現(xiàn)方式主要有兩種:一種是使用專門的數(shù)字下變頻芯片,如Intersil 公司的HSP50214、HSP50216;另一種是采用FPGA ,自行設計數(shù)字下變頻器。現(xiàn)場可編程門陣列(FPGA 的主要優(yōu)點就是其完全可編程性9。在設計中需要處理很多信息,

15、為了提高可編程性和系統(tǒng)的集成度,設計中采用了FPGA 實現(xiàn)數(shù)字下變頻的方案。本文設計的中頻數(shù)字接收機,有4路70MHz 的中頻信號輸入。在本文的設計方案中,FPGA 選用ALTERA 公司APEX 系列的EP2A15,其最大門數(shù)可達1900000門,最高工作頻率可達200MHz 以上,能滿足系統(tǒng)的要求。方案中,不僅4路中頻采樣信號的數(shù)字下變頻在FPGA 中實現(xiàn),而且抽取、濾波、以及DCO 均集成在FPGA 中,FPGA 的資源利用率達到了70%80%。3硬件平臺結構數(shù)字處理平臺基于FPGA +DSP 的結構來構建,將FPGA的可編程性及高速特性與DSP 的復雜運算能力相結合,共同實現(xiàn)數(shù)字解調(diào)鎖

16、相環(huán),完成載波跟蹤、環(huán)路鎖定指示和相關AGC 電壓的產(chǎn)生。數(shù)據(jù)處理平臺與微機CPU 進行的數(shù)據(jù)交換采用PCI 總線接口。結構框圖如圖3所示。 這種硬件平臺結構具有通用、標準和模塊化的特點,通過軟件編程來實現(xiàn)接收機的各種功能。同時,設計注重結構的開放性和全面可編程性,通過軟件的更新改變硬件的配置結構,實現(xiàn)新的功能。采用標準的、高性能的開放式總線結構(PCI ,有利于硬件模塊的升級和擴展。4結束語鑒于目前硬件水平的限制,直接對射頻信號進行數(shù)字化存在困難,只能先將射頻信號下變頻至中頻信號。數(shù)字中頻接收機是對中頻信號進行帶通采樣數(shù)字化,同時還將信號頻譜向下復制到零頻附近。中頻接收機的數(shù)字化是測控系統(tǒng)終

17、端數(shù)字化的關鍵。文中設計了一種基于軟件無線電、采用FPGA 和DSP 架構的中頻數(shù)字化接收機實現(xiàn)方案,并分析了其系統(tǒng)工作原理和關鍵技術細節(jié)。該方案基于一個標準的硬件平臺,通過不同的加載軟件,該平臺可以演進成適應多種調(diào)制方式的中頻接收機,其處理能力可以滿足目前測控系統(tǒng)中絕大部分場合的要求。該平臺現(xiàn)已應用于國內(nèi)某C 頻段統(tǒng)一測控系統(tǒng)中,大大提高了該系統(tǒng)的整體性能。參考文獻:1何勤,束永江.一種通用中頻數(shù)字化接收機的實現(xiàn)J.現(xiàn)代電子技術,2009(11:94-97.HE Qin ,SHU Yong -jiang.Implementation of general IF digital receive

18、rJ.Modern Electronics Technique ,2009(11:94-97.2雷兵.雷達數(shù)字化借手機設計J.信息化研究,2010,36(8:54-56.LEI Bing.Design of the radar digital receiver J.Informationization Research ,2010,36(8:54-56.3汪敏,胡澤,肖斌.基于FPGA 的中頻數(shù)字化接收機系統(tǒng)實現(xiàn)J.信息技術,2007(7:113-115WANG Min ,HU Ze ,XIAO Bin.Realization of IF digital receiver system bas

19、ed on FPGA J.Information Technology ,2007(7:113-115.4張曉明,陳禾,仲順安.脈沖多普勒小型數(shù)字化中頻接收機的設計與實現(xiàn)J.電視技術,2008,48(11:5-9.ZHANG Xiao -ming ,CHEN He ,ZHONG Shun -an.Design and implementation of the miniaturized and digitized IF receiver for a PD radar seeker J.Telecommunication Engineering ,2008,48(11:5-9.5薛繼華.一種中頻數(shù)字化接收機中的自動增益控制方案J.南通紡織職業(yè)技術學院學報,2007,7(2:11-14.XUE Ji -hua.A sche