人郵社數字電路邏輯設計習題答案

1、習題參考解答第 1 章 基本知識1什么是數字信號？什么是模擬信號？（注：所有藍色標題最后均去掉?。┐鸢福簲底中盘枺褐感盘柕淖兓跁r間上和數值上都是斷續(xù)的， 或者說是離散的，這類信號有時又稱為離散信號。例如，在數字系統(tǒng) 中的脈沖信號、開關狀態(tài)等。模擬信號：指在時間上和數值上均作連續(xù)變化的信號。例如，溫 度、交流電壓等信號。2數字系統(tǒng)中為什么要采用二進制？ 答案：二進制具有運算簡單、物理實現容易、存儲和傳送方便、 可靠等優(yōu)點。3機器數中引入反碼和補碼的主要目的是什么？ 答案：將減法運算轉化為加法運算，統(tǒng)一加、減運算，使運算更 方便。4BCD 碼與二進制數的區(qū)別是什么 ?答案：二進制數是一種具有獨立

2、進位制的數，而 BCD 碼是用二進 制編碼表示的十進制數。5采用余 3 碼進行加法運算時，應如何對運算結果進行修正？為什么？答案：兩個余 3 碼表示的十進制數相加時，對運算結果修正的方 法是：如果有進位，則結果加 3；如果無進位，則結果減 3。為了解 決四位二進制運算高位產生的進位與一位十進制運算產生的進位之 間的差值。6奇偶檢驗碼有哪些優(yōu)點和不足？ 答案：奇偶檢驗碼的優(yōu)點是編碼簡單，相應的編碼電路和檢測電 路也簡單。缺點是只有檢錯能力，沒有糾錯能力，其次只能發(fā)現單錯， 不能發(fā)現雙錯。7按二進制運算法則計算下列各式。答案：（ 1） 110001 （2）110.11 （ 3） 10000111

3、（4）101 8將下列二進制數轉換成十進制數、八進制數和十六進制數。答案：（1）（117）10 ， （165 ）8（2）（0.8281 ）10 ， （0.65）8 ，（3）（23.25 ）10 ， （27.2）8 ，9將下列十進制數轉換成二進制數、八進制數和十六進制數（精確到二進制小數點后 4 位）。答案：（ 1）（1000001 ）2（2）（0.0100 ）2 ，（3）（100001.0101 ）210寫出下列各數的原碼、答案：（1）原碼 =反碼=補碼=0.1011（2） 原碼=1.1100 ，反碼=1.0011 ， 補碼=1.0100 （3） 原碼=110110 ， 反碼=101001 ，

4、補碼=10101011. 已知N補=1.0110，求N原，N反和 N。答案：N原碼=1.1010 ,N反碼=1.0101 , N= -0.101012. 分別用 5421 碼和 2421 碼表示下列各數。答案：（1 ）（010010001001 ）5421， （010010111100 ） 2421（2）（0010000000001100 ）5421 ，（0010000000001111 ）2421（3）（101010111100.10001001 ）5421，（110111101111.10111100 ）242113. 將以下余 3 碼轉換成十進制數和 2421 碼。答案：（1）（350）

5、10，（001110110000 ）2421（2）（12.6）10 ，（00010010.1100 ）242114. 將以下二進制數轉換成格雷碼和 8421 碼。答案：（1） （100001）Gray,（01100010 ） 8421（2） （1010101） Gray，（000100000010 ） 842115 .已知某 8 位奇偶檢驗碼 PB6B5B4B3B2B1B0 的檢驗位 P 為， （75 ）160.D4 ）1617. 4 ）16， （101 ）（0.20 ）8，（ 41.24 ）8反碼和補碼。， （41） 160.40）16（21.50 ） 16P= B6 B5 B4 B3 B2

6、 B1 B0請問采用的是奇檢驗還是偶檢驗？ 答案：采用的是偶檢驗。第 2 章 邏輯代數基礎 1邏輯代數中包含哪幾種基本運算？ 答案：邏輯代數包含“與” 、“或”、“非”三種基本運算。 2邏輯代數定義了哪 5 組公理？答案：邏輯代數定義了交換律、結合律、分配律、0 1 律、互補律 5 組公理。3邏輯代數有哪幾條重要規(guī)則？ 答案：代入規(guī)則、反演規(guī)則、對偶規(guī)則 4邏輯代數中的變量與函數和普通代數中的變量與函數有何區(qū) 別？ 答案：（1）普通代數中變量的取值可以是任意實數，邏輯代數中 變量的取值只有 0 或 1 兩種可能，且邏輯值 0 和 1 無大小、正負之分； （2）邏輯代數中函數和普通代數中函數的概

7、念相比，具有兩個特點： 第一，邏輯變量和邏輯函數的取值均只有 0 和 1 兩種可能；第二，邏 輯函數和邏輯變量之間的關系是由或、與、非 3 種基本運算決定的。5什么是最小項？什么是最大項？最小項和最大項各有哪些性 質？答案： （ 1）如果一個 n 個變量函數的與項包含全部 n 個變量，每 個變量都以原變量或反變量的形式出現一次，且僅出現一次，則該 與項被稱為最小項；（2）如果一個 n 個變量函數的或項包含全部 n 個變量，每個變量 都以原變量或反變量的形式出現一次，且僅出現一次，則該或項被稱 為最大項。（3）最小項具有以下 4 條性質： 第一，任意一個最小項，其相應變量有且僅有一種取值使該最小

8、 項的值為 1 。并且，最小項不同，使其值為 1 的變量取值也不同。第二，相同變量構成的兩個不同最小項相“與”為 0。 第三，由 n 個變量構成的全部最小項相“或”為 1 。 第四，一個由 n 個變量構成的最小項有 n 個相鄰最小項。（4）最大項具有以下 4 條性質： 第一，任意一個最大項，其相應變量有且僅有一種取值使該最大 項的值為 0。并且，最大項不同，使其值為 0 的變量取值也不同。第二，相同變量構成的兩個不同最大項相“或”為 1 。 第三，由 n 個變量構成的全部最大項相“與”為 0。 第四，一個由 n 個變量構成的最大項有 n 個相鄰最大項。 6一個邏輯函數的與或表達式和或與表達式是

9、否唯一？ 答案：不唯一。7怎樣根據邏輯函數的真值表寫出邏輯函數的標準表達式 ? 答案：將真值表上使函數值為 1 的變量取值組合對應的最小項相 “或”，即可得到一個函數的標準與或表達式；將真值表上使函數 值為 0 的變量取值組合對應的最大項相“與” ，即可構成一個函數的 標準或與表達式。8用代數化簡法化簡邏輯函數有哪些優(yōu)點和哪些缺點？ 答案：代數化簡法的優(yōu)點是不受變量數目的約束，當對公理、定理和規(guī)則十分熟練時化簡比較方便；缺點是沒有固定的規(guī)律和步驟， 技巧性強，且通常難以判斷化簡結果是否達到了最簡單。 9用卡諾圖化簡邏輯函數時，應如何畫卡諾圈才能求得一個函數的 最簡與或表達式？答案：注意兩點：

10、第一，在覆蓋所有 1 方格的前提下，卡諾圈的 個數應達到最少；第二，在滿足合并規(guī)律的前提下，每個卡諾圈的大 小應達到最大。10僅用與非門能實現 3 種基本運算嗎？為什么？（去掉 ！） 能，11 僅用異或門能實現 3 種基本運算嗎？為什么？（去掉 ！）10. 如果 X + Y = X +乙乙那么一定有 Y = Z。正確嗎？為什么？ 答案：不正確。因為當 X 取值為 1 時，無論丫丫和 Z 是否相等，等 式 X + Y = X + Z 均成立。11. 如果 X+Y = X+Z，且 XY = XZ,那么一定有 Y = Z。正確嗎？為什么？ 答案：正確。因為如果 Y 和 Z 不相等，貝 U: X=0

11、時，X+Y = X+Z不成立；X=1 時，XY = XZ 不成立。12. 如果 X+Y = X? Y,那么 X = Y。正確嗎？為什么？答案：正確。因為如果 X 和丫丫不相等，則等式 X+Y = X? Y 不成立(左邊為 1，右邊為 0)。13. 假設一個電路中，指示燈 F 和開關 A、B、C 的關系為 F=(A+B) C， 試畫出相應電路圖。答案：指示燈 F 和開關 A、B、C 滿足關系 F=(A+B) C 的電路圖如附1 圖 2.1 所示。附 1 圖 2.114. 用邏輯代數的公理、基本等式和規(guī)則證明下列表達式。答案：(1)證明：左邊右邊CAAB BCCAAB C)(AB)A( CA BA

12、CABA2右邊 左邊CABCBACBA CABCBACBACBA CB)BA(C)C(BA CABA)CBAA(ABCA3左邊右邊CBAABC)C(ABC)CABA()C(AC)B(B)A(CACBBACACBBA15. 根據反演規(guī)則和對偶規(guī)則求下列函數的反函數和對偶函數 答案：(1)DC)(ACB)(BA(F D)CAC)(B)(B(AF(2)GE)DC(BAFGE)D(CBAF16 用代數化簡法求出下列邏輯函數的最簡與一或表達式 答案：(1)BABBABCDBBAF211BAABBAFABBABABABAABBAA3DBADCADBADCADBDBADCADBD)A(BDCADBADABF

13、BB)A(B)(ACBABACBAF17.將下列邏輯函數表示成標準與-或表達式和標準或一與表達式 答案：1M(0,2,3)7)m(1,4,5,6,ABCCABCBACBACBA CBACBAABCCABCBACBA CBA)A(C)CB)(BA(CBAC)(AB(ACABAC)B,F(A,2)15,14,13,12,11,10,9,8,7,6,5()4,3,2,1,0( )()(BA)DCBBC)(A(D)C,B,F(A,MmDCBACDBADCBADCBADCBADCBADCBACDBADCBADCBADCBA DCBBADDCCBADCA18-答案：(1)函數 BAB)C(AC)B,F(A

14、,的卡諾圖如附 1 圖 2.2 所示附 1 圖 2.2BACC)B,F(A,(最簡“與-或”表達式)CBCA)C,B,A(F)CB)(CA()C,B,A(F(最簡“或-與”表達式)(2)函數的 CBACDCABAD)C,B,F(A,的卡諾圖如附 1圖 2.3 所示。附 1 圖 2.3CBACBAD)C,B,F(A,(最簡與-或式)CBABCAD)C,B,(A,FC)BA)(CB(AD)C,B,F(A,-(3)函數 F(A,B,C,D)BCDD(BC)(ADB)的卡諾圖如附 1圖 2.4 所示。附 1 圖 2.4F(A,B,C,D) = B + D(既是最簡與-或式，也是最簡或-與式)(4)函數

15、 14,15),11,12,13,M(2,4,6,10D)C,B,F(A, 的卡諾圖如附 1 圖 2.5 所示。附 1 圖 2.5CBDAD)C,B,F(A,(最簡與-或式)D)CD)(B)(CA)(BA(D)C,B,F(A,DCDBACABD)C,B,(A,F(最簡或-與式)第 3 章集成邏輯門1 根據所采用的半導體器件的不同，集成電路可分為哪兩大類？ 各自的主要優(yōu)缺點是什么？答案：可分為雙極型和單極型兩大類。雙極型集成電路的特點是 速度快、負載能力強，但功耗較大、結構較復雜，因而使集成規(guī)模受 到一定限制；MOS 型集成電路的特點是結構簡單、制造方便、集成度 高、功耗低，但速度一般比雙極型集

16、成電路稍慢。2 晶體二極管的靜態(tài)特性是指什么？動態(tài)特性是指什么？答案：晶體二極管的靜態(tài)特性是指二極管處在導通和截止兩種穩(wěn)定狀態(tài)下的特性。動態(tài)特性是指二極管在導通與截止兩種狀態(tài)轉換過 程中的特性。3 晶體三極管有哪幾種工作狀態(tài)？在數字系統(tǒng)中一般工作在什么狀態(tài)下？答案：有截止、放大、飽和 3 種工作狀態(tài)，在數字系統(tǒng)中一般工 作在飽和與截止兩種狀態(tài)。4. TTL 與非門有哪些主要性能參數？什么是開門電平？什么是關門電平？答案：TTL 與非門的主要性能參數有輸出邏輯電平、開門電平、 關門電平、扇入系數、扇出系數、平均傳輸延遲時間和平均功耗等。開門電平：指保證與非門輸出為低電平時所允許的最小輸入高電平，

17、它表示使與非門開通的輸入高電平最小值。關門電平：指保證與非門輸出為高電平時所允許的最大輸入低電平，它表示使與非門關斷的輸入低電平最大值。5. OC 門和 TS 門各有哪些特點？各有什么主要用途？答案：0C 門的特點是輸出端能夠直接連接，可以很方便地實現“線 與”邏輯、電平轉換以及直接驅動發(fā)光二極管等；TS 門有 3 種輸出狀態(tài)： 高電平、 低電平和高阻狀態(tài)， 三態(tài)門不僅 可以實現“線與”，而且被廣泛應用于總線傳送中的單向數據傳送和 雙向數據傳送。6僅用與非門能實現 3 種基本運算嗎？答案：能7僅用異或門能實現 3 種基本運算嗎？答案：能8 僅用與或非門能實現 3 種基本運算嗎？答案：能9采用與

18、非門實現邏輯函數功能時，應該將邏輯函數表達式變換成哪種形式？答案：“與非-與非”表達式。10采用或非門實現邏輯函數功能時，應該將邏輯函數表達式變換成哪種形式？答案：“或非-或非”表達式。11 請問下列 4 種邏輯門中哪些門的輸出可以并聯使用？(1) TTL 集電極開路門。(2) 采用推拉式輸出的一般 TTL 與非門。(3) TTL 三態(tài)輸出門。(4) 普通 CMOS 門。答案：TTL 集電極開路門，TTL 三態(tài)輸出門。12圖 3.31 (a)所示為三態(tài)門組成的總線換向開關電路，其中，A、B 為信號輸入端，分別傳送兩個頻率不同的信號； EN 為換向控 制端，輸入信號和控制電平波形如圖 3.31

19、(b )所示。試畫出丫丫 1、丫丫 2 的波形。答案：圖中，EN=O: 丫丫 1 = A, Y2 = B ; EN=1 : 丫丫 1 =B , Y2 = A。據此，可畫出丫丫 1、Y2 的波形圖如附 1 圖 3.1 所示。附 1 圖 3.113分析圖 3.32 所示邏輯門構成的電路，寫出輸出函數表達式， 當輸入ABCD=1011 時，指出各邏輯函數的取值。答案：輸出函數表達式如下：ACDF,ACABF,BCADF,DBABCF,ABCF54321當輸入 ABCD=1011 時，0F,0F,0F,1F,仆仆 5432114試用三態(tài)門組成一個可以實現 2 位二進制信息雙向傳輸的邏 輯電路。答案：實

20、現 2 位二進制信息雙向傳輸的邏輯電路如附1 圖 3.2所示。附 1 圖 3.215分別用最少的與非門和最少的或非門實現以下函數的功能。1FAB(ABAB)C2G(A,B,C,D)m(2,3,6,7,8,10,12,14)答案：(1)求出邏輯函數的最簡“與非-與非”表達式和最簡“或 非-或非”表達式。CBCABABCACABBCACABBCACBAABB)CAB(AABC)B,F(A,用與非門實現該函數功能的邏輯電路需要 3 個 2 輸入與非門和 1 個 3 輸入與非門；用或非門實現該函數功能的邏輯電路需要3 個 2輸入或非門和 1 個 3 輸入或非門。(邏輯電路圖略)(2)求出邏輯函數的最簡

21、“與非-與非”表達式和最簡“或非-或非” 表DACADACADACAD)C,B,G(A,用與非門實現該函數功能的邏輯電路需要 3 個 2 輸入與非門；用 或非門實現該函數功能的邏輯電路需要 3 個 2 輸入或非門。(邏輯電 路圖略)第 4 章組合邏輯電路1 什么是組合邏輯電路？組合邏輯電路的結構有什么特點？答案：如果一個邏輯電路在任何時刻產生的穩(wěn)定輸出僅僅取決于 該時刻各輸入取值的組合，而與過去的輸入取值無關，則稱該電路 為組合邏輯電路。組合電路具有兩個特點：第一，電路由邏輯門電 路組成，不包含任何記憶元件；第二，電路中信號是單向傳輸的， 不存在任何反饋回路。2組合邏輯電路中的竟爭現象是什么原

22、因引起的？競爭可以分 為哪幾種類型？答案：由于信號經過電路中的不同路徑所產生的時延不同引起 的；競爭可以分為非臨界競爭和臨界競爭兩種類型。3組合邏輯電路中的險象一般以什么形式出現？有哪些常用的 處理方法？答案：組合邏輯電路中的險象一般以正脈沖或負脈沖的形式出 現；常用來解決險象問題的方法有增加冗余項、增加慣性延時環(huán)節(jié) 和引入選通脈沖等方法。4二進制并行加法器按其進位方式的不同可分為哪兩種類型？ 答案：二進制并行加法器按其進位方式的不同，可分為串行進位 二進制并行加法器和超前進位二進制并行加法器兩種類型。5二進制并行加法器采用超前進位的目的是什么？答案：為了提高加法器的運算速度。6.二進制譯碼器

23、的基本功能是什么？ 74138 的輸出與輸入構成 何種關系？答案：二進制譯碼器的基本功能是將 n 個輸入變量變換成 2n 個輸 出函數，且輸出函數與輸入變量構成的最小項具有對應關系。74138是一種 3 輸入 8 輸出譯碼器，其輸出為輸入變量構成的最小項之非。7.多路選擇器的基本功能是什么？答案：多路選擇器的基本功能是在選擇變量控制下，從多路輸入 數據中選中某一路送至數據輸出端。8.判斷圖 4.44 所示邏輯電路， 請問當輸入變量取何值時 3 個電 路輸出取值相同？答案：分析給定電路，可寫出輸出函數表達式如下：BABABABAFBABAFBABAF321由輸出函數表達式可知，當輸入變量取值相同

24、時，3 個電路輸出取值相同。9.分析圖 4.45 所示的邏輯電路。(1)指出在哪些輸入取值下，輸出 F 的值為 1。(2)改用異或門實現該電路的邏輯功能。答案：分析給定的組合邏輯電路，可求出輸出函數的最簡邏輯表 達式為CBACBACBACBAF(1)當 ABC 取值 000、011、101、110 時，輸出函數 F 的值為 1 ;(2)用異或門實現該電路功能的邏輯電路圖如附1 圖 4.1 所示。附 1 圖 4.1(答案不唯一，輸入變量 A、B、C 中任意 2 個變量為原變量， 剩余變量為反變量均可)10. 分析圖 4.46 所示組合邏輯電路，列出真值表，說明該電路 的邏輯功能。答案：根據給定電

25、路可寫出輸出函數表達式如下：DCZC,BY B,AX A,W根據輸出函數表達式可列出真值表如附 1 表 4.1 所示。附 1 表 4.1 真值表輸入ABCD輸出WXYZ輸入ABCD輸出WXYZ00000001001000110100010101100111000000010011001001100111010101001000100110101011110011011110111111001101111111101010101110011000由真值表可知，該電路的功能是將四位二進制碼轉換成Gray 碼11 設計一個組合電路，該電路輸入端接收兩個 2 位二進制數A=A2A1 , B=B2B1。

26、當 A B 時，輸出 Z=1，否貝 U Z=0。答案：(1)根據比較兩數大小的法則，可寫出輸出函數表達式為1121212211212122112222BAABBABABAABBABAB)ABO(ABAZ(2)根據所得輸出函數表達式，可畫出邏輯電路圖如附1 圖 4.2所示。附 1 圖 4.212 設計一個代碼轉換電路，將 1 位十進制數的余 3 碼轉換成2421 碼。答案：(1)設 1 位十進制數的余 3 碼為 ABCD,相應 2421 碼為 WXYZ, 根據余 3 碼和2421 碼的編碼法則，可列出真值表如附 1 表 4.2 所示。附 1 表 4.2 真值表ABCD WXYZ ABCD WXY

27、Z00000001001000110100010101100111dddddddddddd000000010010001101001000100110101011110011011110111110111100110111101111dddddddddddd(2)由真值表可寫出輸出函數表達式為,14,15)d(0,1,2,131,12)m(8,9,10,1D)C,B,W(A, ,14,15)d(0,1,2,131,12)m(7,9,10,1D)C,B,X(A, ,14,15)d(0,1,2,13,12)m(5,6,8,11D)C,B,Y(A, ,14,15)d(0,1,2,13,12)m(4,

28、6,8,10D)C,B,Z(A,化簡后可得：DZDCADCADCAACDDCAYBCDD)CA(BBCDADACABXA W（3）邏輯電路圖略。13用與非門設計一個組合電路，該電路輸入為 1 位十進制數的2421 碼，當輸入的數字為素數時，輸出 F 為 1，否則 F 為 0。答案：（1）設一位十進制數的 2421 碼用 ABCD 表示，由題意可知， 當 ABCD 表示的十進制數字為 2、3、5、7 時，輸出 F 為 1,否則為 0F(A,B,C,D)=刀 m(2,3,11,13)+ 刀 d(5 10) 經化簡變換后，可得到輸出函數的DCACBDCACBD)C,B,F(A,(2)邏輯電路圖如附

29、1 圖 4.3 所示。附 1 圖 4.314 設計一個“四舍五入”電路。該電路輸入為1 位十進制數的8421 碼，當其值大于或等于 5 時，輸出 F 的值為 1，否則 F 的值為 0。答案：(1)設 ABCD 為一位十進制數的 8421 碼，可列出真值表如 附 1 表 4.3 所示。附 1 表 4.3 真值表A B C D F A B C D F0 0 0 0 0 1 0 0 0 10 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 100001111 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 11d

30、ddddd(2) 由真值表可寫出輸出函數表達式為F(A,B,C,D)=刀 m(5，6，7，8，9)+ 刀 d(10 15)經化簡變換后，可得到最簡“與非-與非”BDBCABDBCAD)C,B,F(A,(3)假定用與非門實現給定功能，邏輯電路圖如附1 圖 4.4 所示附 1 圖 4.415自選邏輯門設計一個全減法器。全減器是一個能對兩個1 位二進制數以及來自低位的“借位”進行減法運算，產生本位“差” 及向高位“借位”的邏輯電路。答案： (1)設： A-被減數， B-減數， C-來自低位的借位輸 入；F-本位“差”，G-向高位的“借位”。根據題意，可列出真值表如附 1 表 4.4 所示。附 1 表

31、 4.4 真值表ABC F G ABC F G000001010011 0 0 1 1 1 1 0 1 100 101 110 111 1 0 0 0 0 0 1 1(2)由真值表可寫出輸出函數表達式為F( A，B，C)=刀 m(1,2,4,7)G ( A，B，C)=刀 m(1,2,3,7)經化簡變換后，可得函數表達式如下:BCCABABCCABAGC;BAF(3)邏輯電路圖如附 1 圖 4.5 所示附 1 圖 4.516在輸入不提供反變量的情況下，用與非門組成實現邏輯函數F=AB+AC+BC 功能的最簡電路。答案： (1)在輸入不提供反變量的情況下， 邏輯函數式中每個反 變量都需要一個“非門

32、”形成，為了減少電路中“非門”的數目，對 給定邏輯函數作如下變換：ABCCABCBABCAABCBABCCABCABACCABBCA)BCA()CBA()CBA( BACACBCBCABACBCABAF(2)根據變換后的表達式可畫出邏輯電路圖如附1 圖 4.6 所示附 1 圖 4.617 用一個 4 位二進制并行加法器和 6 個與門設計一個乘法器， 實現 AxB,其中A=a3a2a1 ，B=b2b1 分別為二進制數。答案：根據乘數和被乘數的取值范圍，可知乘積范圍處在021之間。故該電路應有 5 個輸出，設輸出用 Z5Z4Z3Z2Z1 表示，兩數相乘求 積的運算過程如下：由運算過程可知，實現給定

33、功能的電路可由 6 個兩輸入與門和 1個 4 位二進制并行加法器構成。邏輯電路圖如附 1 圖 4.7 所示。(注：方 案不唯一)附 1 圖 4.718用兩個 4 位二進制并行加法器和適當的邏輯門設計一個用8421 碼表示的 1 位十進制數加法器。 答案：由于十進制數采用 8421 碼，因此，二進制并行加法器輸入被加數和加數的取值范圍為 00001001 （09）,輸出端輸出的“和”是一個二進制數，數的范圍為 000010011（019,19=9+9+最低位的進位）。因為題目要求運算的結果也是 8421 碼，因此需要將二進制并 行加法器輸出的二進制數修正為 8421 碼。設輸出的二進制數為 FC

34、4 F4F3 F2 F1，修正后的結果為12344FFFFFC,可列出修正函數真值表如附 1 表 4.5所示。附 1 表 4.5 真值表 十進制數 輸入 輸出 修正控制N FC4 F4 F3 F2 F1 FC F 4 F 3 F 2 F 1 C0 0 0 0 0 0 0 0 0 0 0 0123456789000000000000000011000111100011001100101010101 00 00 00 00 00 00 00 0011 00 01 11 100 01 10 01 10 01 01 01 01 01 00 00 00 0001011121314151617181900

35、00011111111110000001111000011001100110101010101111111111100000000110000111100001100110001010101011111111111根據附 1 表 4.5 寫出控制函數表達式，經簡化后可得:2434424344FFFFFCFFFFFCC據此，可畫出邏輯電路圖如附 1 圖 4.8 所示附 1 圖 4.819用譯碼器 74138 和適當的邏輯門設計一個加/減法器。該電 路在 M 控制下進行加、減運算。當 M=0 時，實現全加器功能；當 M=1 時，實現全減器功能。答案：設 M 為控制變量，M=0 為全加器，M=1 為

36、全減器；A 為被加 數/被減數；B為加數/減數；C 為來自低位的“進位” / “借位”；F1 為 相加產生的“和”/相減的“差” ；F2 為相加產生的“進位” /產生的“借位”?？闪谐鋈悠?全減器真值表如附 1 表 4.6 所示。附 1 表 4.6 真值表MABCD F1 F2 MABCD F1 F2 000000010010001101000101011001110 01 01 00 11 00 10 11 1100010011010101111001101111011110 01 11 10 11 00 00 01 1寫出標準與或式如下：)9,10,11,15m(3,5,6,7,C)B,

37、A,(M,F)9,10,12,15m(1,2,4,7,C)B,A,(M,F21用譯碼器 74138 和與非門實現給定功能的邏輯電路如附1 圖 4.9所示。附 1 圖 4.920.用 4 路選擇器實現 4 位二進制碼到 Gray 碼的轉換。答案：設 4 位二進制碼為 B3B2B1B0 表示，4 位 Gray 碼為 G3G2G1G0 ,根據二進碼與格雷碼之間的轉換規(guī)則可知，電路輸出與輸入之間的 關系為：01010101212121232323233BBBBBBGBBBBBBGBBBBBBGBG由輸出函數表達式可以看出，G3=B3,而 G2、G1、GO 實際上均為兩變 量函數。據此，可用 3 個 4

38、 路數據選擇器分別實現 G2、G1、GO。假定 采用 4 路數據選擇器74153 實現，并令實現 G2 所用 4 路數據選擇器的 選擇控制端 A1、A0 與 B3、B2相連接，實現 G1 所用 4 路數據選擇器的選 擇控制端 A1、A0 與 B2、B1 相連接，實現 GO 所用 4 路數據選擇器的選擇 控制端 A1、A0 與 B1、B0 相連接；并令三個4 路數據選擇器的數據端 0DD30、1DD21，即可實現給定功能。邏輯電路圖如附 1 圖 4.10所示。附 1 圖 4.1021 .用 4 路數據選擇器實現余 3 碼到 8421 碼的轉換。答案：（1）假定用 ABCD 表示余 3 碼，WXY

39、Z 表示 8421 碼，可列出 真值表如附1 表 4.7 所示。 附 1 表 4.7 真值表ABCD WXYZ ABCD WXYZ00000001001000110100010101100111dddddddddddd000000010010001101001000100110101011 110011011110111101010110011110001001dddddddddddd(2)(3)由真值表可寫出輸出函數表達式為 ,14,15)d(0,1,2,13m(11,12)D)C,B,W(A,14,15)d(0,1,2,13)m(7,8,9,10D)C,B,X(A,14,15)d(0,1,

40、2,13)m(5,6,9,10D)C,B,Y(A, ,14,15)d(0,1,2,13,12)m(4,6,8,10D)C,B,Z(A, 假定選擇 A、B 作為選擇變量，可求出各 4 路數據選擇器的數據輸入端分別為：1D0D0D1D3210321032103210（4）可用 4 個四路數據選擇器和 4 個邏輯門實現該代碼轉換電路功 能，邏輯圖如附 1 圖 4.10 所示。附 1 圖 4.10第 5 章集成觸發(fā)器1 觸發(fā)器具有哪些基本特征？答案：觸發(fā)器有 3 個基本特征：第一，具有兩個互補的輸出端 Q 和 Q ;第二，具有“ 0”狀態(tài)和“ 1”狀態(tài)兩個穩(wěn)定狀態(tài)，當輸入信號不發(fā) 生變化時，觸發(fā)器狀態(tài)

41、穩(wěn)定不變；第三，觸發(fā)器處于穩(wěn)態(tài)時，在一定輸入信號作用下可以從一個穩(wěn)定狀態(tài)轉移到另一個穩(wěn)定狀態(tài)，輸 入信號撤銷后，保持新的狀態(tài)不變。2 用與非門組成的基本 RS 觸發(fā)器的有效輸入信號為哪種形式？ 對輸入信號有哪些約束？答案：有效輸入信號為低電平或者負脈沖；不允許輸入端R、S同時為“ 0”（即不允許同時為低電平或者負脈沖）。3用或非門組成的基本 RS 觸發(fā)器的有效輸入信號為哪種形式？對輸入信號有哪些約束？答案：有效輸入信號為高電平或者正脈沖；不允許輸入端R、S同時為“1”（即不允許同時為高電平或者正脈沖）。4 觸發(fā)器的邏輯功能通常采用哪些方式進行描述？答案：觸發(fā)器的邏輯功能通常用功能表、狀態(tài)表、狀

42、態(tài)圖、次態(tài) 方程以及激勵表進行描述。5試寫出用與非門組成的基本 RS 觸發(fā)器的次態(tài)方程和約束方程。答案：次態(tài)方程：RQSQ1n，約束方程：1SR,DDDD,CDD ,CDDCD,D0,D:Z0,D:YCD,D 0,D:X0,DD:W6試寫出用或非門組成的基本 RS 觸發(fā)器的次態(tài)方程和約束方程。答案：次態(tài)方程：QRSQ1 n，約束方程：0SR7鐘控 RS 觸發(fā)器和用或非門組成的基本 RS 觸發(fā)器有哪些異同？答案：相同：次態(tài)方程和約束方程相同；不同： 工作方式不同， 或非門組成的基本 RS 觸發(fā)器狀態(tài)轉 移直接受輸入信號影響，鐘控 RS 觸發(fā)器僅當時鐘脈沖作用時輸 入信號才能影響狀態(tài)。8.試寫出

43、D 觸發(fā)器、T 觸發(fā)器和 JK 觸發(fā)器的次態(tài)方程。答案：D 觸發(fā)器次態(tài)方程：1QD nT 觸發(fā)器次態(tài)方程:1QTQ nJK 觸發(fā)器次態(tài)方程：為IQJQKQn 9觸發(fā)器的“空翻”現象是指什么？產生空翻的原因是什么？ 答案：所謂“空翻”是指在同一個時鐘脈沖作用期間觸發(fā)器狀 態(tài)發(fā)生兩次或兩次以上變化的現象。引起空翻的原因是在時鐘脈沖 作用期間，輸入信號的變化直接控制著觸發(fā)器狀態(tài)的變化。10在圖 5.24 (a)所示的觸發(fā)器電路中，若輸入端 D 的波形如 圖 5.24 (b)所示，試畫出輸出端 Q 的波形圖(設觸發(fā)器初態(tài)為 0)答案：輸出端 Q 的波形如附 1 圖 5.1 所示附 1 圖 5.111

44、已知輸入信號 A 和 B 的波形如圖 5.25 (a)所示，試畫出圖5.25 ( b )、圖 5.25 (c )兩個邏輯電路中觸發(fā)器 Q 端的輸出波形, 設觸發(fā)器初態(tài)為0。答案：圖 5.25 (b)、圖 5.25 (c )兩個邏輯電路中觸發(fā)器 Q 端的 輸出波形如圖附 1圖 5.2 所示。附 1 圖 5.212分析圖 5.26 所示 3 個邏輯電路，說明各實現何功能。答案：(1)圖 5.26 (a)所示鐘控 D 觸發(fā)器的次態(tài)方程為：QJQKQJQKDQ1 n，由此可見該電路實現了 JK 觸發(fā)器的功能(2) 圖 5.26 (b、所示鐘控 D 觸發(fā)器的次態(tài)方程為：QxQxQxDQ1 n，由此可見該

45、電路實現了 T 觸發(fā)器的功能。(3) 圖 5.26 (c、所示鐘控 JK 觸發(fā)器的次態(tài)方程為：xxQQxQxQxQKQJQ1n，由此可見該電路實現了 D 觸發(fā)器的功能。第 6 章時序邏輯電路1 什么是時序邏輯電路？它與組合邏輯電路的主要區(qū)別是什 么？答案：若邏輯電路在任何時刻產生的穩(wěn)定輸出信號不僅與電路該 時刻的輸入信號有關，而且還與電路過去的輸入信號有關，則稱為 時序邏輯電路。它與組合邏輯電路的主要區(qū)別是：組合邏輯電路任 意時刻的穩(wěn)定輸出僅取決于當時的輸入取值組合，與電路過去的輸 入無關，電路沒有記憶功能；時序邏輯電路由于其輸出與過去的輸入信號有關，因而電路必須具有記憶功能。2時序邏輯電路按

46、其工作方式可以分為哪兩種類型？主要區(qū)別是什么？答案：可分為同步時序邏輯電路和異步時序邏輯電路兩種類型。 其主要區(qū)別是：同步時序邏輯電路的狀態(tài)轉移受到統(tǒng)一時鐘信號的 同步控制，而異步時序邏輯電路的狀態(tài)轉移無統(tǒng)一時鐘信號進行同 步控制。3.如何區(qū)分一個時序電路邏輯電路是屬于 Mealy 型還是 Moore 型？答案：若時序邏輯電路的輸出是電路輸入和電路狀態(tài)的函數，貝 U 屬于 Mealy 型；若時序邏輯電路的輸出僅僅是電路狀態(tài)的函數，則屬于 Moore 型時序邏輯電路4同步時序邏輯電路一般由哪兩部分組成？各部分的作用是什 么？ 答案：同步時序邏輯電路一般由組合電路和存儲電路兩部分組 成。組合電路接

47、收外部輸入信號和電路狀態(tài)，產生外部輸出信號和 存儲電路的激勵信號；而存儲電路接收激勵信號，并在時鐘作用下 通過狀態(tài)變化完成對輸入的記憶。5同步時序邏輯電路采用什么作為記憶元件？ 答案：時鐘控制觸發(fā)器。6脈沖異步時序邏輯電路對輸入信號的取值有哪些要求？ 答案： 輸入脈沖的寬度，必須保證觸發(fā)器可靠翻轉； 輸入 脈沖的間隔，必須保證前一個脈沖引起的電路響應完全結束后，后 一個脈沖才能到來；不允許在兩個或兩個以上輸入同時出現脈 沖。7 采用邏輯表達式描述一個同步時序邏輯電路時， 一般需要哪 幾組邏輯表達式？ 答案：輸出函數表達式、激勵函數表達式和次態(tài)函數表達式。 8 設計某個時序邏輯電路時如果允許采用

48、 Mealy 型和 Moore 型，哪種模型需要的狀態(tài)數多？ 答案：采用 Moore 型所需要的狀態(tài)數多。9時序邏輯電路中所需觸發(fā)器數目的多少取決于什么？答案：取決于描述電路功能的狀態(tài)表中的狀態(tài)數目。10狀態(tài)編碼時采用相鄰編碼法的目的是什么？ 答案：盡可能有利于激勵函數和輸出函數的化簡。11 設計時序邏輯電路時激勵函數由什么決定？輸出函數的復 雜度與觸發(fā)器類型相關嗎？ 答案：激勵函數是由狀態(tài)轉移要求以及所選觸發(fā)器類型決定的； 輸出函數的復雜度與觸發(fā)器類型無關。12集成計數器 74193 有哪些基本功能？它是如何控制加、減計 數的呢？答案：計數器 74193 具有清零、預置初值、累加計數、累減計

49、數 功能。由累加計數脈沖 CPU 和累減計數脈沖 CPD 控制加、減計數。 13集成移位寄存器 74194有哪些基本功能？它的控制輸入端 s1、 s0 有哪些作用？答案：寄存器 74194 具有清零、并行數據輸入、左移串行數據輸 入、右移串行數據輸入、保存數據等基本功能?？刂戚斎攵藄1、s0完成工作方式選擇：取值 00- 數據保持，取值 01- 數據右移串行輸入， 取值 10- 數據左移串行輸入，取值 11-數據并行輸入。 14已知描述某同步時序邏輯電路的狀態(tài)表如表6.41 所示，請畫出對應的狀態(tài)圖。答案：根據狀態(tài)表 6.41 可畫出對應的狀態(tài)圖如附 1 圖 6.1 所示。附 1 圖 6.11

50、5描述某個同步時序邏輯電路的狀態(tài)圖如圖6.53 所示，請列出對應的狀態(tài)表。答案：根據圖 6.53 所示狀態(tài)圖，可列出對應的狀態(tài)表如附 1 表 6.1 所示。附 1 表 6.1 x=0 x=1 A B C D C A B C B C16分析圖 6.54 所示同步時序邏輯電路，列出狀態(tài)表并畫出狀 態(tài)圖，說明該電路的邏輯功能。答案：分析圖 6.54 所示同步時序邏輯電路，可列出狀態(tài)表如附1表 6.2 所示，畫出狀態(tài)圖如附 1 圖 6.2 所示。附 1 圖 6.2由狀態(tài)圖可知，該電路實現了“模 3 可逆計數器”的邏輯功能。17分析圖 6.55 所示同步時序邏輯電路，列出狀態(tài)表和狀態(tài)圖， 說明該電路的邏

51、輯功能。答案：分析圖 6.55 所示同步時序邏輯電路，可列出狀態(tài)表如附1表 6.3 所示，畫出狀態(tài)圖如附 1 圖 6.3 所示。附 1 表 6.3附 1 表 6.2現態(tài)y2 y1 次態(tài)1n11n2yy x=0 x=1000110110111010011001101現態(tài)y2 y1次態(tài) y2 n+1y1 n+1/輸出 Zx=0 x=10001101100/000/000/000/001/011/011/011/1附 1 圖 6.3 該電路實現“ 111”序列檢測器邏輯功能。18某同步時序邏輯電路的狀態(tài)圖如圖 6.56 所示，設電路的初 始狀態(tài)為 00，求出當輸入序列 x=10111001 時該電路

52、的輸出響應序 列。答案：設電路的初始狀態(tài)為 00，當輸入序列 x=10111001 時，輸出 響應序列Z=00001000，輸入、輸出序列對應如下：輸入 x: 10 1110 0 1輸出 Z： 0 0 0 0 1 0 0 019設計一個同步時序邏輯電路作為序列檢測器，該電路的輸入 輸出序列為輸入 x: 1 0 1 0 1 0 0 0 0 1 0 輸出 Z: 00010100001 試畫出該電路的 Moore 型原始狀態(tài)圖。答案：設初始狀態(tài)為 A，可畫出該電路的 Moore 型原始狀態(tài)圖如 附 1 圖 6.4 所示。附 1 圖 6.420.設計一個同步時序邏輯電路作為代碼檢測器，該電路從輸入 端

53、 x 串行輸入余 3碼(先低位后高位)，當出現非法數字時輸出 Z 為 1,其他情況下輸出 Z 為 0。試畫出該電路的 Mealy 型原始狀態(tài)圖。 答案：設初始狀態(tài)為 A，可畫出該電路的 Mealy型原始狀態(tài)圖如 附 1 圖 6.5 所示。附 1 圖 6.521.化簡表 6.42 所示的原始狀態(tài)表，列出最簡狀態(tài)表并畫出最 簡狀態(tài)圖。答案：根據狀態(tài)等效判斷法則，可利用隱含表求出狀態(tài)等效對(A,B) (A,D)(B,D)(C,F);最大等效類為A,B,D、CF、E ;令 A,B,D- a、CF - b、E,G - c,可得到最簡狀態(tài)表如附 1 表 6.4 所示,化簡后的狀態(tài)圖如附 1 圖 6.6 所

54、示。附 1 表 6.4附 1 圖 6.622 .用 T 觸發(fā)器作為存儲元件，實現表 6.43 所示狀態(tài)表的邏輯 功能。答案：根據表 6.43 所示二進制狀態(tài)表和 T 觸發(fā)器的激勵表，可 求出實現其功能的邏輯電路激勵函數和輸出函數如下：1211211212yyxZyxyxyTyyxyT(邏輯電路圖略)23.用 JK 觸發(fā)器作為存儲元件，設計一個模 8 加 1 計數器 現態(tài)次態(tài)/輸出 Zx=0 x=1abca/0b/0a/0b/0c/0a/0答案：（1）畫出模 8 加 1 計數器的狀態(tài)圖如附 1 圖 6.7 所示附 1 圖 6.7（2）設狀態(tài)變量為 y2y1y0,根據狀態(tài)圖和 JK 觸發(fā)器的激勵表

55、可列 出激勵函數真值表如附 1 表 6.5 所示。附 1 表 6.5y2y1y0 y2n+1y1 n+1y0 n+1 J2 K2 J1 K1 J0 K00 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 00 d 0 d 1 d0 d 1 d d 10 d d 0 1 d1 d d 1 d 1d 0 0 d 1 dd 0 1 d d 1d 0 d 0 1 dd 1 d 1 d 1（3）根據激勵函數真值表寫出激勵函數表達式，化簡后的為J2=K2=y1y0 ； J 仁 K1=y0 ；J0=K0

56、=1邏輯電路圖略。24分析圖 6.57 所示脈沖異步時序邏輯電路。答案：（1）該電路是一個 Mealy 型脈沖異步時序邏輯電路。其輸 出函數和激勵函數表達式為211221212QD xCQ DxQCQxQ Z（2）電路的狀態(tài)表如附 1 表 6.6 所示，狀態(tài)圖如附 1 圖 6.8 所示 附 1 表 6.6現態(tài)Q2 Q1次態(tài)/輸出 ZX=10 00 11 01 101/011/010/000/1附 1 圖 6.8（3）由狀態(tài)圖可知，該電路是一個“模 3 計數器”。電路中有 個多余狀態(tài) 10，且存在“掛起”現象。25分析圖 6.58 所示脈沖異步時序邏輯電路。（1） 作出狀態(tài)表和狀態(tài)圖。（2） 說

57、明電路邏輯功能。6.5826答案：（1）該電路是一個 Moore 型脈沖異步時序邏輯電路，其輸出 函數和激勵函數表達式為322111132212122212xyxR; xSyxyxxR ; yyxSyyz（2）該電路的狀態(tài)表如附 1 表 6.7 所示，狀態(tài)圖如附 1 圖 6.9 所示 附 1 表 6.7現態(tài)y2y1次態(tài) y2n+1y1 n+1 輸出Z x1 x2 x3000111100101010100110000000010000001附 1 圖 6.9（3）該電路是一個“ x1 x2 x3”序列檢測器。26. 用 T 觸發(fā)器作為存儲元件，設計一個脈沖異步時序邏輯電路，該電路有兩個輸入 x1

58、 和 x2, 個輸出乙乙當輸入序列為“ x1 x1 x2” 時，在輸出端 Z 產生一個脈沖，平時 Z 輸出為 0。答案：（1）建立原始狀態(tài)圖和原始狀態(tài)表由題意可知，該電路有兩個輸入，一個輸出。由于要求輸出為脈 沖信號，所以應將電路設計成 Mealy 模型。設電路初始狀態(tài)為 A，根 據題意可畫出原始狀態(tài)圖如圖附 1 圖 6.10 所示，原始狀態(tài)表如附 1 表 6.8 所示。附 1 圖 6.10附 1 表 6.8現態(tài)次態(tài) /輸出 Zx2 x1ABCA/0A/0A/1B/0C/0C/0(2) 狀態(tài)化簡附 1 表 6.8 所示狀態(tài)表已為最簡狀態(tài)表。(3) 狀態(tài)編碼 由于最簡狀態(tài)表中有三個狀態(tài)，故需用兩

59、位二進制代碼表示。設狀態(tài)變量為 y2、y1，根據相鄰編碼法原則，可令 y2y1=00 表示狀態(tài) A, y2y1=01 表示狀態(tài) B, y2y1=11 表示狀態(tài) C ，由此得到二進制狀態(tài)表如附I 表 6.9 所示。附 1 表 6.9現態(tài)y2y1次態(tài) y2n+1y1n+1/ 輸出 Zx2 x10001II00/000/000/101/011/011/0(4) 確定激勵函數和輸出函數確定激勵函數和輸出函數時注意： 對于多余狀態(tài) y2y1=10 和不允許輸入 x2x1=11 ，可作為無關條件 處理； 當輸入 x2x1=00 時，電路狀態(tài)保持不變； 由于觸發(fā)器時鐘信號作為激勵函數處理，所以，可假定次態(tài)與

60、 現態(tài)相同時，觸發(fā)器時鐘信號為 0， T 端為 d。據此，可列出激勵函數和輸出函數真值表如附 1 表 6.10 所示。附 1 表 6.10輸入12 xx現態(tài)12y y激勵函數1122T C T C輸出Z0 10 10 10 11 01 01 01 01 11 11 11 10 00 11 01 10 00 11 01 10 00 11 01 10 d 11110 dd d d d0 d 0 d0 d 0 d0 d 11d d d d1111d d d dd d d dd d d dd d d d00d000d1dddd根據真值表畫出激勵函數和輸出函數卡諾圖（略），化簡后可得:122111121