人郵社數(shù)字電路邏輯設(shè)計(jì)習(xí)題答案

1、習(xí)題參考解答第 1 章 基本知識(shí)1什么是數(shù)字信號(hào)？什么是模擬信號(hào)？（注：所有藍(lán)色標(biāo)題最后均去掉?。┐鸢福簲?shù)字信號(hào)：指信號(hào)的變化在時(shí)間上和數(shù)值上都是斷續(xù)的， 或者說(shuō)是離散的，這類(lèi)信號(hào)有時(shí)又稱(chēng)為離散信號(hào)。例如，在數(shù)字系統(tǒng) 中的脈沖信號(hào)、開(kāi)關(guān)狀態(tài)等。模擬信號(hào)：指在時(shí)間上和數(shù)值上均作連續(xù)變化的信號(hào)。例如，溫 度、交流電壓等信號(hào)。2數(shù)字系統(tǒng)中為什么要采用二進(jìn)制？ 答案：二進(jìn)制具有運(yùn)算簡(jiǎn)單、物理實(shí)現(xiàn)容易、存儲(chǔ)和傳送方便、 可靠等優(yōu)點(diǎn)。3機(jī)器數(shù)中引入反碼和補(bǔ)碼的主要目的是什么？ 答案：將減法運(yùn)算轉(zhuǎn)化為加法運(yùn)算，統(tǒng)一加、減運(yùn)算，使運(yùn)算更 方便。4BCD 碼與二進(jìn)制數(shù)的區(qū)別是什么 ?答案：二進(jìn)制數(shù)是一種具有獨(dú)立

2、進(jìn)位制的數(shù)，而 BCD 碼是用二進(jìn) 制編碼表示的十進(jìn)制數(shù)。5采用余 3 碼進(jìn)行加法運(yùn)算時(shí)，應(yīng)如何對(duì)運(yùn)算結(jié)果進(jìn)行修正？為什么？答案：兩個(gè)余 3 碼表示的十進(jìn)制數(shù)相加時(shí)，對(duì)運(yùn)算結(jié)果修正的方 法是：如果有進(jìn)位，則結(jié)果加 3；如果無(wú)進(jìn)位，則結(jié)果減 3。為了解 決四位二進(jìn)制運(yùn)算高位產(chǎn)生的進(jìn)位與一位十進(jìn)制運(yùn)算產(chǎn)生的進(jìn)位之 間的差值。6奇偶檢驗(yàn)碼有哪些優(yōu)點(diǎn)和不足？ 答案：奇偶檢驗(yàn)碼的優(yōu)點(diǎn)是編碼簡(jiǎn)單，相應(yīng)的編碼電路和檢測(cè)電 路也簡(jiǎn)單。缺點(diǎn)是只有檢錯(cuò)能力，沒(méi)有糾錯(cuò)能力，其次只能發(fā)現(xiàn)單錯(cuò)， 不能發(fā)現(xiàn)雙錯(cuò)。7按二進(jìn)制運(yùn)算法則計(jì)算下列各式。答案：（ 1） 110001 （2）110.11 （ 3） 10000111

3、（4）101 8將下列二進(jìn)制數(shù)轉(zhuǎn)換成十進(jìn)制數(shù)、八進(jìn)制數(shù)和十六進(jìn)制數(shù)。答案：（1）（117）10 ， （165 ）8（2）（0.8281 ）10 ， （0.65）8 ，（3）（23.25 ）10 ， （27.2）8 ，9將下列十進(jìn)制數(shù)轉(zhuǎn)換成二進(jìn)制數(shù)、八進(jìn)制數(shù)和十六進(jìn)制數(shù)（精確到二進(jìn)制小數(shù)點(diǎn)后 4 位）。答案：（ 1）（1000001 ）2（2）（0.0100 ）2 ，（3）（100001.0101 ）210寫(xiě)出下列各數(shù)的原碼、答案：（1）原碼 =反碼=補(bǔ)碼=0.1011（2） 原碼=1.1100 ，反碼=1.0011 ， 補(bǔ)碼=1.0100 （3） 原碼=110110 ， 反碼=101001 ，

4、補(bǔ)碼=10101011. 已知N補(bǔ)=1.0110，求N原，N反和 N。答案：N原碼=1.1010 ,N反碼=1.0101 , N= -0.101012. 分別用 5421 碼和 2421 碼表示下列各數(shù)。答案：（1 ）（010010001001 ）5421， （010010111100 ） 2421（2）（0010000000001100 ）5421 ，（0010000000001111 ）2421（3）（101010111100.10001001 ）5421，（110111101111.10111100 ）242113. 將以下余 3 碼轉(zhuǎn)換成十進(jìn)制數(shù)和 2421 碼。答案：（1）（350）

5、10，（001110110000 ）2421（2）（12.6）10 ，（00010010.1100 ）242114. 將以下二進(jìn)制數(shù)轉(zhuǎn)換成格雷碼和 8421 碼。答案：（1） （100001）Gray,（01100010 ） 8421（2） （1010101） Gray，（000100000010 ） 842115 .已知某 8 位奇偶檢驗(yàn)碼 PB6B5B4B3B2B1B0 的檢驗(yàn)位 P 為， （75 ）160.D4 ）1617. 4 ）16， （101 ）（0.20 ）8，（ 41.24 ）8反碼和補(bǔ)碼。， （41） 160.40）16（21.50 ） 16P= B6 B5 B4 B3 B2

6、 B1 B0請(qǐng)問(wèn)采用的是奇檢驗(yàn)還是偶檢驗(yàn)？ 答案：采用的是偶檢驗(yàn)。第 2 章 邏輯代數(shù)基礎(chǔ) 1邏輯代數(shù)中包含哪幾種基本運(yùn)算？ 答案：邏輯代數(shù)包含“與” 、“或”、“非”三種基本運(yùn)算。 2邏輯代數(shù)定義了哪 5 組公理？答案：邏輯代數(shù)定義了交換律、結(jié)合律、分配律、0 1 律、互補(bǔ)律 5 組公理。3邏輯代數(shù)有哪幾條重要規(guī)則？ 答案：代入規(guī)則、反演規(guī)則、對(duì)偶規(guī)則 4邏輯代數(shù)中的變量與函數(shù)和普通代數(shù)中的變量與函數(shù)有何區(qū) 別？ 答案：（1）普通代數(shù)中變量的取值可以是任意實(shí)數(shù)，邏輯代數(shù)中 變量的取值只有 0 或 1 兩種可能，且邏輯值 0 和 1 無(wú)大小、正負(fù)之分； （2）邏輯代數(shù)中函數(shù)和普通代數(shù)中函數(shù)的概

7、念相比，具有兩個(gè)特點(diǎn)： 第一，邏輯變量和邏輯函數(shù)的取值均只有 0 和 1 兩種可能；第二，邏 輯函數(shù)和邏輯變量之間的關(guān)系是由或、與、非 3 種基本運(yùn)算決定的。5什么是最小項(xiàng)？什么是最大項(xiàng)？最小項(xiàng)和最大項(xiàng)各有哪些性 質(zhì)？答案： （ 1）如果一個(gè) n 個(gè)變量函數(shù)的與項(xiàng)包含全部 n 個(gè)變量，每 個(gè)變量都以原變量或反變量的形式出現(xiàn)一次，且僅出現(xiàn)一次，則該 與項(xiàng)被稱(chēng)為最小項(xiàng)；（2）如果一個(gè) n 個(gè)變量函數(shù)的或項(xiàng)包含全部 n 個(gè)變量，每個(gè)變量 都以原變量或反變量的形式出現(xiàn)一次，且僅出現(xiàn)一次，則該或項(xiàng)被稱(chēng) 為最大項(xiàng)。（3）最小項(xiàng)具有以下 4 條性質(zhì)： 第一，任意一個(gè)最小項(xiàng)，其相應(yīng)變量有且僅有一種取值使該最小

8、 項(xiàng)的值為 1 。并且，最小項(xiàng)不同，使其值為 1 的變量取值也不同。第二，相同變量構(gòu)成的兩個(gè)不同最小項(xiàng)相“與”為 0。 第三，由 n 個(gè)變量構(gòu)成的全部最小項(xiàng)相“或”為 1 。 第四，一個(gè)由 n 個(gè)變量構(gòu)成的最小項(xiàng)有 n 個(gè)相鄰最小項(xiàng)。（4）最大項(xiàng)具有以下 4 條性質(zhì)： 第一，任意一個(gè)最大項(xiàng)，其相應(yīng)變量有且僅有一種取值使該最大 項(xiàng)的值為 0。并且，最大項(xiàng)不同，使其值為 0 的變量取值也不同。第二，相同變量構(gòu)成的兩個(gè)不同最大項(xiàng)相“或”為 1 。 第三，由 n 個(gè)變量構(gòu)成的全部最大項(xiàng)相“與”為 0。 第四，一個(gè)由 n 個(gè)變量構(gòu)成的最大項(xiàng)有 n 個(gè)相鄰最大項(xiàng)。 6一個(gè)邏輯函數(shù)的與或表達(dá)式和或與表達(dá)式是

9、否唯一？ 答案：不唯一。7怎樣根據(jù)邏輯函數(shù)的真值表寫(xiě)出邏輯函數(shù)的標(biāo)準(zhǔn)表達(dá)式 ? 答案：將真值表上使函數(shù)值為 1 的變量取值組合對(duì)應(yīng)的最小項(xiàng)相 “或”，即可得到一個(gè)函數(shù)的標(biāo)準(zhǔn)與或表達(dá)式；將真值表上使函數(shù) 值為 0 的變量取值組合對(duì)應(yīng)的最大項(xiàng)相“與” ，即可構(gòu)成一個(gè)函數(shù)的 標(biāo)準(zhǔn)或與表達(dá)式。8用代數(shù)化簡(jiǎn)法化簡(jiǎn)邏輯函數(shù)有哪些優(yōu)點(diǎn)和哪些缺點(diǎn)？ 答案：代數(shù)化簡(jiǎn)法的優(yōu)點(diǎn)是不受變量數(shù)目的約束，當(dāng)對(duì)公理、定理和規(guī)則十分熟練時(shí)化簡(jiǎn)比較方便；缺點(diǎn)是沒(méi)有固定的規(guī)律和步驟， 技巧性強(qiáng)，且通常難以判斷化簡(jiǎn)結(jié)果是否達(dá)到了最簡(jiǎn)單。 9用卡諾圖化簡(jiǎn)邏輯函數(shù)時(shí)，應(yīng)如何畫(huà)卡諾圈才能求得一個(gè)函數(shù)的 最簡(jiǎn)與或表達(dá)式？答案：注意兩點(diǎn)：

10、第一，在覆蓋所有 1 方格的前提下，卡諾圈的 個(gè)數(shù)應(yīng)達(dá)到最少；第二，在滿(mǎn)足合并規(guī)律的前提下，每個(gè)卡諾圈的大 小應(yīng)達(dá)到最大。10僅用與非門(mén)能實(shí)現(xiàn) 3 種基本運(yùn)算嗎？為什么？（去掉 ?。?能，11 僅用異或門(mén)能實(shí)現(xiàn) 3 種基本運(yùn)算嗎？為什么？（去掉 ?。?0. 如果 X + Y = X +乙乙那么一定有 Y = Z。正確嗎？為什么？ 答案：不正確。因?yàn)楫?dāng) X 取值為 1 時(shí)，無(wú)論丫丫和 Z 是否相等，等 式 X + Y = X + Z 均成立。11. 如果 X+Y = X+Z，且 XY = XZ,那么一定有 Y = Z。正確嗎？為什么？ 答案：正確。因?yàn)槿绻?Y 和 Z 不相等，貝 U: X=0

11、時(shí)，X+Y = X+Z不成立；X=1 時(shí)，XY = XZ 不成立。12. 如果 X+Y = X? Y,那么 X = Y。正確嗎？為什么？答案：正確。因?yàn)槿绻?X 和丫丫不相等，則等式 X+Y = X? Y 不成立(左邊為 1，右邊為 0)。13. 假設(shè)一個(gè)電路中，指示燈 F 和開(kāi)關(guān) A、B、C 的關(guān)系為 F=(A+B) C， 試畫(huà)出相應(yīng)電路圖。答案：指示燈 F 和開(kāi)關(guān) A、B、C 滿(mǎn)足關(guān)系 F=(A+B) C 的電路圖如附1 圖 2.1 所示。附 1 圖 2.114. 用邏輯代數(shù)的公理、基本等式和規(guī)則證明下列表達(dá)式。答案：(1)證明：左邊右邊CAAB BCCAAB C)(AB)A( CA BA

12、CABA2右邊 左邊CABCBACBA CABCBACBACBA CB)BA(C)C(BA CABA)CBAA(ABCA3左邊右邊CBAABC)C(ABC)CABA()C(AC)B(B)A(CACBBACACBBA15. 根據(jù)反演規(guī)則和對(duì)偶規(guī)則求下列函數(shù)的反函數(shù)和對(duì)偶函數(shù) 答案：(1)DC)(ACB)(BA(F D)CAC)(B)(B(AF(2)GE)DC(BAFGE)D(CBAF16 用代數(shù)化簡(jiǎn)法求出下列邏輯函數(shù)的最簡(jiǎn)與一或表達(dá)式 答案：(1)BABBABCDBBAF211BAABBAFABBABABABAABBAA3DBADCADBADCADBDBADCADBD)A(BDCADBADABF

13、BB)A(B)(ACBABACBAF17.將下列邏輯函數(shù)表示成標(biāo)準(zhǔn)與-或表達(dá)式和標(biāo)準(zhǔn)或一與表達(dá)式 答案：1M(0,2,3)7)m(1,4,5,6,ABCCABCBACBACBA CBACBAABCCABCBACBA CBA)A(C)CB)(BA(CBAC)(AB(ACABAC)B,F(A,2)15,14,13,12,11,10,9,8,7,6,5()4,3,2,1,0( )()(BA)DCBBC)(A(D)C,B,F(A,MmDCBACDBADCBADCBADCBADCBADCBACDBADCBADCBADCBA DCBBADDCCBADCA18-答案：(1)函數(shù) BAB)C(AC)B,F(A

14、,的卡諾圖如附 1 圖 2.2 所示附 1 圖 2.2BACC)B,F(A,(最簡(jiǎn)“與-或”表達(dá)式)CBCA)C,B,A(F)CB)(CA()C,B,A(F(最簡(jiǎn)“或-與”表達(dá)式)(2)函數(shù)的 CBACDCABAD)C,B,F(A,的卡諾圖如附 1圖 2.3 所示。附 1 圖 2.3CBACBAD)C,B,F(A,(最簡(jiǎn)與-或式)CBABCAD)C,B,(A,FC)BA)(CB(AD)C,B,F(A,-(3)函數(shù) F(A,B,C,D)BCDD(BC)(ADB)的卡諾圖如附 1圖 2.4 所示。附 1 圖 2.4F(A,B,C,D) = B + D(既是最簡(jiǎn)與-或式，也是最簡(jiǎn)或-與式)(4)函數(shù)

15、 14,15),11,12,13,M(2,4,6,10D)C,B,F(A, 的卡諾圖如附 1 圖 2.5 所示。附 1 圖 2.5CBDAD)C,B,F(A,(最簡(jiǎn)與-或式)D)CD)(B)(CA)(BA(D)C,B,F(A,DCDBACABD)C,B,(A,F(最簡(jiǎn)或-與式)第 3 章集成邏輯門(mén)1 根據(jù)所采用的半導(dǎo)體器件的不同，集成電路可分為哪兩大類(lèi)？ 各自的主要優(yōu)缺點(diǎn)是什么？答案：可分為雙極型和單極型兩大類(lèi)。雙極型集成電路的特點(diǎn)是 速度快、負(fù)載能力強(qiáng)，但功耗較大、結(jié)構(gòu)較復(fù)雜，因而使集成規(guī)模受 到一定限制；MOS 型集成電路的特點(diǎn)是結(jié)構(gòu)簡(jiǎn)單、制造方便、集成度 高、功耗低，但速度一般比雙極型集

16、成電路稍慢。2 晶體二極管的靜態(tài)特性是指什么？動(dòng)態(tài)特性是指什么？答案：晶體二極管的靜態(tài)特性是指二極管處在導(dǎo)通和截止兩種穩(wěn)定狀態(tài)下的特性。動(dòng)態(tài)特性是指二極管在導(dǎo)通與截止兩種狀態(tài)轉(zhuǎn)換過(guò) 程中的特性。3 晶體三極管有哪幾種工作狀態(tài)？在數(shù)字系統(tǒng)中一般工作在什么狀態(tài)下？答案：有截止、放大、飽和 3 種工作狀態(tài)，在數(shù)字系統(tǒng)中一般工 作在飽和與截止兩種狀態(tài)。4. TTL 與非門(mén)有哪些主要性能參數(shù)？什么是開(kāi)門(mén)電平？什么是關(guān)門(mén)電平？答案：TTL 與非門(mén)的主要性能參數(shù)有輸出邏輯電平、開(kāi)門(mén)電平、 關(guān)門(mén)電平、扇入系數(shù)、扇出系數(shù)、平均傳輸延遲時(shí)間和平均功耗等。開(kāi)門(mén)電平：指保證與非門(mén)輸出為低電平時(shí)所允許的最小輸入高電平，

17、它表示使與非門(mén)開(kāi)通的輸入高電平最小值。關(guān)門(mén)電平：指保證與非門(mén)輸出為高電平時(shí)所允許的最大輸入低電平，它表示使與非門(mén)關(guān)斷的輸入低電平最大值。5. OC 門(mén)和 TS 門(mén)各有哪些特點(diǎn)？各有什么主要用途？答案：0C 門(mén)的特點(diǎn)是輸出端能夠直接連接，可以很方便地實(shí)現(xiàn)“線 與”邏輯、電平轉(zhuǎn)換以及直接驅(qū)動(dòng)發(fā)光二極管等；TS 門(mén)有 3 種輸出狀態(tài)： 高電平、 低電平和高阻狀態(tài)， 三態(tài)門(mén)不僅 可以實(shí)現(xiàn)“線與”，而且被廣泛應(yīng)用于總線傳送中的單向數(shù)據(jù)傳送和 雙向數(shù)據(jù)傳送。6僅用與非門(mén)能實(shí)現(xiàn) 3 種基本運(yùn)算嗎？答案：能7僅用異或門(mén)能實(shí)現(xiàn) 3 種基本運(yùn)算嗎？答案：能8 僅用與或非門(mén)能實(shí)現(xiàn) 3 種基本運(yùn)算嗎？答案：能9采用與

18、非門(mén)實(shí)現(xiàn)邏輯函數(shù)功能時(shí)，應(yīng)該將邏輯函數(shù)表達(dá)式變換成哪種形式？答案：“與非-與非”表達(dá)式。10采用或非門(mén)實(shí)現(xiàn)邏輯函數(shù)功能時(shí)，應(yīng)該將邏輯函數(shù)表達(dá)式變換成哪種形式？答案：“或非-或非”表達(dá)式。11 請(qǐng)問(wèn)下列 4 種邏輯門(mén)中哪些門(mén)的輸出可以并聯(lián)使用？(1) TTL 集電極開(kāi)路門(mén)。(2) 采用推拉式輸出的一般 TTL 與非門(mén)。(3) TTL 三態(tài)輸出門(mén)。(4) 普通 CMOS 門(mén)。答案：TTL 集電極開(kāi)路門(mén)，TTL 三態(tài)輸出門(mén)。12圖 3.31 (a)所示為三態(tài)門(mén)組成的總線換向開(kāi)關(guān)電路，其中，A、B 為信號(hào)輸入端，分別傳送兩個(gè)頻率不同的信號(hào)； EN 為換向控 制端，輸入信號(hào)和控制電平波形如圖 3.31

19、(b )所示。試畫(huà)出丫丫 1、丫丫 2 的波形。答案：圖中，EN=O: 丫丫 1 = A, Y2 = B ; EN=1 : 丫丫 1 =B , Y2 = A。據(jù)此，可畫(huà)出丫丫 1、Y2 的波形圖如附 1 圖 3.1 所示。附 1 圖 3.113分析圖 3.32 所示邏輯門(mén)構(gòu)成的電路，寫(xiě)出輸出函數(shù)表達(dá)式， 當(dāng)輸入ABCD=1011 時(shí)，指出各邏輯函數(shù)的取值。答案：輸出函數(shù)表達(dá)式如下：ACDF,ACABF,BCADF,DBABCF,ABCF54321當(dāng)輸入 ABCD=1011 時(shí)，0F,0F,0F,1F,仆仆 5432114試用三態(tài)門(mén)組成一個(gè)可以實(shí)現(xiàn) 2 位二進(jìn)制信息雙向傳輸?shù)倪?輯電路。答案：實(shí)

20、現(xiàn) 2 位二進(jìn)制信息雙向傳輸?shù)倪壿嬰娐啡绺? 圖 3.2所示。附 1 圖 3.215分別用最少的與非門(mén)和最少的或非門(mén)實(shí)現(xiàn)以下函數(shù)的功能。1FAB(ABAB)C2G(A,B,C,D)m(2,3,6,7,8,10,12,14)答案：(1)求出邏輯函數(shù)的最簡(jiǎn)“與非-與非”表達(dá)式和最簡(jiǎn)“或 非-或非”表達(dá)式。CBCABABCACABBCACABBCACBAABB)CAB(AABC)B,F(A,用與非門(mén)實(shí)現(xiàn)該函數(shù)功能的邏輯電路需要 3 個(gè) 2 輸入與非門(mén)和 1 個(gè) 3 輸入與非門(mén)；用或非門(mén)實(shí)現(xiàn)該函數(shù)功能的邏輯電路需要3 個(gè) 2輸入或非門(mén)和 1 個(gè) 3 輸入或非門(mén)。(邏輯電路圖略)(2)求出邏輯函數(shù)的最簡(jiǎn)

21、“與非-與非”表達(dá)式和最簡(jiǎn)“或非-或非” 表DACADACADACAD)C,B,G(A,用與非門(mén)實(shí)現(xiàn)該函數(shù)功能的邏輯電路需要 3 個(gè) 2 輸入與非門(mén)；用 或非門(mén)實(shí)現(xiàn)該函數(shù)功能的邏輯電路需要 3 個(gè) 2 輸入或非門(mén)。(邏輯電 路圖略)第 4 章組合邏輯電路1 什么是組合邏輯電路？組合邏輯電路的結(jié)構(gòu)有什么特點(diǎn)？答案：如果一個(gè)邏輯電路在任何時(shí)刻產(chǎn)生的穩(wěn)定輸出僅僅取決于 該時(shí)刻各輸入取值的組合，而與過(guò)去的輸入取值無(wú)關(guān)，則稱(chēng)該電路 為組合邏輯電路。組合電路具有兩個(gè)特點(diǎn)：第一，電路由邏輯門(mén)電 路組成，不包含任何記憶元件；第二，電路中信號(hào)是單向傳輸?shù)模?不存在任何反饋回路。2組合邏輯電路中的竟?fàn)幀F(xiàn)象是什么原

22、因引起的？競(jìng)爭(zhēng)可以分 為哪幾種類(lèi)型？答案：由于信號(hào)經(jīng)過(guò)電路中的不同路徑所產(chǎn)生的時(shí)延不同引起 的；競(jìng)爭(zhēng)可以分為非臨界競(jìng)爭(zhēng)和臨界競(jìng)爭(zhēng)兩種類(lèi)型。3組合邏輯電路中的險(xiǎn)象一般以什么形式出現(xiàn)？有哪些常用的 處理方法？答案：組合邏輯電路中的險(xiǎn)象一般以正脈沖或負(fù)脈沖的形式出 現(xiàn)；常用來(lái)解決險(xiǎn)象問(wèn)題的方法有增加冗余項(xiàng)、增加慣性延時(shí)環(huán)節(jié) 和引入選通脈沖等方法。4二進(jìn)制并行加法器按其進(jìn)位方式的不同可分為哪兩種類(lèi)型？ 答案：二進(jìn)制并行加法器按其進(jìn)位方式的不同，可分為串行進(jìn)位 二進(jìn)制并行加法器和超前進(jìn)位二進(jìn)制并行加法器兩種類(lèi)型。5二進(jìn)制并行加法器采用超前進(jìn)位的目的是什么？答案：為了提高加法器的運(yùn)算速度。6.二進(jìn)制譯碼器

23、的基本功能是什么？ 74138 的輸出與輸入構(gòu)成 何種關(guān)系？答案：二進(jìn)制譯碼器的基本功能是將 n 個(gè)輸入變量變換成 2n 個(gè)輸 出函數(shù)，且輸出函數(shù)與輸入變量構(gòu)成的最小項(xiàng)具有對(duì)應(yīng)關(guān)系。74138是一種 3 輸入 8 輸出譯碼器，其輸出為輸入變量構(gòu)成的最小項(xiàng)之非。7.多路選擇器的基本功能是什么？答案：多路選擇器的基本功能是在選擇變量控制下，從多路輸入 數(shù)據(jù)中選中某一路送至數(shù)據(jù)輸出端。8.判斷圖 4.44 所示邏輯電路， 請(qǐng)問(wèn)當(dāng)輸入變量取何值時(shí) 3 個(gè)電 路輸出取值相同？答案：分析給定電路，可寫(xiě)出輸出函數(shù)表達(dá)式如下：BABABABAFBABAFBABAF321由輸出函數(shù)表達(dá)式可知，當(dāng)輸入變量取值相同

24、時(shí)，3 個(gè)電路輸出取值相同。9.分析圖 4.45 所示的邏輯電路。(1)指出在哪些輸入取值下，輸出 F 的值為 1。(2)改用異或門(mén)實(shí)現(xiàn)該電路的邏輯功能。答案：分析給定的組合邏輯電路，可求出輸出函數(shù)的最簡(jiǎn)邏輯表 達(dá)式為CBACBACBACBAF(1)當(dāng) ABC 取值 000、011、101、110 時(shí)，輸出函數(shù) F 的值為 1 ;(2)用異或門(mén)實(shí)現(xiàn)該電路功能的邏輯電路圖如附1 圖 4.1 所示。附 1 圖 4.1(答案不唯一，輸入變量 A、B、C 中任意 2 個(gè)變量為原變量， 剩余變量為反變量均可)10. 分析圖 4.46 所示組合邏輯電路，列出真值表，說(shuō)明該電路 的邏輯功能。答案：根據(jù)給定電

25、路可寫(xiě)出輸出函數(shù)表達(dá)式如下：DCZC,BY B,AX A,W根據(jù)輸出函數(shù)表達(dá)式可列出真值表如附 1 表 4.1 所示。附 1 表 4.1 真值表輸入ABCD輸出WXYZ輸入ABCD輸出WXYZ00000001001000110100010101100111000000010011001001100111010101001000100110101011110011011110111111001101111111101010101110011000由真值表可知，該電路的功能是將四位二進(jìn)制碼轉(zhuǎn)換成Gray 碼11 設(shè)計(jì)一個(gè)組合電路，該電路輸入端接收兩個(gè) 2 位二進(jìn)制數(shù)A=A2A1 , B=B2B1。

26、當(dāng) A B 時(shí)，輸出 Z=1，否貝 U Z=0。答案：(1)根據(jù)比較兩數(shù)大小的法則，可寫(xiě)出輸出函數(shù)表達(dá)式為1121212211212122112222BAABBABABAABBABAB)ABO(ABAZ(2)根據(jù)所得輸出函數(shù)表達(dá)式，可畫(huà)出邏輯電路圖如附1 圖 4.2所示。附 1 圖 4.212 設(shè)計(jì)一個(gè)代碼轉(zhuǎn)換電路，將 1 位十進(jìn)制數(shù)的余 3 碼轉(zhuǎn)換成2421 碼。答案：(1)設(shè) 1 位十進(jìn)制數(shù)的余 3 碼為 ABCD,相應(yīng) 2421 碼為 WXYZ, 根據(jù)余 3 碼和2421 碼的編碼法則，可列出真值表如附 1 表 4.2 所示。附 1 表 4.2 真值表ABCD WXYZ ABCD WXY

27、Z00000001001000110100010101100111dddddddddddd000000010010001101001000100110101011110011011110111110111100110111101111dddddddddddd(2)由真值表可寫(xiě)出輸出函數(shù)表達(dá)式為,14,15)d(0,1,2,131,12)m(8,9,10,1D)C,B,W(A, ,14,15)d(0,1,2,131,12)m(7,9,10,1D)C,B,X(A, ,14,15)d(0,1,2,13,12)m(5,6,8,11D)C,B,Y(A, ,14,15)d(0,1,2,13,12)m(4,

28、6,8,10D)C,B,Z(A,化簡(jiǎn)后可得：DZDCADCADCAACDDCAYBCDD)CA(BBCDADACABXA W（3）邏輯電路圖略。13用與非門(mén)設(shè)計(jì)一個(gè)組合電路，該電路輸入為 1 位十進(jìn)制數(shù)的2421 碼，當(dāng)輸入的數(shù)字為素?cái)?shù)時(shí)，輸出 F 為 1，否則 F 為 0。答案：（1）設(shè)一位十進(jìn)制數(shù)的 2421 碼用 ABCD 表示，由題意可知， 當(dāng) ABCD 表示的十進(jìn)制數(shù)字為 2、3、5、7 時(shí)，輸出 F 為 1,否則為 0F(A,B,C,D)=刀 m(2,3,11,13)+ 刀 d(5 10) 經(jīng)化簡(jiǎn)變換后，可得到輸出函數(shù)的DCACBDCACBD)C,B,F(A,(2)邏輯電路圖如附

29、1 圖 4.3 所示。附 1 圖 4.314 設(shè)計(jì)一個(gè)“四舍五入”電路。該電路輸入為1 位十進(jìn)制數(shù)的8421 碼，當(dāng)其值大于或等于 5 時(shí)，輸出 F 的值為 1，否則 F 的值為 0。答案：(1)設(shè) ABCD 為一位十進(jìn)制數(shù)的 8421 碼，可列出真值表如 附 1 表 4.3 所示。附 1 表 4.3 真值表A B C D F A B C D F0 0 0 0 0 1 0 0 0 10 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 100001111 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 11d

30、ddddd(2) 由真值表可寫(xiě)出輸出函數(shù)表達(dá)式為F(A,B,C,D)=刀 m(5，6，7，8，9)+ 刀 d(10 15)經(jīng)化簡(jiǎn)變換后，可得到最簡(jiǎn)“與非-與非”BDBCABDBCAD)C,B,F(A,(3)假定用與非門(mén)實(shí)現(xiàn)給定功能，邏輯電路圖如附1 圖 4.4 所示附 1 圖 4.415自選邏輯門(mén)設(shè)計(jì)一個(gè)全減法器。全減器是一個(gè)能對(duì)兩個(gè)1 位二進(jìn)制數(shù)以及來(lái)自低位的“借位”進(jìn)行減法運(yùn)算，產(chǎn)生本位“差” 及向高位“借位”的邏輯電路。答案： (1)設(shè)： A-被減數(shù)， B-減數(shù)， C-來(lái)自低位的借位輸 入；F-本位“差”，G-向高位的“借位”。根據(jù)題意，可列出真值表如附 1 表 4.4 所示。附 1 表

31、 4.4 真值表ABC F G ABC F G000001010011 0 0 1 1 1 1 0 1 100 101 110 111 1 0 0 0 0 0 1 1(2)由真值表可寫(xiě)出輸出函數(shù)表達(dá)式為F( A，B，C)=刀 m(1,2,4,7)G ( A，B，C)=刀 m(1,2,3,7)經(jīng)化簡(jiǎn)變換后，可得函數(shù)表達(dá)式如下:BCCABABCCABAGC;BAF(3)邏輯電路圖如附 1 圖 4.5 所示附 1 圖 4.516在輸入不提供反變量的情況下，用與非門(mén)組成實(shí)現(xiàn)邏輯函數(shù)F=AB+AC+BC 功能的最簡(jiǎn)電路。答案： (1)在輸入不提供反變量的情況下， 邏輯函數(shù)式中每個(gè)反 變量都需要一個(gè)“非門(mén)

32、”形成，為了減少電路中“非門(mén)”的數(shù)目，對(duì) 給定邏輯函數(shù)作如下變換：ABCCABCBABCAABCBABCCABCABACCABBCA)BCA()CBA()CBA( BACACBCBCABACBCABAF(2)根據(jù)變換后的表達(dá)式可畫(huà)出邏輯電路圖如附1 圖 4.6 所示附 1 圖 4.617 用一個(gè) 4 位二進(jìn)制并行加法器和 6 個(gè)與門(mén)設(shè)計(jì)一個(gè)乘法器， 實(shí)現(xiàn) AxB,其中A=a3a2a1 ，B=b2b1 分別為二進(jìn)制數(shù)。答案：根據(jù)乘數(shù)和被乘數(shù)的取值范圍，可知乘積范圍處在021之間。故該電路應(yīng)有 5 個(gè)輸出，設(shè)輸出用 Z5Z4Z3Z2Z1 表示，兩數(shù)相乘求 積的運(yùn)算過(guò)程如下：由運(yùn)算過(guò)程可知，實(shí)現(xiàn)給定

33、功能的電路可由 6 個(gè)兩輸入與門(mén)和 1個(gè) 4 位二進(jìn)制并行加法器構(gòu)成。邏輯電路圖如附 1 圖 4.7 所示。(注：方 案不唯一)附 1 圖 4.718用兩個(gè) 4 位二進(jìn)制并行加法器和適當(dāng)?shù)倪壿嬮T(mén)設(shè)計(jì)一個(gè)用8421 碼表示的 1 位十進(jìn)制數(shù)加法器。 答案：由于十進(jìn)制數(shù)采用 8421 碼，因此，二進(jìn)制并行加法器輸入被加數(shù)和加數(shù)的取值范圍為 00001001 （09）,輸出端輸出的“和”是一個(gè)二進(jìn)制數(shù)，數(shù)的范圍為 000010011（019,19=9+9+最低位的進(jìn)位）。因?yàn)轭}目要求運(yùn)算的結(jié)果也是 8421 碼，因此需要將二進(jìn)制并 行加法器輸出的二進(jìn)制數(shù)修正為 8421 碼。設(shè)輸出的二進(jìn)制數(shù)為 FC

34、4 F4F3 F2 F1，修正后的結(jié)果為12344FFFFFC,可列出修正函數(shù)真值表如附 1 表 4.5所示。附 1 表 4.5 真值表 十進(jìn)制數(shù) 輸入 輸出 修正控制N FC4 F4 F3 F2 F1 FC F 4 F 3 F 2 F 1 C0 0 0 0 0 0 0 0 0 0 0 0123456789000000000000000011000111100011001100101010101 00 00 00 00 00 00 00 0011 00 01 11 100 01 10 01 10 01 01 01 01 01 00 00 00 0001011121314151617181900

35、00011111111110000001111000011001100110101010101111111111100000000110000111100001100110001010101011111111111根據(jù)附 1 表 4.5 寫(xiě)出控制函數(shù)表達(dá)式，經(jīng)簡(jiǎn)化后可得:2434424344FFFFFCFFFFFCC據(jù)此，可畫(huà)出邏輯電路圖如附 1 圖 4.8 所示附 1 圖 4.819用譯碼器 74138 和適當(dāng)?shù)倪壿嬮T(mén)設(shè)計(jì)一個(gè)加/減法器。該電 路在 M 控制下進(jìn)行加、減運(yùn)算。當(dāng) M=0 時(shí)，實(shí)現(xiàn)全加器功能；當(dāng) M=1 時(shí)，實(shí)現(xiàn)全減器功能。答案：設(shè) M 為控制變量，M=0 為全加器，M=1 為

36、全減器；A 為被加 數(shù)/被減數(shù)；B為加數(shù)/減數(shù)；C 為來(lái)自低位的“進(jìn)位” / “借位”；F1 為 相加產(chǎn)生的“和”/相減的“差” ；F2 為相加產(chǎn)生的“進(jìn)位” /產(chǎn)生的“借位”?？闪谐鋈悠?全減器真值表如附 1 表 4.6 所示。附 1 表 4.6 真值表MABCD F1 F2 MABCD F1 F2 000000010010001101000101011001110 01 01 00 11 00 10 11 1100010011010101111001101111011110 01 11 10 11 00 00 01 1寫(xiě)出標(biāo)準(zhǔn)與或式如下：)9,10,11,15m(3,5,6,7,C)B,

37、A,(M,F)9,10,12,15m(1,2,4,7,C)B,A,(M,F21用譯碼器 74138 和與非門(mén)實(shí)現(xiàn)給定功能的邏輯電路如附1 圖 4.9所示。附 1 圖 4.920.用 4 路選擇器實(shí)現(xiàn) 4 位二進(jìn)制碼到 Gray 碼的轉(zhuǎn)換。答案：設(shè) 4 位二進(jìn)制碼為 B3B2B1B0 表示，4 位 Gray 碼為 G3G2G1G0 ,根據(jù)二進(jìn)碼與格雷碼之間的轉(zhuǎn)換規(guī)則可知，電路輸出與輸入之間的 關(guān)系為：01010101212121232323233BBBBBBGBBBBBBGBBBBBBGBG由輸出函數(shù)表達(dá)式可以看出，G3=B3,而 G2、G1、GO 實(shí)際上均為兩變 量函數(shù)。據(jù)此，可用 3 個(gè) 4

38、 路數(shù)據(jù)選擇器分別實(shí)現(xiàn) G2、G1、GO。假定 采用 4 路數(shù)據(jù)選擇器74153 實(shí)現(xiàn)，并令實(shí)現(xiàn) G2 所用 4 路數(shù)據(jù)選擇器的 選擇控制端 A1、A0 與 B3、B2相連接，實(shí)現(xiàn) G1 所用 4 路數(shù)據(jù)選擇器的選 擇控制端 A1、A0 與 B2、B1 相連接，實(shí)現(xiàn) GO 所用 4 路數(shù)據(jù)選擇器的選擇 控制端 A1、A0 與 B1、B0 相連接；并令三個(gè)4 路數(shù)據(jù)選擇器的數(shù)據(jù)端 0DD30、1DD21，即可實(shí)現(xiàn)給定功能。邏輯電路圖如附 1 圖 4.10所示。附 1 圖 4.1021 .用 4 路數(shù)據(jù)選擇器實(shí)現(xiàn)余 3 碼到 8421 碼的轉(zhuǎn)換。答案：（1）假定用 ABCD 表示余 3 碼，WXY

39、Z 表示 8421 碼，可列出 真值表如附1 表 4.7 所示。 附 1 表 4.7 真值表ABCD WXYZ ABCD WXYZ00000001001000110100010101100111dddddddddddd000000010010001101001000100110101011 110011011110111101010110011110001001dddddddddddd(2)(3)由真值表可寫(xiě)出輸出函數(shù)表達(dá)式為 ,14,15)d(0,1,2,13m(11,12)D)C,B,W(A,14,15)d(0,1,2,13)m(7,8,9,10D)C,B,X(A,14,15)d(0,1,

40、2,13)m(5,6,9,10D)C,B,Y(A, ,14,15)d(0,1,2,13,12)m(4,6,8,10D)C,B,Z(A, 假定選擇 A、B 作為選擇變量，可求出各 4 路數(shù)據(jù)選擇器的數(shù)據(jù)輸入端分別為：1D0D0D1D3210321032103210（4）可用 4 個(gè)四路數(shù)據(jù)選擇器和 4 個(gè)邏輯門(mén)實(shí)現(xiàn)該代碼轉(zhuǎn)換電路功 能，邏輯圖如附 1 圖 4.10 所示。附 1 圖 4.10第 5 章集成觸發(fā)器1 觸發(fā)器具有哪些基本特征？答案：觸發(fā)器有 3 個(gè)基本特征：第一，具有兩個(gè)互補(bǔ)的輸出端 Q 和 Q ;第二，具有“ 0”狀態(tài)和“ 1”狀態(tài)兩個(gè)穩(wěn)定狀態(tài)，當(dāng)輸入信號(hào)不發(fā) 生變化時(shí)，觸發(fā)器狀態(tài)

41、穩(wěn)定不變；第三，觸發(fā)器處于穩(wěn)態(tài)時(shí)，在一定輸入信號(hào)作用下可以從一個(gè)穩(wěn)定狀態(tài)轉(zhuǎn)移到另一個(gè)穩(wěn)定狀態(tài)，輸 入信號(hào)撤銷(xiāo)后，保持新的狀態(tài)不變。2 用與非門(mén)組成的基本 RS 觸發(fā)器的有效輸入信號(hào)為哪種形式？ 對(duì)輸入信號(hào)有哪些約束？答案：有效輸入信號(hào)為低電平或者負(fù)脈沖；不允許輸入端R、S同時(shí)為“ 0”（即不允許同時(shí)為低電平或者負(fù)脈沖）。3用或非門(mén)組成的基本 RS 觸發(fā)器的有效輸入信號(hào)為哪種形式？對(duì)輸入信號(hào)有哪些約束？答案：有效輸入信號(hào)為高電平或者正脈沖；不允許輸入端R、S同時(shí)為“1”（即不允許同時(shí)為高電平或者正脈沖）。4 觸發(fā)器的邏輯功能通常采用哪些方式進(jìn)行描述？答案：觸發(fā)器的邏輯功能通常用功能表、狀態(tài)表、狀

42、態(tài)圖、次態(tài) 方程以及激勵(lì)表進(jìn)行描述。5試寫(xiě)出用與非門(mén)組成的基本 RS 觸發(fā)器的次態(tài)方程和約束方程。答案：次態(tài)方程：RQSQ1n，約束方程：1SR,DDDD,CDD ,CDDCD,D0,D:Z0,D:YCD,D 0,D:X0,DD:W6試寫(xiě)出用或非門(mén)組成的基本 RS 觸發(fā)器的次態(tài)方程和約束方程。答案：次態(tài)方程：QRSQ1 n，約束方程：0SR7鐘控 RS 觸發(fā)器和用或非門(mén)組成的基本 RS 觸發(fā)器有哪些異同？答案：相同：次態(tài)方程和約束方程相同；不同： 工作方式不同， 或非門(mén)組成的基本 RS 觸發(fā)器狀態(tài)轉(zhuǎn) 移直接受輸入信號(hào)影響，鐘控 RS 觸發(fā)器僅當(dāng)時(shí)鐘脈沖作用時(shí)輸 入信號(hào)才能影響狀態(tài)。8.試寫(xiě)出

43、D 觸發(fā)器、T 觸發(fā)器和 JK 觸發(fā)器的次態(tài)方程。答案：D 觸發(fā)器次態(tài)方程：1QD nT 觸發(fā)器次態(tài)方程:1QTQ nJK 觸發(fā)器次態(tài)方程：為IQJQKQn 9觸發(fā)器的“空翻”現(xiàn)象是指什么？產(chǎn)生空翻的原因是什么？ 答案：所謂“空翻”是指在同一個(gè)時(shí)鐘脈沖作用期間觸發(fā)器狀 態(tài)發(fā)生兩次或兩次以上變化的現(xiàn)象。引起空翻的原因是在時(shí)鐘脈沖 作用期間，輸入信號(hào)的變化直接控制著觸發(fā)器狀態(tài)的變化。10在圖 5.24 (a)所示的觸發(fā)器電路中，若輸入端 D 的波形如 圖 5.24 (b)所示，試畫(huà)出輸出端 Q 的波形圖(設(shè)觸發(fā)器初態(tài)為 0)答案：輸出端 Q 的波形如附 1 圖 5.1 所示附 1 圖 5.111

44、已知輸入信號(hào) A 和 B 的波形如圖 5.25 (a)所示，試畫(huà)出圖5.25 ( b )、圖 5.25 (c )兩個(gè)邏輯電路中觸發(fā)器 Q 端的輸出波形, 設(shè)觸發(fā)器初態(tài)為0。答案：圖 5.25 (b)、圖 5.25 (c )兩個(gè)邏輯電路中觸發(fā)器 Q 端的 輸出波形如圖附 1圖 5.2 所示。附 1 圖 5.212分析圖 5.26 所示 3 個(gè)邏輯電路，說(shuō)明各實(shí)現(xiàn)何功能。答案：(1)圖 5.26 (a)所示鐘控 D 觸發(fā)器的次態(tài)方程為：QJQKQJQKDQ1 n，由此可見(jiàn)該電路實(shí)現(xiàn)了 JK 觸發(fā)器的功能(2) 圖 5.26 (b、所示鐘控 D 觸發(fā)器的次態(tài)方程為：QxQxQxDQ1 n，由此可見(jiàn)該

45、電路實(shí)現(xiàn)了 T 觸發(fā)器的功能。(3) 圖 5.26 (c、所示鐘控 JK 觸發(fā)器的次態(tài)方程為：xxQQxQxQxQKQJQ1n，由此可見(jiàn)該電路實(shí)現(xiàn)了 D 觸發(fā)器的功能。第 6 章時(shí)序邏輯電路1 什么是時(shí)序邏輯電路？它與組合邏輯電路的主要區(qū)別是什 么？答案：若邏輯電路在任何時(shí)刻產(chǎn)生的穩(wěn)定輸出信號(hào)不僅與電路該 時(shí)刻的輸入信號(hào)有關(guān)，而且還與電路過(guò)去的輸入信號(hào)有關(guān)，則稱(chēng)為 時(shí)序邏輯電路。它與組合邏輯電路的主要區(qū)別是：組合邏輯電路任 意時(shí)刻的穩(wěn)定輸出僅取決于當(dāng)時(shí)的輸入取值組合，與電路過(guò)去的輸 入無(wú)關(guān)，電路沒(méi)有記憶功能；時(shí)序邏輯電路由于其輸出與過(guò)去的輸入信號(hào)有關(guān)，因而電路必須具有記憶功能。2時(shí)序邏輯電路按

46、其工作方式可以分為哪兩種類(lèi)型？主要區(qū)別是什么？答案：可分為同步時(shí)序邏輯電路和異步時(shí)序邏輯電路兩種類(lèi)型。 其主要區(qū)別是：同步時(shí)序邏輯電路的狀態(tài)轉(zhuǎn)移受到統(tǒng)一時(shí)鐘信號(hào)的 同步控制，而異步時(shí)序邏輯電路的狀態(tài)轉(zhuǎn)移無(wú)統(tǒng)一時(shí)鐘信號(hào)進(jìn)行同 步控制。3.如何區(qū)分一個(gè)時(shí)序電路邏輯電路是屬于 Mealy 型還是 Moore 型？答案：若時(shí)序邏輯電路的輸出是電路輸入和電路狀態(tài)的函數(shù)，貝 U 屬于 Mealy 型；若時(shí)序邏輯電路的輸出僅僅是電路狀態(tài)的函數(shù)，則屬于 Moore 型時(shí)序邏輯電路4同步時(shí)序邏輯電路一般由哪兩部分組成？各部分的作用是什 么？ 答案：同步時(shí)序邏輯電路一般由組合電路和存儲(chǔ)電路兩部分組 成。組合電路接

47、收外部輸入信號(hào)和電路狀態(tài)，產(chǎn)生外部輸出信號(hào)和 存儲(chǔ)電路的激勵(lì)信號(hào)；而存儲(chǔ)電路接收激勵(lì)信號(hào)，并在時(shí)鐘作用下 通過(guò)狀態(tài)變化完成對(duì)輸入的記憶。5同步時(shí)序邏輯電路采用什么作為記憶元件？ 答案：時(shí)鐘控制觸發(fā)器。6脈沖異步時(shí)序邏輯電路對(duì)輸入信號(hào)的取值有哪些要求？ 答案： 輸入脈沖的寬度，必須保證觸發(fā)器可靠翻轉(zhuǎn)； 輸入 脈沖的間隔，必須保證前一個(gè)脈沖引起的電路響應(yīng)完全結(jié)束后，后 一個(gè)脈沖才能到來(lái)；不允許在兩個(gè)或兩個(gè)以上輸入同時(shí)出現(xiàn)脈 沖。7 采用邏輯表達(dá)式描述一個(gè)同步時(shí)序邏輯電路時(shí)， 一般需要哪 幾組邏輯表達(dá)式？ 答案：輸出函數(shù)表達(dá)式、激勵(lì)函數(shù)表達(dá)式和次態(tài)函數(shù)表達(dá)式。 8 設(shè)計(jì)某個(gè)時(shí)序邏輯電路時(shí)如果允許采用

48、 Mealy 型和 Moore 型，哪種模型需要的狀態(tài)數(shù)多？ 答案：采用 Moore 型所需要的狀態(tài)數(shù)多。9時(shí)序邏輯電路中所需觸發(fā)器數(shù)目的多少取決于什么？答案：取決于描述電路功能的狀態(tài)表中的狀態(tài)數(shù)目。10狀態(tài)編碼時(shí)采用相鄰編碼法的目的是什么？ 答案：盡可能有利于激勵(lì)函數(shù)和輸出函數(shù)的化簡(jiǎn)。11 設(shè)計(jì)時(shí)序邏輯電路時(shí)激勵(lì)函數(shù)由什么決定？輸出函數(shù)的復(fù) 雜度與觸發(fā)器類(lèi)型相關(guān)嗎？ 答案：激勵(lì)函數(shù)是由狀態(tài)轉(zhuǎn)移要求以及所選觸發(fā)器類(lèi)型決定的； 輸出函數(shù)的復(fù)雜度與觸發(fā)器類(lèi)型無(wú)關(guān)。12集成計(jì)數(shù)器 74193 有哪些基本功能？它是如何控制加、減計(jì) 數(shù)的呢？答案：計(jì)數(shù)器 74193 具有清零、預(yù)置初值、累加計(jì)數(shù)、累減計(jì)

49、數(shù) 功能。由累加計(jì)數(shù)脈沖 CPU 和累減計(jì)數(shù)脈沖 CPD 控制加、減計(jì)數(shù)。 13集成移位寄存器 74194有哪些基本功能？它的控制輸入端 s1、 s0 有哪些作用？答案：寄存器 74194 具有清零、并行數(shù)據(jù)輸入、左移串行數(shù)據(jù)輸 入、右移串行數(shù)據(jù)輸入、保存數(shù)據(jù)等基本功能?？刂戚斎攵藄1、s0完成工作方式選擇：取值 00- 數(shù)據(jù)保持，取值 01- 數(shù)據(jù)右移串行輸入， 取值 10- 數(shù)據(jù)左移串行輸入，取值 11-數(shù)據(jù)并行輸入。 14已知描述某同步時(shí)序邏輯電路的狀態(tài)表如表6.41 所示，請(qǐng)畫(huà)出對(duì)應(yīng)的狀態(tài)圖。答案：根據(jù)狀態(tài)表 6.41 可畫(huà)出對(duì)應(yīng)的狀態(tài)圖如附 1 圖 6.1 所示。附 1 圖 6.11

50、5描述某個(gè)同步時(shí)序邏輯電路的狀態(tài)圖如圖6.53 所示，請(qǐng)列出對(duì)應(yīng)的狀態(tài)表。答案：根據(jù)圖 6.53 所示狀態(tài)圖，可列出對(duì)應(yīng)的狀態(tài)表如附 1 表 6.1 所示。附 1 表 6.1 x=0 x=1 A B C D C A B C B C16分析圖 6.54 所示同步時(shí)序邏輯電路，列出狀態(tài)表并畫(huà)出狀 態(tài)圖，說(shuō)明該電路的邏輯功能。答案：分析圖 6.54 所示同步時(shí)序邏輯電路，可列出狀態(tài)表如附1表 6.2 所示，畫(huà)出狀態(tài)圖如附 1 圖 6.2 所示。附 1 圖 6.2由狀態(tài)圖可知，該電路實(shí)現(xiàn)了“模 3 可逆計(jì)數(shù)器”的邏輯功能。17分析圖 6.55 所示同步時(shí)序邏輯電路，列出狀態(tài)表和狀態(tài)圖， 說(shuō)明該電路的邏

51、輯功能。答案：分析圖 6.55 所示同步時(shí)序邏輯電路，可列出狀態(tài)表如附1表 6.3 所示，畫(huà)出狀態(tài)圖如附 1 圖 6.3 所示。附 1 表 6.3附 1 表 6.2現(xiàn)態(tài)y2 y1 次態(tài)1n11n2yy x=0 x=1000110110111010011001101現(xiàn)態(tài)y2 y1次態(tài) y2 n+1y1 n+1/輸出 Zx=0 x=10001101100/000/000/000/001/011/011/011/1附 1 圖 6.3 該電路實(shí)現(xiàn)“ 111”序列檢測(cè)器邏輯功能。18某同步時(shí)序邏輯電路的狀態(tài)圖如圖 6.56 所示，設(shè)電路的初 始狀態(tài)為 00，求出當(dāng)輸入序列 x=10111001 時(shí)該電路

52、的輸出響應(yīng)序 列。答案：設(shè)電路的初始狀態(tài)為 00，當(dāng)輸入序列 x=10111001 時(shí)，輸出 響應(yīng)序列Z=00001000，輸入、輸出序列對(duì)應(yīng)如下：輸入 x: 10 1110 0 1輸出 Z： 0 0 0 0 1 0 0 019設(shè)計(jì)一個(gè)同步時(shí)序邏輯電路作為序列檢測(cè)器，該電路的輸入 輸出序列為輸入 x: 1 0 1 0 1 0 0 0 0 1 0 輸出 Z: 00010100001 試畫(huà)出該電路的 Moore 型原始狀態(tài)圖。答案：設(shè)初始狀態(tài)為 A，可畫(huà)出該電路的 Moore 型原始狀態(tài)圖如 附 1 圖 6.4 所示。附 1 圖 6.420.設(shè)計(jì)一個(gè)同步時(shí)序邏輯電路作為代碼檢測(cè)器，該電路從輸入 端

53、 x 串行輸入余 3碼(先低位后高位)，當(dāng)出現(xiàn)非法數(shù)字時(shí)輸出 Z 為 1,其他情況下輸出 Z 為 0。試畫(huà)出該電路的 Mealy 型原始狀態(tài)圖。 答案：設(shè)初始狀態(tài)為 A，可畫(huà)出該電路的 Mealy型原始狀態(tài)圖如 附 1 圖 6.5 所示。附 1 圖 6.521.化簡(jiǎn)表 6.42 所示的原始狀態(tài)表，列出最簡(jiǎn)狀態(tài)表并畫(huà)出最 簡(jiǎn)狀態(tài)圖。答案：根據(jù)狀態(tài)等效判斷法則，可利用隱含表求出狀態(tài)等效對(duì)(A,B) (A,D)(B,D)(C,F);最大等效類(lèi)為A,B,D、CF、E ;令 A,B,D- a、CF - b、E,G - c,可得到最簡(jiǎn)狀態(tài)表如附 1 表 6.4 所示,化簡(jiǎn)后的狀態(tài)圖如附 1 圖 6.6 所

54、示。附 1 表 6.4附 1 圖 6.622 .用 T 觸發(fā)器作為存儲(chǔ)元件，實(shí)現(xiàn)表 6.43 所示狀態(tài)表的邏輯 功能。答案：根據(jù)表 6.43 所示二進(jìn)制狀態(tài)表和 T 觸發(fā)器的激勵(lì)表，可 求出實(shí)現(xiàn)其功能的邏輯電路激勵(lì)函數(shù)和輸出函數(shù)如下：1211211212yyxZyxyxyTyyxyT(邏輯電路圖略)23.用 JK 觸發(fā)器作為存儲(chǔ)元件，設(shè)計(jì)一個(gè)模 8 加 1 計(jì)數(shù)器 現(xiàn)態(tài)次態(tài)/輸出 Zx=0 x=1abca/0b/0a/0b/0c/0a/0答案：（1）畫(huà)出模 8 加 1 計(jì)數(shù)器的狀態(tài)圖如附 1 圖 6.7 所示附 1 圖 6.7（2）設(shè)狀態(tài)變量為 y2y1y0,根據(jù)狀態(tài)圖和 JK 觸發(fā)器的激勵(lì)表

55、可列 出激勵(lì)函數(shù)真值表如附 1 表 6.5 所示。附 1 表 6.5y2y1y0 y2n+1y1 n+1y0 n+1 J2 K2 J1 K1 J0 K00 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 00 d 0 d 1 d0 d 1 d d 10 d d 0 1 d1 d d 1 d 1d 0 0 d 1 dd 0 1 d d 1d 0 d 0 1 dd 1 d 1 d 1（3）根據(jù)激勵(lì)函數(shù)真值表寫(xiě)出激勵(lì)函數(shù)表達(dá)式，化簡(jiǎn)后的為J2=K2=y1y0 ； J 仁 K1=y0 ；J0=K0

56、=1邏輯電路圖略。24分析圖 6.57 所示脈沖異步時(shí)序邏輯電路。答案：（1）該電路是一個(gè) Mealy 型脈沖異步時(shí)序邏輯電路。其輸 出函數(shù)和激勵(lì)函數(shù)表達(dá)式為211221212QD xCQ DxQCQxQ Z（2）電路的狀態(tài)表如附 1 表 6.6 所示，狀態(tài)圖如附 1 圖 6.8 所示 附 1 表 6.6現(xiàn)態(tài)Q2 Q1次態(tài)/輸出 ZX=10 00 11 01 101/011/010/000/1附 1 圖 6.8（3）由狀態(tài)圖可知，該電路是一個(gè)“模 3 計(jì)數(shù)器”。電路中有 個(gè)多余狀態(tài) 10，且存在“掛起”現(xiàn)象。25分析圖 6.58 所示脈沖異步時(shí)序邏輯電路。（1） 作出狀態(tài)表和狀態(tài)圖。（2） 說(shuō)

57、明電路邏輯功能。6.5826答案：（1）該電路是一個(gè) Moore 型脈沖異步時(shí)序邏輯電路，其輸出 函數(shù)和激勵(lì)函數(shù)表達(dá)式為322111132212122212xyxR; xSyxyxxR ; yyxSyyz（2）該電路的狀態(tài)表如附 1 表 6.7 所示，狀態(tài)圖如附 1 圖 6.9 所示 附 1 表 6.7現(xiàn)態(tài)y2y1次態(tài) y2n+1y1 n+1 輸出Z x1 x2 x3000111100101010100110000000010000001附 1 圖 6.9（3）該電路是一個(gè)“ x1 x2 x3”序列檢測(cè)器。26. 用 T 觸發(fā)器作為存儲(chǔ)元件，設(shè)計(jì)一個(gè)脈沖異步時(shí)序邏輯電路，該電路有兩個(gè)輸入 x1

58、 和 x2, 個(gè)輸出乙乙當(dāng)輸入序列為“ x1 x1 x2” 時(shí)，在輸出端 Z 產(chǎn)生一個(gè)脈沖，平時(shí) Z 輸出為 0。答案：（1）建立原始狀態(tài)圖和原始狀態(tài)表由題意可知，該電路有兩個(gè)輸入，一個(gè)輸出。由于要求輸出為脈 沖信號(hào)，所以應(yīng)將電路設(shè)計(jì)成 Mealy 模型。設(shè)電路初始狀態(tài)為 A，根 據(jù)題意可畫(huà)出原始狀態(tài)圖如圖附 1 圖 6.10 所示，原始狀態(tài)表如附 1 表 6.8 所示。附 1 圖 6.10附 1 表 6.8現(xiàn)態(tài)次態(tài) /輸出 Zx2 x1ABCA/0A/0A/1B/0C/0C/0(2) 狀態(tài)化簡(jiǎn)附 1 表 6.8 所示狀態(tài)表已為最簡(jiǎn)狀態(tài)表。(3) 狀態(tài)編碼 由于最簡(jiǎn)狀態(tài)表中有三個(gè)狀態(tài)，故需用兩

59、位二進(jìn)制代碼表示。設(shè)狀態(tài)變量為 y2、y1，根據(jù)相鄰編碼法原則，可令 y2y1=00 表示狀態(tài) A, y2y1=01 表示狀態(tài) B, y2y1=11 表示狀態(tài) C ，由此得到二進(jìn)制狀態(tài)表如附I 表 6.9 所示。附 1 表 6.9現(xiàn)態(tài)y2y1次態(tài) y2n+1y1n+1/ 輸出 Zx2 x10001II00/000/000/101/011/011/0(4) 確定激勵(lì)函數(shù)和輸出函數(shù)確定激勵(lì)函數(shù)和輸出函數(shù)時(shí)注意： 對(duì)于多余狀態(tài) y2y1=10 和不允許輸入 x2x1=11 ，可作為無(wú)關(guān)條件 處理； 當(dāng)輸入 x2x1=00 時(shí)，電路狀態(tài)保持不變； 由于觸發(fā)器時(shí)鐘信號(hào)作為激勵(lì)函數(shù)處理，所以，可假定次態(tài)與

60、 現(xiàn)態(tài)相同時(shí)，觸發(fā)器時(shí)鐘信號(hào)為 0， T 端為 d。據(jù)此，可列出激勵(lì)函數(shù)和輸出函數(shù)真值表如附 1 表 6.10 所示。附 1 表 6.10輸入12 xx現(xiàn)態(tài)12y y激勵(lì)函數(shù)1122T C T C輸出Z0 10 10 10 11 01 01 01 01 11 11 11 10 00 11 01 10 00 11 01 10 00 11 01 10 d 11110 dd d d d0 d 0 d0 d 0 d0 d 11d d d d1111d d d dd d d dd d d dd d d d00d000d1dddd根據(jù)真值表畫(huà)出激勵(lì)函數(shù)和輸出函數(shù)卡諾圖（略），化簡(jiǎn)后可得:122111121