數(shù)字電路邏輯設(shè)計(jì)課件：3-3

1、3.3發(fā)射極耦合邏輯門與集成注入邏輯電路3.3.13.3.1發(fā)射極耦合邏輯（發(fā)射極耦合邏輯（ECL）門）門3.3.23.3.2集成注入邏輯（集成注入邏輯（I2L）門）門RCT4CT3BT2AT1T0RET6R5QRCR1T5MR3R2R4P- -VEE(-5V-5V)圖3-3-1 ECL門電路3.3.13.3.1發(fā)射極耦合邏輯（發(fā)射極耦合邏輯（ECL）門）門ECL（Emitter Coupled Logic的縮寫）門是雙極型邏輯門的縮寫）門是雙極型邏輯門的一種非飽和型的門電路，其優(yōu)點(diǎn)是的一種非飽和型的門電路，其優(yōu)點(diǎn)是傳輸延遲很小傳輸延遲很小。ECL門又叫做門又叫做電流開(kāi)關(guān)邏輯（電流開(kāi)關(guān)邏輯（C

2、SL）門）門。其電路構(gòu)成與差。其電路構(gòu)成與差分放大器相似，但工作在分放大器相似，但工作在截止截止與與放大放大兩種工作狀態(tài)。兩種工作狀態(tài)。ECL門有兩個(gè)互補(bǔ)的輸出端，輸入電平的兩種取值為高電門有兩個(gè)互補(bǔ)的輸出端，輸入電平的兩種取值為高電平平- -0.8V，低電平，低電平- -1.6V。圖中。圖中T1的基極接在的基極接在- -1.2V的參考電壓上，的參考電壓上，由射極跟隨器由射極跟隨器T0供給。供給。當(dāng)當(dāng)A點(diǎn)輸入低電平（點(diǎn)輸入低電平（- -1.6V）時(shí)，）時(shí)，P點(diǎn)輸出為低電平（點(diǎn)輸出為低電平（- -1.6V） ，Q點(diǎn)輸出為高電平（點(diǎn)輸出為高電平（- -0.8V） 。當(dāng)。當(dāng)A點(diǎn)輸入高電平（點(diǎn)輸入高電

3、平（- -0.8V）時(shí)，）時(shí)，P點(diǎn)輸出為高電平（點(diǎn)輸出為高電平（- -0.8V） ，Q點(diǎn)輸出為低電平（點(diǎn)輸出為低電平（- -1.6V） 。輸出與三個(gè)輸入之間的關(guān)系為輸出與三個(gè)輸入之間的關(guān)系為CBAQCBAP ，ECL門最大的特點(diǎn)是開(kāi)關(guān)速度快，平均延遲時(shí)間極短，一門最大的特點(diǎn)是開(kāi)關(guān)速度快，平均延遲時(shí)間極短，一般在般在12ns，甚至達(dá)到，甚至達(dá)到1ns以下。由于以下。由于ECL是電流型開(kāi)關(guān)，故不是電流型開(kāi)關(guān)，故不存在尖峰電流的問(wèn)題。存在尖峰電流的問(wèn)題。ECL門的缺點(diǎn)是功耗大，邏輯擺幅小，門的缺點(diǎn)是功耗大，邏輯擺幅小，抗干擾能力差?？垢蓴_能力差。若若A為大于為大于0.7V的高電平，則輸出的高電平，則

4、輸出A為低電平，約為為低電平，約為0.1V?？梢?jiàn)，電路內(nèi)部信號(hào)擺幅約為可見(jiàn)，電路內(nèi)部信號(hào)擺幅約為0.7V。圖3-3-2 I2L電路T2RCT1T2T1REVCCAAA外部外部3.3.23.3.2集成注入邏輯（集成注入邏輯（I2L）門）門集成注入邏輯（集成注入邏輯（Intergrated Injection Logic，I2L）是以恒）是以恒流源供電的非門為基本單元。圖流源供電的非門為基本單元。圖3-3-2所示為兩級(jí)所示為兩級(jí)I2L非門串接非門串接的電路。的電路。若若A為小于為小于0.5V的低的低電平，則電平，則T1截止，輸出截止，輸出A為高電平。恒流管為高電平。恒流管T2的的電流注入到電流注入

5、到T2基極，使之基極，使之飽和，而飽和，而T1集電極連于集電極連于T2基極，故基極，故T1集電極輸出高集電極輸出高電平不會(huì)高于電平不會(huì)高于0.8V。圖3-3-3 多集電極I2L電路C1BEVCCC2C3C1C2C3B(A)(A)1(a)(b)用一個(gè)恒流管同用一個(gè)恒流管同時(shí)驅(qū)動(dòng)幾個(gè)輸入端并時(shí)驅(qū)動(dòng)幾個(gè)輸入端并聯(lián)的開(kāi)關(guān)管，可以擴(kuò)聯(lián)的開(kāi)關(guān)管，可以擴(kuò)展電路的邏輯功能。展電路的邏輯功能。如圖如圖3-3-3所示。所示。圖3-3-4 I2L邏輯門舉例AABBA+BA+B多集電極開(kāi)路輸多集電極開(kāi)路輸出，便于組成多種不出，便于組成多種不同的邏輯門。如圖同的邏輯門。如圖3-3-3所示，可以輸出所示，可以輸出有有種信號(hào)。種信號(hào)。等四等四、BABABA C1BVCCC2C3圖3-3-5 肖特基I2L電 路基本單元圖圖3-3-5所示所示I2L單元電路，其開(kāi)關(guān)管只有單集電極，但通單元電路，其開(kāi)關(guān)管只有單集電極，但通過(guò)肖特基勢(shì)壘二極管組成多輸出端，叫做過(guò)肖特基勢(shì)壘二極管組成多輸出端，叫做肖特基肖特基I2L電路電路。在集成電路內(nèi)部，肖特基在集成電路內(nèi)部，肖特基勢(shì)壘二極管輸出低電平約為勢(shì)壘二極管輸出低電平約為0.5V，輸出