protel-99se-pcb設(shè)計(jì)制作論文

1、PCB設(shè)計(jì)與制作摘要：本篇設(shè)計(jì)使用Protel 99SE軟件制作控制電源PCB板，其中的一半以上是自己親身設(shè)計(jì)后的總結(jié)，并不是像書上那很詳細(xì)，關(guān)鍵做到理論聯(lián)系實(shí)際，做到學(xué)以致用的目的，將簡(jiǎn)單的電路板的制作過程和其中出現(xiàn)的問題闡述出來，掌握好這個(gè)經(jīng)典的EDA軟件之后才能更好的學(xué)習(xí)其他如XP,AD,CADENCE ALLEGRO等更高級(jí)軟件。 關(guān)鍵詞 protel99se；pcb板；電路圖；封裝；穩(wěn)壓（跟老師學(xué)完第一次學(xué)做，里面刪去了原有很多圖，也懶得仔細(xì)改，難免有各種錯(cuò)誤，忘原諒） 目 錄第1章 緒論11.1發(fā)展情況11.2行業(yè)趨勢(shì)1第2章 原理圖的制作22.1設(shè)置22.2制作庫文件22.3畫原

2、理圖52.4生成各種報(bào)表6第3章 PCB的制作73.1創(chuàng)建設(shè)計(jì)文件和裝載網(wǎng)絡(luò)表73.2布局93.3布線103.4敷銅133.5 電磁干擾13結(jié) 語14致 謝15參考文獻(xiàn)16附 錄17II第1章 緒論1.1發(fā)展情況在Protel系列產(chǎn)品中，Protel99SE以其強(qiáng)大的功能、方便快捷的操作模式和人性化的設(shè)計(jì)環(huán)境，贏得了眾多電路板設(shè)計(jì)員的青睞，成為當(dāng)前電路板設(shè)計(jì)的主流產(chǎn)品，是目前影響最大、用戶最多的電子線路CAD軟件包之一。Protel99SE最主要的特點(diǎn)就是將電路原理圖編輯、電路功能仿真測(cè)試、測(cè)試PLD設(shè)計(jì)及印制電路板設(shè)計(jì)等功能融為一體，從而實(shí)現(xiàn)了電子設(shè)計(jì)的自動(dòng)化。1.2行業(yè)趨勢(shì)2006 年我國

3、PCB 實(shí)際產(chǎn)量達(dá)到1.30 億平方米，產(chǎn)值達(dá)到121 億美元，占全球PCB 總產(chǎn)值的24.90%，超過日本成為世界第一。中國 PCB 行業(yè)下游應(yīng)用中通信占14%。中國現(xiàn)雖然從產(chǎn)業(yè)規(guī)模來看已經(jīng)是全球第一，但從 PCB 產(chǎn)業(yè)總體的技術(shù)水平來講，仍然落后于世界先進(jìn)水平。在產(chǎn)品結(jié)構(gòu)上，多層板占據(jù)了大部分產(chǎn)值比例，但大部分為8 層以下的中低端產(chǎn)品。第2章 原理圖的制作2.1 設(shè)置2.1.1軟件的安裝這里不必多說，下載的protel99se中有安裝說明，同時(shí)再下載一個(gè)protel99se增強(qiáng)軟件,安裝好之后需要設(shè)置一下系統(tǒng)參數(shù)，打開軟件，單擊下拉菜單中的preference，如圖2-1所示。圖2-1系統(tǒng)

4、參數(shù)設(shè)置單擊 change system font,把字體設(shè)置為宋體 常規(guī) 8號(hào)，這樣就能夠完整的顯示出每個(gè)窗口的字體，而不會(huì)被隱藏起來。2.2制作庫文件2.2.1制作 sch庫文件由于軟件自帶的sch庫文件不能滿足我所需要畫的原理圖，所以我需要自己制作一個(gè)sch庫文件。1、打開軟件file-new新建一個(gè).ddb文件存入F盤中的my sch_lib。雙擊documents 鼠標(biāo)右鍵新建一個(gè)schematic library document,雙擊此文件開始畫圖。在這里我畫一個(gè)器件作為示范，其他原理圖與此畫法相似。根據(jù)此原件資料引腳如圖2-2來畫，其畫圖模樣不是很重要，重要的事其引腳才具有電氣

5、性,繪制前要確定參考點(diǎn)。選擇edit-jump-origin,因?yàn)閜rotel 99SE的原件都是以原點(diǎn)為參考創(chuàng)建的，所用的引腳都在該點(diǎn)附近放置，如果原件離原點(diǎn)太遠(yuǎn)，則在原理圖放置原件時(shí)會(huì)出現(xiàn)嚴(yán)重的偏離，影響放置效果。 圖2-2封裝資料俯視圖2、畫好之后如圖2-3所示，雙擊引腳，這里要注意的是，Number:引腳號(hào)，這個(gè)屬性較為重要，原理圖符號(hào)的引腳號(hào)要與封裝的引腳號(hào)對(duì)應(yīng)才可以，而name這個(gè)引腳顯示的名字不重要，引腳圓圈代表該器件和其它器件的電氣連接點(diǎn)，是向外的，最后再更改electrical其對(duì)應(yīng)的電氣性就行了。3、畫完圖之后，點(diǎn)擊toos-description輸入其封裝為smop8,然

6、后再點(diǎn) 擊toos-rename component,輸入名字之后點(diǎn)擊保存。4、這里要注意的是，如果還要畫一個(gè)原件圖，則直接在當(dāng)前頁面的toos-new component,而不需要重新創(chuàng)建一個(gè)文件（除非是不同公司種類的），這樣一個(gè).Lib文件就包含多個(gè)原理圖，在加載的時(shí)候看起來更簡(jiǎn)潔方便。2.2.2制作pcb庫文件1、打開軟件file-new 把一個(gè)新建的.ddb文件存入F盤中的my pcb_lib雙擊documents 鼠標(biāo)右鍵新建pcb library document,雙擊此文件開始作圖。2、設(shè)置編輯環(huán)境。封裝根據(jù)資料圖2-4來畫，上面一排數(shù)字單位是mm，下面單位為in。先把英制改為公

7、制，view-toggle units。再設(shè)置柵格大小，toos-library options 在layer中visible grid中改為0.5,在options窗口更改捕獲柵格x、y改為0.1，然后edit-jump-reference跳到柵格原點(diǎn)參考點(diǎn)。圖2-4 LT1965資料圖一般情況放置的焊盤要比資料圖大0.1mm左右，這里我放置引腳1焊盤，place-pad,單擊tab鍵更改其屬性，如圖2-5 。圖2-5 封裝焊盤屬性框3、放置引腳2，這時(shí)要注意兩腳的中心距離為0.65mm,即x坐標(biāo)為0，y為-0.65mm,焊盤改為橢圓,在繪制pcb框圖的時(shí)候我們要選擇topoverlya頂層

8、絲印層,紫色部分為禁止布線區(qū)，畫好之后更改其封裝名字rename更改為msop8如圖2-6。 圖2-6 封裝圖在加載自己畫的原理圖時(shí)，由于win7與protel99se不兼容，這時(shí)需要更改protel99se默認(rèn)加載原理圖路徑，即把自己的原理圖庫文件也設(shè)置為默認(rèn)原理圖庫文件，方法為打開c盤Windows-advsch99se.ini把Count=1改為2，添加自己原理圖封裝庫路徑File01=F:my sch_libljl.ddb 在加載自己畫的封裝庫時(shí)，這時(shí)用以上方法行不通，這時(shí)需要打開這個(gè)軟件默認(rèn)的封裝安裝庫路徑C盤Program Files/ Design Explorer 99SE/P

9、cb/Generic Footprints .然后打開pcb footprints.lib,同時(shí)，file open打開自己所畫的封裝庫，在左邊compoents下點(diǎn)擊封裝名字，右鍵，copy，然后再回到pcb footprints頁面，右鍵paste,這時(shí)自己所畫的封裝就復(fù)制到pcbfootprints.lib庫中。2.3畫原理圖2.3.1打開軟件，雙擊Documents,右鍵new ，Schematic Document,在左邊browse選中l(wèi)ibraries，在下邊選中自己需要的庫，然后在filter中輸入所需原件名稱，如果在filter框中沒找到自己的原件，可以點(diǎn)擊下面的find，在

10、第一個(gè)框中輸入原價(jià)名，然后find now，最后place，在鼠標(biāo)左鍵放置之前，按tab鍵設(shè)置原件屬性，如圖2-7 。圖2-7 原件屬性對(duì)話框其中Lib ref是原件在原理圖庫中的名字 Footprint為封裝，Designatror為原件標(biāo)號(hào) ，點(diǎn)擊toos-annotate可以自動(dòng)編號(hào)，這樣可以節(jié)省很多時(shí)間，Part Type為原件數(shù)值大小，按空格鍵逆時(shí)針翻轉(zhuǎn)原件。2.3.2放置好原件之后，開始放置GND,工具欄place power port，接地符號(hào)有很多種，這里改為power ground，如果這時(shí)需要放置節(jié)點(diǎn)，則place junction，如果兩條線有節(jié)點(diǎn)，則這兩條線相連，否則不

11、相連，最后放置網(wǎng)絡(luò)標(biāo)號(hào)，place label，放置時(shí)會(huì)出現(xiàn)一個(gè)黑點(diǎn)，這個(gè)黑點(diǎn)要放在導(dǎo)線上才能與另一個(gè)放置相同網(wǎng)絡(luò)標(biāo)號(hào)的導(dǎo)線相聯(lián)通，最后place wire，連接所有原件即可 2.4生成各種報(bào)表2.4.1進(jìn)行ERC檢查，design ERC 如果有錯(cuò)，則糾錯(cuò)，糾正之后要把它的標(biāo)錯(cuò)符號(hào)刪去。2.4.2生成原件清單報(bào)表:reports-bill of material,生成的這個(gè).xls方便與焊接器件和購買器件。2.4.3生成網(wǎng)絡(luò)報(bào)表:design-create netlist，網(wǎng)絡(luò)報(bào)表反映出原件與原件的連接關(guān)系。第3章 PCB的制作3.1創(chuàng)建設(shè)計(jì)文件和裝載網(wǎng)絡(luò)表3.1.1原理圖設(shè)計(jì)完成之后，就要

12、進(jìn)入電路板設(shè)計(jì)的第二個(gè)階段了，即PCB電路板設(shè)計(jì)。PCB電路板設(shè)計(jì)是在PCB編輯器中完成的，因此在進(jìn)行PCB電路板設(shè)計(jì)之前。需要?jiǎng)?chuàng)建一個(gè)空白的PCB設(shè)計(jì)文件，pcb document，然后進(jìn)入后綴為.PCB的工作界面如下圖3-1所示。圖3-1 pcb文件頁面3.1.2pcb板創(chuàng)建好后我們要在keepout layer層畫出機(jī)械層用于布局布線，在這里由于電源控制要裝在腔體里面給基片供電，這里我導(dǎo)入一個(gè)圖，這個(gè)圖是用solderworks畫出的腔體經(jīng)過autocad刪除贅余部分留下的平面圖，在file -import導(dǎo)入進(jìn)來即可，導(dǎo)入之前必須把cad的每層改為keepout layer層。3.1.

13、3在這里也可以直接點(diǎn)擊keepout layer 右鍵interactive routing畫出一個(gè)禁止布線區(qū)，在這個(gè)布線區(qū)才有電氣性，在這里我提下，如果我們自己畫好禁止布線板框后，如果需要打孔，這時(shí)有兩種方法，一種孔是pth孔，也就是金屬化孔，孔的內(nèi)側(cè)是有銅的，可以導(dǎo)電，這里我以螺絲大小M4*2為例，這種孔制作方法：place pad，tab鍵更改屬性，一般放置的內(nèi)半徑和外半徑都要比實(shí)際的螺絲大小大一毫米，更改如下圖3-3，畫好之后如圖3-4。然后另一種孔則是npth孔，是非金屬化孔，孔內(nèi)沒有銅，不導(dǎo)電，一般作為固定孔，制作方法place- full circle，如圖3-5。圖3-3 pt

14、h孔設(shè)置屬性圖3-4 pth孔 圖3-5 npth孔3.1.4把pcb板框?qū)脒M(jìn)來之后，開始加載網(wǎng)表design-load netlist或者在原理圖中直接update pcb,加載之前要檢查其錯(cuò)誤。如果在加載之后發(fā)現(xiàn)還有原件需要添加，這時(shí)我們可以在原理圖中添加原件，然后design-update pcb就可以把新添加的原件加載到pcb板上了，如圖3-6。圖3-6 加載原理圖到pcb3.1.5這里注意一點(diǎn)如果原理圖中元器件的引腳與封裝焊盤的引腳不一致，這時(shí)ERC不會(huì)報(bào)錯(cuò)，但是比當(dāng)原理圖畫好加載到pcb板時(shí)，會(huì)出現(xiàn)報(bào)錯(cuò)，找不到其中的連接點(diǎn)，最常見的是二極管和三極管，這時(shí)我們需要在pcb文件中找到

15、原件，編輯修改其焊盤引腳編號(hào)，把A,K改為1,2，也就是原理圖的name要與pin腳的name相同，修改后如下圖3-7。圖3-7 res2修改后封裝3.2布局3.2.1原件布局是指把原件封裝合理排布在電路板上的過程。我這里采用手動(dòng)布局而不自動(dòng)布局，這樣更美觀，同時(shí)符合設(shè)計(jì)需求。3.2.2略 3.2.3布局的時(shí)候一般根據(jù)原理圖來布局，在原理圖中選取原件（前提是pcb板中沒有被選取原件），然后toos-slected pcb componets,在pcb板子中就可以選中相應(yīng)的原件呈加亮，這樣便于布局。3.3布線3.3.1在布線時(shí)，必須要求布線層在信號(hào)層，如果沒在信號(hào)層，比如絲印層，則沒有電氣性，要

16、求線與線不能交叉，少走銳角線，這樣容易影響電氣性能。為了更方便移動(dòng)，這時(shí)設(shè)置一下design-option，在option選項(xiàng)中更改其參數(shù)如圖3-8。圖3-8 柵格大小設(shè)置捕捉柵格（Snap）,其作用是控制光標(biāo)每次移動(dòng)的距離。電氣柵格（Elactronical Grid）。其作用是當(dāng)畫線時(shí)，光標(biāo)處于連接點(diǎn)電氣柵格的尺寸范圍內(nèi)時(shí)，則自動(dòng)將光標(biāo)移到該連接點(diǎn)。Component柵格，即原件所能移動(dòng)范圍的大小。3.3.2一般來說，電源線要適當(dāng)?shù)拇忠稽c(diǎn)這樣就能夠承載住大一點(diǎn)的電流，在這里我采用默認(rèn)粗的線, 如果要改線寬，在design-rules-routing-width constraint中修改。

17、在布線的同時(shí)對(duì)原件進(jìn)行適當(dāng)?shù)男薷?，從而達(dá)到較高的布通率 3.3.3布完線后我們需要給器件中間接地，這時(shí)需要添加一個(gè)焊盤， place-pad,按tab鍵把形狀改為長方形rectangle,advanced把net改為GND，如圖3-10，layer在頂層,這是我們看原件的pdf詳細(xì)資料圖3-11，把長改為1.8mm,寬改為2mm。圖3-10 放置接地焊盤 圖3-11 元件資料圖3.3.4為了使接地性能更佳，我們需要添加地孔，place-via,加完過孔之后，雙擊過孔，更改其屬性，net項(xiàng)改為GND,點(diǎn)擊global,如圖3-12所示。3.3.5畫完圖之后我們進(jìn)行toos-DRC檢查，這時(shí)我發(fā)現(xiàn)

18、錯(cuò)誤如下:processing rule :borken-net constraint(on the board)violation net netr171_1 is broken into 2 sub-net.routed to 66.67%.說的是處理規(guī)則破壞了網(wǎng)絡(luò)約束，網(wǎng)絡(luò)netR_141違規(guī)了，破壞了兩個(gè)字網(wǎng)絡(luò)，布線率有66.67%，這時(shí)我們回到pcb圖看一下，在左邊browse中打開net classes，找到netR171_1，點(diǎn)擊slect，然后pcb板的相應(yīng)網(wǎng)絡(luò)就會(huì)顯示高亮，從中查找錯(cuò)誤，發(fā)現(xiàn)有一條預(yù)拉線沒有連接 如圖3-13 。另一個(gè)錯(cuò)是： 圖3-13 DRC錯(cuò)誤 圖3-14

19、 DRC錯(cuò)誤processing rule :short-circuit constrint(allowd=not allowed)(on the board).(on the board).violation between via (949.175mm,609.1mm) toplayer to bottlmlayer an trak(946.575mm)(951.675,608.8mm) toplayer.我們發(fā)現(xiàn)一條路短路了，在pcb中找到這個(gè)點(diǎn)edit-jump-new location,輸入出錯(cuò)坐標(biāo)（949.175,609.1），找到這個(gè)點(diǎn)我們發(fā)現(xiàn)，地孔放在導(dǎo)線上了，如圖3-14。還

20、有一個(gè)錯(cuò)誤就是導(dǎo)線與邊框的最小安全間距，導(dǎo)線與過孔的距離不能太小，太小就可能破壞導(dǎo)線，在pcb中design-rules-routing-clearance constraint適當(dāng)更改其安全距離，錯(cuò)誤代碼：processing rule : clearance constraint（gap=0.254） (on the board) (on the board).最后一個(gè)錯(cuò)誤代碼：processing rule : broken=net constraint(on the board) violation net gnd is broken into 52 sub-nets.routed t

21、o 0.00%.這個(gè)我們發(fā)現(xiàn)GND沒有布線，其實(shí)這個(gè)也不算是錯(cuò)誤，因?yàn)槲覀冏詈蟮讓愉併~把地孔連接起來。3.4敷銅3.4.1對(duì)地敷銅可以有效地地實(shí)現(xiàn)電路板的信號(hào)屏蔽作用，提高電路板信號(hào)的抗電磁干擾能力。點(diǎn)擊polygon plane在頂層和底層畫出一個(gè)框則敷銅完成，如圖3-15。之后保存。最后點(diǎn)擊view-board in 3D看一下3D效果，如圖3-16。3.4.2最后找到這個(gè)pcb文件右鍵Export單獨(dú)導(dǎo)出來，這時(shí)就可以發(fā)給Pcb制作廠家告訴其材料，厚度，確定其誤差精度及字符最小大小等就可以生產(chǎn)了。圖3-15 pcb敷銅之后圖形 圖3-16 pcb 3D圖3.5 電磁干擾 3.5.1電磁干

22、擾(EMI)是破壞性電磁能從一個(gè)電子設(shè)備通過輻射或傳導(dǎo)傳到另一個(gè)電子設(shè)備的過程。一般來說，EMI特指射頻信號(hào)(RF)，但電磁干擾可以在所有的頻率范圍內(nèi)發(fā)生。PCB級(jí)的EMI相關(guān)的主要包括以下幾個(gè)方面： 1封裝措施使用不適當(dāng)。如應(yīng)該用金屬封裝的器件卻用塑料封裝。 2 PCB設(shè)計(jì)不佳，完成質(zhì)量不高，電纜與接頭的接地不良。 3 不適當(dāng)甚至錯(cuò)誤的PCB布局。 PCB的分層排列及信號(hào)布線層設(shè)置不當(dāng);對(duì)于帶有高頻RF能量分布成分的選擇不當(dāng);共模與差模濾波考慮不足;接地環(huán)路引起RF和地彈;旁路和去耦不足等等。要實(shí)現(xiàn)系統(tǒng)級(jí)的EMI抑制，通常需要一些適當(dāng)?shù)姆椒ǎ哼@主要包括屏蔽、接地、濾波、去耦、適當(dāng)布線。避免導(dǎo)

23、線成環(huán)，這樣會(huì)使電感效應(yīng)和天線效應(yīng)增強(qiáng)。在我的電路中我一般在輸入口加上一個(gè)大的旁路電容，濾除高頻噪聲，然后在輸出加上幾個(gè)小的去耦電容。結(jié) 語本篇介紹了如何利用protel99SE來制作印制電路板的方法，從創(chuàng)建軟件沒有的電路圖及封裝，到畫原理圖，ERC檢查，生成各種報(bào)表，然后加載到pcb，布局布線和敷銅，最后導(dǎo)出并生產(chǎn)這一整個(gè)過程。通過學(xué)習(xí)，我對(duì)pcb制造流程有了一個(gè)大致的了解，但是從中也暴露了很多問題，如對(duì)專業(yè)術(shù)語的概念模糊，缺少經(jīng)驗(yàn)，在輸入信號(hào)及輸出信號(hào)沒分別增加旁路和去偶電容，還有就是對(duì)于射頻電路把握不住信號(hào)線電源線和地線的線寬。附 錄快捷鍵Enter 選取或啟動(dòng)按住鼠標(biāo)右鍵移動(dòng)整個(gè)浮動(dòng)窗

24、口Esc 放棄或取消F1 啟動(dòng)在線幫助窗口Tab 啟動(dòng)浮動(dòng)圖件的屬性窗口Pgup 放大窗口顯示比例Pgdn 縮小窗口顯示比例End 刷新屏幕Del 刪除點(diǎn)取的元件（1個(gè)）Ctrl+Del 刪除選取的元件（2個(gè)或2個(gè)以上）X+A 取消所有被選取圖件的選取狀態(tài)X 將浮動(dòng)圖件左右翻轉(zhuǎn)Y 將浮動(dòng)圖件上下翻轉(zhuǎn)Space 將浮動(dòng)圖件旋轉(zhuǎn)90度Ctrl+Ins 將選取圖件復(fù)制到編輯區(qū)里Shift+Ins 將剪貼板里的圖件貼到編輯區(qū)里Shift+Del 將選取圖件剪切放入剪貼板里Alt+Backspace 恢復(fù)前一次的操作Ctrl+Backspace 取消前一次的恢復(fù)Ctrl+G 跳轉(zhuǎn)到指定的位置Ctrl+F

25、 尋找指定的文字Alt+F4 關(guān)閉protelSpacebar 繪制導(dǎo)線，直線或總線時(shí)，改變走線模式V+D 縮放視圖，以顯示整張電路圖V+F 縮放視圖，以顯示所有電路部件Home 以光標(biāo)位置為中心，刷新屏幕Esc 終止當(dāng)前正在進(jìn)行的操作，返回待命狀態(tài)Backspace 放置導(dǎo)線或多邊形時(shí)，刪除最末一個(gè)頂點(diǎn)Delete 放置導(dǎo)線或多邊形時(shí)，刪除最末一個(gè)頂點(diǎn)Ctrl+Tab 在打開的各個(gè)設(shè)計(jì)文件文檔之間切換Alt+Tab 在打開的各個(gè)應(yīng)用程序之間切換A 彈出EditAlign子菜單B 彈出ViewToolbars子菜單E 彈出Edit菜單F 彈出File菜單H 彈出Help菜單J 彈出EditJump菜單L 彈出EditSet Location Makers子菜單M 彈出EditMove子菜單O 彈出Options菜單P