計(jì)算機(jī)組成原理選擇題

1、選擇題 1.   第二代計(jì)算機(jī)中使用的主要器件是【   C  】。      A、 電子管; B、 中小規(guī)模集成電路; C、 晶體管; D、 中大規(guī)模集成電路; 2.   某機(jī)字長(zhǎng)64位，1位符號(hào)位，63位表示尾數(shù)，若用定點(diǎn)整數(shù)表示，則最大正整數(shù)是【  C   】。      A、 -(264-1); B、 +(264-1) ; C、 +(263-1); D、 -(263-1) ; 3. 

2、;  存儲(chǔ)單元是指【   C  】      A、 存放1個(gè)二進(jìn)制信息位的存儲(chǔ)基元; B、 存放2個(gè)字節(jié)的所有存儲(chǔ)基元集合; C、 存放1個(gè)字節(jié)的所有存儲(chǔ)基元集合; D、 存放1個(gè)機(jī)器字的所有存儲(chǔ)基元集合; 4.   操作數(shù)尋址方式中的寄存器間接尋址方式，是指操作數(shù)在【  B   】中。      A、 寄存器(地址); B、 內(nèi)存; C、 硬盤; D、 外存; 5.   指令周期是指【

3、  C   】。      A、 CPU從主存取出一條指令加上執(zhí)行一條指令的時(shí)間; B、 CPU從主存取出一條指令的時(shí)間 ; C、 CPU執(zhí)行一條指令的時(shí)間; D、 時(shí)鐘周期時(shí)間; 6.   馮·諾依曼機(jī)工作的基本方式的特點(diǎn)是【  C   】。      A、 存貯器按內(nèi)容選擇地址; B、 多指令流單數(shù)據(jù)流; C、 按地址訪問(wèn)并順序執(zhí)行指令; D、 堆棧操作; 7.   在機(jī)器數(shù)【

4、60; B   】中，零的表示形式是唯一的。      A、 反碼; B、 移碼; C、 補(bǔ)碼; D、 原碼; 8.   為了便于實(shí)現(xiàn)多級(jí)中斷，保存現(xiàn)場(chǎng)信息最有效的辦法是采用【  C   】。      A、 存儲(chǔ)器; B、 通用寄存器; C、 堆棧; D、 外存; 9.   運(yùn)算器的核心功能部件是【   B  】。     

5、A、 通用寄存器; B、 ALU; C、 狀態(tài)條件寄存器; D、 數(shù)據(jù)總線; 10.   微程序控制器中，機(jī)器指令與微指令的關(guān)系是【  A   】。      A、 每一條機(jī)器指令由一段用微指令編成的微程序來(lái)解釋執(zhí)行; B、 一條微指令由若干條機(jī)器指令組成; C、 一段機(jī)器指令組成的程序可由一條微指令來(lái)執(zhí)行; D、 每一條機(jī)器指令由一條微指令來(lái)執(zhí)行; 11.   雙端口存儲(chǔ)器所以能進(jìn)行高速讀/寫操作，是因?yàn)椴捎谩?#160; A   】。

6、60;    A、 兩套相互獨(dú)立的讀寫電路; B、 流水技術(shù); C、 高速芯片; D、 新型器件; 12.   從器件角度看，計(jì)算機(jī)經(jīng)歷了五代變化。但從系統(tǒng)結(jié)構(gòu)看，至今絕大多數(shù)計(jì)算機(jī)仍屬于【  A   】計(jì)算機(jī)。      A、 馮·諾依曼; B、 串行; C、 智能; D、 并行; 13.   以下有關(guān)運(yùn)算器的描述，【  B   】是正確的。      A

7、、 只做加法運(yùn)算; B、 算術(shù)運(yùn)算與邏輯運(yùn)算; C、 只做算術(shù)運(yùn)算; D、 只做邏輯運(yùn)算; 14.   單級(jí)中斷系統(tǒng)中，CPU一旦響應(yīng)中斷，立即關(guān)閉【 A    】標(biāo)志，以防止本次中斷服務(wù)結(jié)束前同級(jí)的其他中斷源產(chǎn)生另一次中斷進(jìn)行干擾。      A、 中斷屏蔽; B、 中斷請(qǐng)求; C、 中斷允許; D、 DMA請(qǐng)求; 15.   CPU中跟蹤指令后繼地址的寄存器是【   B  】。      A、

8、 程序計(jì)數(shù)器; B、 指令寄存器; C、 通用寄存器; D、 地址寄存器; 16   CPU主要由哪兩個(gè)部分組成【  A  】。ALU  CACHE  CU  IC     A、 ; B、 ; C、 ; D、 ; 17.   十進(jìn)制數(shù)-128的8位補(bǔ)碼表示是【  A  】。      A、 11000000B; B、 10000001B; C、 11111111B; D、 1000000

9、0B; 18.   在下面描述的匯編語(yǔ)言基本概念中，不正確的表述是【  D  】。      A、 匯編語(yǔ)言對(duì)機(jī)器的依賴性高; B、 用匯編語(yǔ)言編寫程序的難度比高級(jí)語(yǔ)言大; C、 對(duì)程序員的訓(xùn)練要求來(lái)說(shuō)，需要硬件知識(shí); D、 匯編語(yǔ)言編寫的程序執(zhí)行速度比高級(jí)語(yǔ)言慢; 19.   寄存器間接尋址方式中，操作數(shù)在【  D  】。      A、 堆棧; B、 通用寄存器; C、 程序計(jì)數(shù)器; D、 主存單元; 20.&#

10、160;  下列關(guān)于SRAM和DRAM的描述中，正確的是【  D  】。      A、 SRAM中的數(shù)據(jù)在掉電后不會(huì)丟失，而DRAM則會(huì); B、 SRAM需要?jiǎng)討B(tài)刷新; C、 單位容量DRAM的價(jià)格更高; D、 SRAM比DRAM的速度更快; 21.   下列關(guān)于存取時(shí)間和存儲(chǔ)周期的描述中，正確的是【    】。      A、 存儲(chǔ)周期略長(zhǎng)于存取時(shí)間; B、 以上說(shuō)法均不正確; C、 存儲(chǔ)周期指一次讀操作命令發(fā)出到該操作完

11、成，將數(shù)據(jù)讀出到數(shù)據(jù)總線上所經(jīng)歷的時(shí)間; D、 存取時(shí)間指連續(xù)啟動(dòng)兩次讀操作所需間隔的最小時(shí)間; 22.   以下關(guān)于常用的指令尋址方式，正確的是【 A  】。      A、 跳躍尋址方式; B、 立即數(shù)尋址方式; C、 相對(duì)尋址方式; D、 寄存器尋址方式; 23.   發(fā)生中斷請(qǐng)求的時(shí)間條件是【  C  】。      A、 一次DMA操作結(jié)束; B、 一次I/O操作結(jié)束; C、 一條指令執(zhí)行結(jié)束; D、 機(jī)器內(nèi)部發(fā)生故

12、障; 24.   保存當(dāng)前正在執(zhí)行指令地址的寄存器是【  C  】。      A、 地址寄存器（AR）; B、 指令寄存器（IR）; C、 數(shù)據(jù)寄存器（DR）; D、 程序計(jì)數(shù)器（PC）; 25.   同步控制是【  B  】。      A、 只適用于外圍設(shè)備控制的方式; B、 由統(tǒng)一時(shí)序信號(hào)控制的方式; C、 只適用于CPU控制的方式; D、 所有指令執(zhí)行時(shí)間都相同的方式; 26.   系統(tǒng)

13、總線中地址線的功能是【  B  】。      A、 選擇外存地址; B、 指定主存和I/O設(shè)備接口電路的地址; C、 選擇進(jìn)行信息傳輸?shù)脑O(shè)備; D、 選擇主存單元地址; 27.   采用串行接口進(jìn)行7位ASCII碼傳送，帶有一位奇校驗(yàn)位，1位起始位和1位停止位，當(dāng)波特率位9600波特時(shí)，字符傳送速率為【  D  】      A、 960; B、 873; C、 480; D、 1371; 28.   偏移尋址通過(guò)

14、將某個(gè)寄存器內(nèi)容與一個(gè)形式地址相加而生成有效地址，下列尋址方式中，不屬于偏移尋址方式的是【  D  】      A、 變址尋址; B、 基址尋址; C、 相對(duì)尋址; D、 間接尋址; 29.   中斷向量地址是【 D   】      A、 例行程序入口地址; B、 子程序入口地址; C、 中斷服務(wù)程序入口地址; D、 中斷服務(wù)程序入口地址指示器; 30.   計(jì)算機(jī)的外圍設(shè)備是指【  D 】。

15、      A、 輸入/輸出設(shè)備; B、 外存儲(chǔ)器; C、 輸入輸出設(shè)備及外存儲(chǔ)器; D、 除了CPU和內(nèi)存以外的其他設(shè)備; 31.   CPU響應(yīng)中斷的時(shí)間是【   A  】。      A、 中斷源提出請(qǐng)求; B、 取指周期結(jié)束; C、 間址周期結(jié)束; D、 執(zhí)行周期結(jié)束; 32.   下列說(shuō)法中【   D  】是正確的。      A、 加法指令的執(zhí)行

16、周期一定不訪存; B、 指令的地址碼給出存儲(chǔ)器地址的加法指令，在執(zhí)行周期不一定訪存; C、 加法指令的執(zhí)行周期一定要訪存; D、 指令的地址碼給出存儲(chǔ)器地址的加法指令，在執(zhí)行周期一定訪存; 33.   基址尋址方式中，操作數(shù)的有效地址是【 C    】。      A、 寄存器內(nèi)容加上形式地址; B、 程序計(jì)數(shù)器內(nèi)容加上形式地址; C、 基址寄存器內(nèi)容加上形式地址（位移量）; D、 變址寄存器內(nèi)容加上形式地址; 34.   DMA訪問(wèn)主存時(shí)，讓CPU處于等待狀態(tài)，等DMA的一

17、批數(shù)據(jù)訪問(wèn)結(jié)束后，CPU再恢復(fù)工作，這種情況稱作【  B   】。      A、 DMA; B、 停止CPU訪問(wèn)主存 ; C、 周期挪用; D、 DMA與CPU交替訪問(wèn); 35.   下列描述中【   D  】是正確的。      A、 以上說(shuō)法均不對(duì); B、 控制器能理解、解釋并執(zhí)行所有的指令及存儲(chǔ)結(jié)果; C、 所有的數(shù)據(jù)運(yùn)算都在CPU的控制器中完成 ; D、 一臺(tái)計(jì)算機(jī)包括輸入、輸出、控制、存儲(chǔ)及算邏運(yùn)算五個(gè)單

18、元; 36.   以下【  A   】是錯(cuò)誤的。      A、 中斷向量就是中斷服務(wù)程序的入口地址; B、 軟件查詢法和硬件法都能找到中斷服務(wù)程序的入口地址; C、 中斷向量法可以提高識(shí)別中斷源的速度; D、 中斷服務(wù)程序可以是操作系統(tǒng)模塊; 37.   浮點(diǎn)數(shù)的表示范圍和精度取決于【  B   】。      A、 階碼的機(jī)器數(shù)形式和尾數(shù)的機(jī)器數(shù)形式; B、 階碼的位數(shù)和尾數(shù)的位數(shù); C、 階

19、碼的機(jī)器數(shù)形式和尾數(shù)的位數(shù); D、 階碼的位數(shù)和尾數(shù)的機(jī)器數(shù)形式; 38.   程序控制類指令的功能是【   D  】。      A、 一定是自動(dòng)加+1; B、 進(jìn)行CPU和設(shè)備之間的數(shù)據(jù)傳送; C、 進(jìn)行主存和CPU之間的數(shù)據(jù)傳送; D、 改變程序執(zhí)行的順序; 39.   對(duì)有關(guān)數(shù)據(jù)加以分類、統(tǒng)計(jì)、分析，這屬于計(jì)算機(jī)在【  B   】方面的應(yīng)用。      A、 數(shù)值計(jì)算; B、 數(shù)據(jù)處理;

20、C、 輔助設(shè)計(jì); D、 實(shí)時(shí)控制; 40.   以下關(guān)于中斷的敘述中，【  A   】是正確的。      A、 中斷方式一般用于處理隨機(jī)出現(xiàn)的服務(wù)請(qǐng)求; B、 外部設(shè)備一旦發(fā)出中斷請(qǐng)求，CPU應(yīng)立即響應(yīng); C、 外部設(shè)備一旦發(fā)出中斷請(qǐng)求，便立即得到CPU的響應(yīng); D、 程序查詢用于鍵盤中斷; 41.   在獨(dú)立請(qǐng)求方式下，若有N個(gè)設(shè)備，則【  A   】。      A、 有一個(gè)總線請(qǐng)求信號(hào)和N

21、個(gè)總線響應(yīng)信號(hào); B、 有N個(gè)總線請(qǐng)求信號(hào)和一個(gè)總線響應(yīng)信號(hào); C、 有N個(gè)總線請(qǐng)求信號(hào)和N個(gè)總線響應(yīng)信號(hào); D、 有一個(gè)總線請(qǐng)求信號(hào)和一個(gè)總線響應(yīng)信號(hào); 42.   主存和CPU之間增加高速緩沖存儲(chǔ)器的目的是【  B   】      A、 擴(kuò)大主存容量; B、 解決CPU和主存之間的速度匹配問(wèn)題; C、 既擴(kuò)大主存容量，又提高了存取速度; D、 擴(kuò)大輔存容量; 43.   在浮點(diǎn)機(jī)中，判斷原碼規(guī)格化形式的原則是【   D  】 &#

22、160;    A、 尾數(shù)的第一數(shù)位為1，數(shù)符任意; B、 階符與數(shù)符不同; C、 尾數(shù)的符號(hào)位與第一數(shù)位不同; D、 尾數(shù)的符號(hào)位與第一數(shù)位相同; 44.   超標(biāo)量技術(shù)是【  C   】      A、 縮短原來(lái)流水線的處理器周期; B、 把流水線的處理數(shù)據(jù)量提升到超過(guò)原來(lái)設(shè)計(jì)的標(biāo)準(zhǔn); C、 在每個(gè)時(shí)鐘周期內(nèi)同時(shí)并發(fā)多條指令; D、 把多條能并行操作的指令組合成一條具有多個(gè)操作碼字段的指令; 45. Cache的地址映射中【 A  

23、  】比較多的采用“按內(nèi)容尋址”的相聯(lián)存儲(chǔ)器來(lái)實(shí)現(xiàn)。     A、 全相聯(lián)映象; B、 以上都有; C、 組相聯(lián)映象; D、 直接映象; 46.   第一代計(jì)算機(jī)中使用的主要器件是【  B   】。      A、 中大規(guī)模集成電路; B、 電子管; C、 中小規(guī)模集成電路; D、 晶體管; 47.   下列用來(lái)表示計(jì)算機(jī)的性能指標(biāo)不正確的是【 C   】。    &

24、#160; A、 處理機(jī)字長(zhǎng); B、 總線寬度; C、 反碼; D、 MIPS; 48.   在定點(diǎn)二進(jìn)制運(yùn)算器中，減法運(yùn)算一般通過(guò)【  D   】來(lái)實(shí)現(xiàn)。      A、 補(bǔ)碼運(yùn)算的二進(jìn)制減法器; B、 原碼運(yùn)算的二進(jìn)制減法器; C、 原碼運(yùn)算的十進(jìn)制加法器; D、 補(bǔ)碼運(yùn)算的二進(jìn)制加法器; 49.   下列關(guān)于定點(diǎn)數(shù)和浮點(diǎn)數(shù)運(yùn)算結(jié)果溢出的說(shuō)法正確的是【   C  】。      A、 浮點(diǎn)數(shù)階

25、碼上溢指超過(guò)當(dāng)前浮點(diǎn)數(shù)所能表示的最大數(shù); B、 浮點(diǎn)數(shù)階碼下溢一般指運(yùn)算結(jié)果為0; C、 定點(diǎn)數(shù)下溢指運(yùn)算結(jié)果為0; D、 定點(diǎn)數(shù)上溢指超過(guò)它所能表示的最大數(shù); 50.   存儲(chǔ)器中表示存儲(chǔ)的最小單位是【   C  】。      A、 存儲(chǔ)器; B、 以上說(shuō)法均不對(duì); C、 存儲(chǔ)位元; D、 存儲(chǔ)單元; 51.   存儲(chǔ)器的隨機(jī)訪問(wèn)方式是指【   A  】。      A、 可按地址訪問(wèn)存儲(chǔ)器任

26、一編址單元，其訪問(wèn)時(shí)間相同且與地址無(wú)關(guān); B、 按隨機(jī)文件訪問(wèn)存儲(chǔ)器; C、 可隨意訪問(wèn)存儲(chǔ)器; D、 可對(duì)存儲(chǔ)器進(jìn)行讀出與寫入; 52.   下列關(guān)于并行存儲(chǔ)器的說(shuō)法，不正確的是【  C   】。      A、 雙端口存儲(chǔ)器是指同一個(gè)存儲(chǔ)器具有兩組相互獨(dú)立的讀寫控制電路。; B、 多模塊交叉存儲(chǔ)器中地址在模塊中按交叉方式安排; C、 雙端口和多模塊交叉存儲(chǔ)器均采用空間并行技術(shù)。; D、 主存儲(chǔ)器是線性編址的; 53.   關(guān)于Cache(高速緩沖存儲(chǔ)器)的說(shuō)法中，錯(cuò)誤的是

27、【   C  】。      A、 在體系結(jié)構(gòu)上，Cache存儲(chǔ)器位于主存與CPU之間; B、 使用Cache存儲(chǔ)器并不能擴(kuò)大主存的容量; C、 Cache的命中率只與其容量相關(guān); D、 Cache存儲(chǔ)器存儲(chǔ)的內(nèi)容是主存部分內(nèi)容的拷貝; 54.   操作數(shù)地址，為某一寄存器內(nèi)容和位移量之和，可以是【  B   】尋址方式。      A、 基址尋址方式; B、 以上三種方式; C、 變址尋址方式; D、 相對(duì)尋址方式

28、 ; 55.   某計(jì)算機(jī)的指令流水線由四個(gè)功能段組成，指令流經(jīng)各功能段的時(shí)間（忽略各功能段之間的緩存時(shí)間）分別是90ns、80ns、70ns和60ns，則該計(jì)算機(jī)的流水線操作周期應(yīng)設(shè)計(jì)為【  C   】。      A、 80ns; B、 70ns; C、 90ns; D、 60ns; 56.   CPU對(duì)整個(gè)計(jì)算機(jī)系統(tǒng)的運(yùn)行是極其重要的，它具有下列選項(xiàng)列出的哪些基本功能【   B  】。指令控制時(shí)間控制數(shù)據(jù)加工 操作控制 

29、    A、 ; B、 ; C、 ; D、 ; 57.   假設(shè)某系統(tǒng)總線在一個(gè)總線周期中并行傳輸4字節(jié)信息，一個(gè)總線周期占用2個(gè)時(shí)鐘周期，總線時(shí)鐘頻率為10MHz，則總線帶寬是【   D  】。      A、 10MB/s; B、 80MB/S; C、 40MB/S; D、 20MB/S; 58.   假設(shè)某計(jì)算機(jī)的存儲(chǔ)系統(tǒng)由Cache和主存組成，某程序執(zhí)行過(guò)程中訪存10000次，其中訪問(wèn)Cache缺失（未命中）500次，則Cache的命中率

30、是【  A   】。      A、 95%; B、 9.5%; C、 50%; D、 5%; 59.   同步通信之所以比異步通信具有較高的傳輸頻率，是因?yàn)橥酵ㄐ拧?#160; D   】。      A、 不需要應(yīng)答信號(hào); B、 各部件存取時(shí)間比較接近; C、 總線長(zhǎng)度較短; D、 用一個(gè)公共時(shí)鐘信號(hào)進(jìn)行同步; 60.   計(jì)算機(jī)的外圍設(shè)備是指【  A   】。

31、      A、 除了CPU和內(nèi)存以外的其他設(shè)備; B、 輸入/輸出設(shè)備及外存儲(chǔ)器; C、 外存儲(chǔ)器; D、 輸入/輸出設(shè)備; 61、馮諾依曼機(jī)工作的基本方式的特點(diǎn)是【 B 】。A 多指令流單數(shù)據(jù)流 B 按地址訪問(wèn)并順序執(zhí)行指令C 堆棧操作 D 存貯器按內(nèi)容選擇地址62、在機(jī)器數(shù)【 B 】中，零的表示形式是唯一的。A 原碼 B 補(bǔ)碼 C 移碼 D 反碼63、在定點(diǎn)二進(jìn)制運(yùn)算器中，減法運(yùn)算一般通過(guò)【 D 】來(lái)實(shí)現(xiàn)。A 原碼運(yùn)算的二進(jìn)制減法器 B 補(bǔ)碼運(yùn)算的二進(jìn)制減法器C 原碼運(yùn)算的十進(jìn)制加法器 D 補(bǔ)碼運(yùn)算的二進(jìn)制加法器64、馮諾依曼計(jì)算機(jī)中指令和數(shù)據(jù)均以

32、二進(jìn)制形式存放在存儲(chǔ)器中，CPU區(qū)分它們的依據(jù)是【 C 】。 A 指令操作碼的譯碼結(jié)果 B 指令和數(shù)據(jù)的尋址方式 C 指令周期的不同階段 D 指令和數(shù)據(jù)所在的存儲(chǔ)單元 65、一個(gè)C語(yǔ)言程序在一臺(tái)32位機(jī)器上運(yùn)行。程序中定義了三個(gè)變量xyz，其中x和z是int型，y為short型。當(dāng)x=127，y=-9時(shí)，執(zhí)行賦值語(yǔ)句z=x+y后，x、y、z的值分別是【 D 】。 A X=0000007FH，y=FFF9H，z=00000076H B X=0000007FH，y=FFF9H，z=FFFF0076H C X=0000007FH，y=FFF7H，z=FFFF0076H D X=0000007FH，y

33、=FFF7H，z=00000076H66、某計(jì)算機(jī)主存容量為64KB，其中ROM區(qū)為4KB，其余為RAM區(qū)，按字節(jié)編址。現(xiàn)要用2K×8位的ROM芯片和4K×4位的RAM芯片來(lái)設(shè)計(jì)該存儲(chǔ)器，則需要上述規(guī)格的ROM芯片數(shù)和RAM芯片數(shù)分別是【 D 】。 A 1、15 B 2、15 C 1、30 D 2、30 67、某機(jī)器字長(zhǎng)16位，主存按字節(jié)編址，轉(zhuǎn)移指令采用相對(duì)尋址，由兩個(gè)字節(jié)組成，第一字節(jié)為操作碼字段，第二字節(jié)為相對(duì)位移量字段。假定取指令時(shí)，每取一個(gè)字節(jié)PC自動(dòng)加1。若某轉(zhuǎn)移指令所在主存地址為2000H，相對(duì)位移量字段的內(nèi)容為06H，則該轉(zhuǎn)移指令成功轉(zhuǎn)以后的目標(biāo)地址是【 C

34、 】。 A 2006H B 2007H C 2008H D 2009H 68、下列關(guān)于RISC的敘述中，錯(cuò)誤的是【 A 】。A RISC普遍采用微程序控制器 B RISC大多數(shù)指令在一個(gè)時(shí)鐘周期內(nèi)完成 C RISC的內(nèi)部通用寄存器數(shù)量相對(duì)CISC多 D RISC的指令數(shù)、尋址方式和指令格式種類相對(duì)CISC少 69、主存貯器和CPU之間增加cache的目的是【 A 】。A 解決CPU和主存之間的速度匹配問(wèn)題B 擴(kuò)大主存貯器容量C 擴(kuò)大CPU中通用寄存器的數(shù)量 D 既擴(kuò)大主存貯器容量，又?jǐn)U大CPU中通用寄存器的數(shù)量70、某計(jì)算機(jī)的指令流水線由四個(gè)功能段組成，指令流經(jīng)各功能段的時(shí)間（忽略各功能段之間

35、的 緩存時(shí)間）分別是90ns、80ns、70ns和60ns，則該計(jì)算機(jī)的CPU時(shí)鐘周期至少是【 A 】。 A 90ns B 80ns C 70ns D 60ns71、相對(duì)于微程序控制器，硬布線控制器的特點(diǎn)是【 A 】。 A 指令執(zhí)行速度慢，指令功能的修改和擴(kuò)展容易 B 指令執(zhí)行速度慢，指令功能的修改和擴(kuò)展難 C 指令執(zhí)行速度快，指令功能的修改和擴(kuò)展容易 D 指令執(zhí)行速度快，指令功能的修改和擴(kuò)展難 72、假設(shè)某系統(tǒng)總線在一個(gè)總線周期中并行傳輸4字節(jié)信息，一個(gè)總線周期占用2個(gè)時(shí)鐘周期，總線時(shí)鐘頻率為10MHz，則總線帶寬是【 B 】。A 10MB/s B 20MB/S C 40MB/S D 80M

36、B/S73、假設(shè)某計(jì)算機(jī)的存儲(chǔ)系統(tǒng)由Cache和主存組成，某程序執(zhí)行過(guò)程中訪存1000次，其中訪問(wèn)Cache缺失（未命中）50次，則Cache的命中率是【 D 】。 A 5% B 9.5% C 50% D 95%74、下列選項(xiàng)中，能引起外部中斷的事件是【 A 】。 A 鍵盤輸入 B 除數(shù)為0 C 浮點(diǎn)運(yùn)算下溢 D 訪存缺頁(yè)75、下列有關(guān)RAM和ROM的敘述中，正確的是【 A 】。 I、 RAM是易失性存儲(chǔ)器，ROM是非易失性存儲(chǔ)器 II、 RAM和ROM都是采用隨機(jī)存取的方式進(jìn)行信息訪問(wèn) III、RAM和ROM都可用作Cache IV、RAM和ROM都需要進(jìn)行刷新 A 僅I和II B 僅II和

37、III C 僅I,II，III D 僅II，III，IV76、下列數(shù)中最小的數(shù)是【 C 】。 A （101001）2 B （52）8 C （101001）BCD D （233）16A.（101001)2=(41)十進(jìn)制 B.（52）8=(42) 十進(jìn)制 C.（101001）bcd =(29)十進(jìn)制 D.（233）16=563（十進(jìn)制）77、某DRAM芯片，其存儲(chǔ)容量為512K×8位，該芯片的地址線和數(shù)據(jù)線的數(shù)目是【 D 】。 A 8，512 B 512，8 C 18，8 D 19，878、在下面描述的匯編語(yǔ)言基本概念中，不正確的表述是【 D 】。A 對(duì)程序員的訓(xùn)練要求來(lái)說(shuō)，需要硬件知

38、識(shí)B 匯編語(yǔ)言對(duì)機(jī)器的依賴性高C 用匯編語(yǔ)言編寫程序的難度比高級(jí)語(yǔ)言大D 匯編語(yǔ)言編寫的程序執(zhí)行速度比高級(jí)語(yǔ)言慢79、寄存器間接尋址方式中，操作數(shù)在【 B 】。A 通用寄存器 B 主存單元 C 程序計(jì)數(shù)器 D 堆棧80、機(jī)器指令與微指令之間的關(guān)系是【 A 】。A 用若干條微指令實(shí)現(xiàn)一條機(jī)器指令B 用若干條機(jī)器指令實(shí)現(xiàn)一條微指令C 用一條微指令實(shí)現(xiàn)一條機(jī)器指令D 用一條機(jī)器指令實(shí)現(xiàn)一條微指令81、存儲(chǔ)單元是指【 C 】。A 存放1個(gè)二進(jìn)制信息位的存儲(chǔ)元B 存放1個(gè)機(jī)器字的所有存儲(chǔ)元集合C 存放1個(gè)字節(jié)的所有存儲(chǔ)元集合D 存放2個(gè)字節(jié)的所有存儲(chǔ)元集合82、指令周期是指【 B 】。A CPU從主存取

39、出一條指令的時(shí)間B CPU執(zhí)行一條指令的時(shí)間C CPU從主存取出一條指令加上執(zhí)行一條指令的時(shí)間D 時(shí)鐘周期時(shí)間83、發(fā)生中斷請(qǐng)求的時(shí)間條件是【A 】。A 一條指令執(zhí)行結(jié)束 B 一次I/O操作結(jié)束C 機(jī)器內(nèi)部發(fā)生故障 D 一次DMA操作結(jié)束84、為了便于實(shí)現(xiàn)多級(jí)中斷，保存現(xiàn)場(chǎng)信息最有效的辦法是采用【 B 】。A 通用寄存器 B 堆棧 C 存儲(chǔ)器 D 外存85、同步控制是【 C 】。A 只適用于CPU控制的方式 B 只適用于外圍設(shè)備控制的方式C 由統(tǒng)一時(shí)序信號(hào)控制的方式 D 所有指令執(zhí)行時(shí)間都相同的方式86、CPU中跟蹤指令后繼地址的寄存器是【 C 】。A 地址寄存器 B 程序計(jì)數(shù)器C 指令寄存器

40、 D 通用寄存器87、下列不會(huì)引起指令流水阻塞的是【A 】 A：數(shù)據(jù)旁路 B：數(shù)據(jù)相關(guān) C：條件轉(zhuǎn)移 D：資源沖突88、偏移尋址通過(guò)將某個(gè)寄存器內(nèi)容與一個(gè)形式地址相加而生成有效地址下列尋址方式中，不屬于偏移尋址方式的是【 A 】A.間接尋址 B.基址尋址 C.相對(duì)尋址 D.變址尋址89、某計(jì)算機(jī)的Cache共有16塊，采用2路組相聯(lián)映射方式（即每組2塊）。每個(gè)主存塊大小為32字節(jié)，按字節(jié)編址。主存129號(hào)單元所在主存塊應(yīng)裝入到的Cache組號(hào)是【 C 】 A0 B. 2 C. 4 D. 6 90、計(jì)算機(jī)的外圍設(shè)備是指【 D 】。 A 輸入/輸出設(shè)備 B 外存儲(chǔ)器 C 輸入輸出設(shè)備及外存儲(chǔ)器 D

41、 除了CPU和內(nèi)存以外的其他設(shè)備填空題 1.    計(jì)算機(jī)軟件包括  系統(tǒng)程序   和  應(yīng)用程序  兩大類。 2.    在計(jì)算機(jī)術(shù)語(yǔ)中，將  CPU 和  內(nèi)存儲(chǔ)器 存儲(chǔ)器合在一起稱為主機(jī)。 3.    廣泛使用的  SRAM  和   DRAM 都是半導(dǎo)體隨機(jī)讀寫存儲(chǔ)器。前者的速度比后者快，但集成度不如后者高。 4.    RISC

42、的中文名稱是 精簡(jiǎn)指令系統(tǒng)計(jì)算機(jī)  ，復(fù)雜指令系統(tǒng)計(jì)算機(jī)的英文縮寫是 CISC  。 5.    數(shù)的真值變成機(jī)器碼時(shí)有四種表示方法，即原碼表示法，  反碼 表示法，  補(bǔ)碼  表示法，以及移碼表示法。 6.    計(jì)算機(jī)中常用的機(jī)器碼有  原碼  、 補(bǔ)碼  、反碼和移碼。 7.    指令由兩個(gè)部分組成，分別是 操作碼 和 地址碼  。 8.  

43、0; 主存和cache的地址映射方式主要有 全相聯(lián)映射方式  、 直接映射方式 以及組相聯(lián)映射方式。 9.   計(jì)算機(jī)流水線中的三種相關(guān)沖突是 資源相關(guān)  、 數(shù)據(jù)相關(guān) 和 控制相關(guān) 。 10.    我們將基本指令系統(tǒng)相同、基本體系結(jié)構(gòu)相同的一系列計(jì)算機(jī)成為 系列計(jì)算機(jī) 。11.    計(jì)算機(jī)中常用的機(jī)器碼有 原碼 、 補(bǔ)碼 、反碼和移碼。 12.    指令由兩個(gè)部分組成，分別是 地址碼 和&

44、#160;操作碼 。 13.    主存和cache的地址映射方式主要有 全相聯(lián)映射  、 直接映射  以及組相聯(lián)映射方式。 14.   計(jì)算機(jī)流水線中的三種相關(guān)沖突是 資源相關(guān)  、 數(shù)據(jù)相關(guān)  和 控制相關(guān) 。 15.    我們將基本指令系統(tǒng)相同、基本體系結(jié)構(gòu)相同的一系列計(jì)算機(jī)成為  系列計(jì)算機(jī)  。16.   在DMA方式中，CPU和DMA控制器通常采用三種方法來(lái)分時(shí)使用主存，它

45、們是 停止CPU訪問(wèn) 、 周期挪用 和 DMA與CPU交替訪問(wèn) 。17.    設(shè) n = 8 （不包括符號(hào)位），則原碼一位乘需做 8 次移位和最多8次加法，補(bǔ)碼Booth算法需做8次移位和最多 9 次加法。 18.    在寫操作時(shí)，對(duì)Cache與主存單元同時(shí)修改的方法稱作 直達(dá)法 ，若每次只暫時(shí)寫入Cache，直到替換時(shí)才寫入主存的方法稱作 寫回法 。 19.   I/O與主機(jī)交換信息的方式中， 程序查詢方式 和 中斷方式  都需通

46、過(guò)程序?qū)崿F(xiàn)數(shù)據(jù)傳送，其中 程序查詢方式 體現(xiàn)CPU與設(shè)備是串行工作的。 20.    計(jì)算機(jī)系統(tǒng)由 硬件系統(tǒng) 和 軟件軟件 兩大部分組成。 21.    一個(gè)定點(diǎn)數(shù)由符號(hào)和數(shù)值域兩部分組成。根據(jù)小數(shù)點(diǎn)位置不同，定點(diǎn)數(shù)有_純小數(shù)_和純整數(shù)之分。 22.    “爸”的拼音為ba，其內(nèi)碼為兩個(gè)字節(jié)，“中”的拼音為zhong，則其內(nèi)碼為 兩個(gè)字節(jié) 。 23.    RAM的中文名稱 隨機(jī)讀寫存儲(chǔ)器 ；ROM的中文名稱是 只讀存儲(chǔ)器 。 24.  

47、60; 存儲(chǔ)器的擴(kuò)展方式主要有位擴(kuò)展、 字?jǐn)U展 和 字位擴(kuò)展 。 25.    保存當(dāng)前正在執(zhí)行的指令的寄存器是 指令寄存器 。 26.    計(jì)算機(jī)中一條指令的執(zhí)行主要分為三步： 取指令 、分析指令和執(zhí)行指令。 27、計(jì)算機(jī)軟件系統(tǒng)由 系統(tǒng) 軟件和 應(yīng)用 軟件兩大部分組成。28、一個(gè)定點(diǎn)數(shù)由_符號(hào)位_和數(shù)值域兩部分組成。根據(jù)小數(shù)點(diǎn)位置不同，定點(diǎn)數(shù)有_純小數(shù)_和純整數(shù)之分。29、對(duì)存儲(chǔ)器的要求是 容量大 ， 速度快 ，價(jià)格低。為了解決這三方面的矛盾，計(jì)算機(jī)采用多級(jí)存儲(chǔ)體系結(jié)構(gòu)。30、并行處理技術(shù)已成為計(jì)算計(jì)技術(shù)發(fā)展

48、的主流。它可貫穿于信息加工的各個(gè)步驟和階段。提高并行性的技術(shù)途徑概括起來(lái)，主要有三種形式 時(shí)間重疊 ； 資源重復(fù) ；以及資源共享。31、CPU周期也稱為 機(jī)器周期；一個(gè)CPU周期包含若干個(gè) T周期 。任何一條指令的指令周期至少需要2個(gè)CPU周期。32、流水線中存在一些相關(guān)(沖突)的情況，它使得下一條指令無(wú)法在設(shè)計(jì)的時(shí)鐘周期內(nèi)執(zhí)行。這些相關(guān)將降低流水線性能，主要有三種類型的相關(guān)（沖突）： 資源相關(guān) 、 數(shù)據(jù)相關(guān) 以及控制相關(guān)（控制沖突）。33、計(jì)算機(jī)中一條指令的執(zhí)行主要分為三步： 取指令 、 分析指令 和執(zhí)行指令。34、為了將容量較小和數(shù)據(jù)線較少的存儲(chǔ)芯片組合成規(guī)格更大的存儲(chǔ)器，就必須進(jìn)行擴(kuò)展。

49、存儲(chǔ)器擴(kuò)展的方式主要有位擴(kuò)展、 字?jǐn)U展 、以及 字位擴(kuò)展 。35、總線的集中式仲裁方式主要有 鏈?zhǔn)讲樵兎绞?、 計(jì)算器定時(shí)查詢方式 以及獨(dú)立請(qǐng)求方式。36、CPU與外設(shè)之間信息交換的控制方式主要有程序查詢方式、 程序中斷方式 、 DMA方式 、通道方式以及外圍處理機(jī)方式。37、一個(gè)完整的計(jì)算機(jī)系統(tǒng)包括 硬件 系統(tǒng)、 軟件 系統(tǒng)。38、計(jì)算機(jī)中常用的機(jī)器碼有 原碼 、 補(bǔ)碼 、反碼和移碼。39、存儲(chǔ)器按照信息的存取方式可以分為 隨機(jī)存取器 、 順序存取器 以及半順序存取器。40、主存和cache的地址映射方式主要有 全相聯(lián)映射 、 直接映射 以及組相聯(lián)映射方式。41、計(jì)算機(jī)中指令的尋址方式有 順

50、序?qū)ぶ?和 跳躍尋址 。42、我們將基本指令系統(tǒng)相同、基本體系結(jié)構(gòu)相同的一系列計(jì)算機(jī)成為 系列計(jì)算機(jī) 。43、RISC和CISC的中文名稱分別為 精簡(jiǎn)指令系統(tǒng)計(jì)算機(jī) 和 復(fù)雜指令系統(tǒng)計(jì)算機(jī) 。44、計(jì)算機(jī)系統(tǒng)中，下列部件都能夠存儲(chǔ)信息：主存CPU內(nèi)的通用寄存器cache磁帶磁盤。按照CPU存取速度排列，由快到慢依次為_23154_，其中，內(nèi)存包括_13_。45、移碼表示法主要用來(lái)表示 浮點(diǎn) 數(shù)的階碼，以便與比較兩個(gè)指數(shù)的大小，以及進(jìn)行對(duì)階操作。46、按照指令流和數(shù)據(jù)流的數(shù)量，可以將計(jì)算機(jī)系統(tǒng)分為 單指令流單數(shù)據(jù)流計(jì)算機(jī)系統(tǒng) 、 單指令流多數(shù)據(jù)流計(jì)算機(jī)系統(tǒng) 、多指令流單數(shù)據(jù)流計(jì)算機(jī)系統(tǒng)和多指令流

51、多數(shù)據(jù)流計(jì)算機(jī)系統(tǒng)。簡(jiǎn)答題 1.   計(jì)算機(jī)系統(tǒng)軟件主要有哪四種？ （1）各種服務(wù)性程序（2）語(yǔ)言程序（3）操作系統(tǒng)（4）數(shù)據(jù)庫(kù)管理系統(tǒng)2.   簡(jiǎn)要說(shuō)明浮點(diǎn)數(shù)加減法運(yùn)算的步驟。（1）0操作數(shù)檢查（2）比較階碼大小并完成對(duì)階（3）尾數(shù)進(jìn)行加或減運(yùn)算（4）結(jié)果規(guī)格化并進(jìn)行舍入處理（5）結(jié)果溢出判斷3.   指令的尋址方式有哪兩種？ （1）順序?qū)ぶ贩绞剑?）跳躍尋址方式4.   計(jì)算機(jī)控制器按照設(shè)計(jì)原理不同，可以分為哪兩種？（1）組合邏輯控制器（2）微程序控制器5.   簡(jiǎn)要說(shuō)明計(jì)算機(jī)硬件的幾大組成

52、部分。 控制器，運(yùn)算器，存儲(chǔ)器，適配器，輸入輸出設(shè)備6.   主存和CACHE的映射方式有哪些？哪種方式的檢索速度最慢？ 全相聯(lián)映射方式，直接映射方式和組相聯(lián)映射方式；全相聯(lián)映射方式最慢；7.   動(dòng)態(tài)存取器為什么要進(jìn)行刷新，刷新方式有哪些？ DRAM存儲(chǔ)位元是基于電容器上的電荷量存儲(chǔ)，這個(gè)電荷量隨著時(shí)間和溫度而減少，因此必須定期地刷新，以保證它們?cè)瓉?lái)記憶的正確信息。刷新方法有：集中式和分散式刷新。8.   集中式總線仲裁方式主要有哪些？哪種方式的響應(yīng)速度最快？ 鏈?zhǔn)讲樵兎绞?，?jì)數(shù)器定時(shí)查詢方式，獨(dú)立請(qǐng)求方式；獨(dú)立請(qǐng)求方式響應(yīng)最快；9

53、.   簡(jiǎn)述馮·諾依曼計(jì)算機(jī)的基本思想。 （1）計(jì)算機(jī)硬件的五大部分：運(yùn)算器，存儲(chǔ)器，控制器，輸入和輸出；（2）存儲(chǔ)程序，并按地址順序執(zhí)行；（2）計(jì)算機(jī)運(yùn)算基礎(chǔ)采用二進(jìn)制；10.   簡(jiǎn)要說(shuō)明CPU中斷處理流程。 關(guān)中斷，保護(hù)現(xiàn)場(chǎng)，執(zhí)行中斷服務(wù)程序，恢復(fù)現(xiàn)場(chǎng)，開中斷11.   什么是指令周期、機(jī)器周期和時(shí)鐘周期？三者有何關(guān)系? 指令周期：取出并執(zhí)行一條指令的時(shí)間；機(jī)器周期：內(nèi)存中讀取一個(gè)指令字的最短時(shí)間；時(shí)鐘周期：節(jié)拍脈沖或T周期，它是處理操作的最基本單位；指令周期通常用若干個(gè)機(jī)器周期表示，一個(gè)機(jī)器周期包含若干個(gè)時(shí)鐘周期；1

54、2.   DRAM的刷新方式主要有幾種，分別是哪些? 集中式刷新；分散式刷新；13.   指令和數(shù)據(jù)均存放在內(nèi)存中，計(jì)算機(jī)如何區(qū)分它們是指令還是數(shù)據(jù)？每個(gè)字節(jié)都有一個(gè)地址，cs指定代碼段，ip在代碼段中指定當(dāng)前要執(zhí)行的指令，ds指定數(shù)據(jù)段，具體訪問(wèn)數(shù)據(jù)由各通用指針寄存器指定，就是要訪問(wèn)的數(shù)據(jù)14.   簡(jiǎn)要說(shuō)明存儲(chǔ)器的分級(jí)。 高速緩沖存儲(chǔ)器，主存儲(chǔ)器，外存儲(chǔ)器；15.   簡(jiǎn)要說(shuō)明寄存器尋址方式和寄存器間接尋址方式的不同。 當(dāng)操作數(shù)地址在寄存器中，應(yīng)該采用寄存器間接尋址；當(dāng)操作數(shù)在寄存器中，應(yīng)該采用寄存器尋址。16

55、.   常用集中式總線仲裁方式有哪幾種？哪種方式響應(yīng)時(shí)間最快，哪種方式對(duì)電路故障最敏感。 鏈?zhǔn)讲樵兎绞剑?jì)數(shù)器定時(shí)查詢方式，獨(dú)立請(qǐng)求方式；獨(dú)立請(qǐng)求方式響應(yīng)時(shí)間最快，鏈?zhǔn)讲樵兎绞綄?duì)電路故障最敏感；17、馮.諾依曼型計(jì)算機(jī)的主要設(shè)計(jì)思想是什么？它包括哪些主要組成部分？主要設(shè)計(jì)思想：存儲(chǔ)程序，并按地址順序執(zhí)行；組成部分：運(yùn)算器，存儲(chǔ)器，控制器，輸入和輸出；18、簡(jiǎn)要說(shuō)明計(jì)算機(jī)中存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu)，并指出各層之間數(shù)據(jù)交換分別主要由誰(shuí)來(lái)控制。Cache-主存層，主存-輔存層；19、簡(jiǎn)要說(shuō)明指令的尋址方式。順序?qū)ぶ贩绞剑S尋址方式；20、簡(jiǎn)述微指令、微程序、指令、指令系統(tǒng)之間的關(guān)系。

56、若干條指令組成微指令，若干條微指令組成微程序，若干個(gè)微程序組成指令系統(tǒng)。21、請(qǐng)簡(jiǎn)述浮點(diǎn)數(shù)加減法運(yùn)算的主要步驟。零操作數(shù)檢查，對(duì)階，尾數(shù)相加減，結(jié)果規(guī)格化，結(jié)果舍入處理，結(jié)果溢出判斷22、計(jì)算機(jī)中的系統(tǒng)總線主要包括哪三種？請(qǐng)簡(jiǎn)述各自的功能以及信息傳輸?shù)姆较颉?nèi)部總線：CPU內(nèi)部鏈接各寄存器及運(yùn)算部件之間的總線；系統(tǒng)總線：CPU同計(jì)算機(jī)系統(tǒng)的其他高速功能部件相互連接的總線；I/O總線：中、低速I/O設(shè)備之間互相連接的總線；23、動(dòng)態(tài)存取器為什么要進(jìn)行刷新，刷新方式有哪些？DRAM的基本存儲(chǔ)位元是基于電容器上的電荷量存儲(chǔ)，電荷量隨著溫度和時(shí)間而減少，因此必須定期刷新，以保持它們?cè)瓉?lái)記憶的正確信息；

57、刷新方式：集中式刷新和分散式刷新；24、請(qǐng)簡(jiǎn)單說(shuō)明指令格式。指令字用二進(jìn)制代碼表示的結(jié)構(gòu)形式，由操作碼字段和地址碼字段組成；分析設(shè)計(jì)題 1.   某計(jì)算機(jī)的指令系統(tǒng)共包含15條指令，則該計(jì)算機(jī)的指令操作碼部分最少要設(shè)計(jì)為幾位的？ 2.   用128K×8的DRAM芯片構(gòu)成一個(gè)1024K×32的存儲(chǔ)器，請(qǐng)回答以下問(wèn)題：（1）共需要幾塊芯片，進(jìn)行何種擴(kuò)展？（2）存儲(chǔ)器的地址線和數(shù)據(jù)線分別是多少根？1：1024K×32 / 128K×8 =32 字位擴(kuò)展2:20 323. 采用串行接口進(jìn)行7位ASCII碼傳送，帶有1位奇

58、校驗(yàn)位、1位起始位和1位停止位，當(dāng)波特率為9600波特時(shí)，字符傳送速率為多少？ 因?yàn)樽址偣灿校?+1+1+1）=10 波特率是說(shuō)單位時(shí)間內(nèi)傳送的比特?cái)?shù)（比特率是說(shuō)單位時(shí)間內(nèi)傳送的有效比特?cái)?shù)），所以這題的字符傳送速率是9600/10=960b/s4.   一種二地址RS型指令的結(jié)構(gòu)如下所示：其中I為間接尋址標(biāo)志位，X為尋址模式字段，D為偏移量字段。通過(guò)I，X，D的組合，可構(gòu)成如下表所示的尋址方式。1-6：直接尋址，相對(duì)尋址，變址尋址，寄存器間接尋址，存儲(chǔ)器間接尋址，基址尋址5.   如下圖所示的二維中斷系統(tǒng)中。問(wèn)：（1） 在中斷情況下，CPU和設(shè)備的優(yōu)先

59、級(jí)如何考慮？請(qǐng)按降序排列各設(shè)備的中斷優(yōu)先級(jí)。（2）若CPU現(xiàn)執(zhí)行設(shè)備B的中斷服務(wù)程序，則IM2、IM1、IM0的狀態(tài)是什么？如果CPU執(zhí)行設(shè)備D的中斷服務(wù)程序，則IM2、IM1、IM0的狀態(tài)又是什么？（1）在中斷情況下，CPU的優(yōu)先級(jí)最低；各設(shè)備的優(yōu)先次序?yàn)?A->B->C)->(D->E->F)->(G->H->I)->CPU*括號(hào)中的為同級(jí)中斷源，不可進(jìn)行中斷嵌套，但同時(shí)請(qǐng)求時(shí)會(huì)有優(yōu)先權(quán)的區(qū)分；(2):由于設(shè)備B的優(yōu)先權(quán)最高，則在執(zhí)行設(shè)備B的中斷服務(wù)時(shí)要禁止同級(jí)和低級(jí)所有中斷源的請(qǐng)求，因此IM2IM1IM0=111；若執(zhí)行設(shè)備D的中斷服

60、務(wù)，則設(shè)備A、B、C均可發(fā)生中斷嵌套，因此IM2IM1IM0=011；6. 設(shè)主存容量1MB，cache容量16KB，塊的大小為512B，采用全相聯(lián)映射方式。1）寫出cache的地址格式。2）寫出主存的地址格式。3）塊表的容量多大？ 同計(jì)算題5 7.   設(shè)某存儲(chǔ)系統(tǒng)的存取周期為500ns，每個(gè)存取周期可訪問(wèn)16位，則該存儲(chǔ)器的帶寬是多少？ 存儲(chǔ)帶寬= 每周期的信息量 / 周期時(shí)長(zhǎng) = 16位/(500 10-9)秒 = 3.2 107 位/秒 = 32 106 位/秒 = 32M位/秒8.   用2M×8的SRAM芯片構(gòu)成一個(gè)16M×

61、;8的存儲(chǔ)器，請(qǐng)回答以下問(wèn)題：（1）共需要幾塊芯片，進(jìn)行如何擴(kuò)展？16M×8 / 2M×8 =8（塊）進(jìn)行字?jǐn)U展（2） 數(shù)據(jù)線、地址線、控制線分別怎么連接？ 數(shù)據(jù)線：各芯片的數(shù)據(jù)線均直接與CPU的8位數(shù)據(jù)總線連接；地址線：各芯片的地址線均直接與CPU的最低21位地址線連接；控制線：讀寫信號(hào)直接連接；剩余的高3位地址線和/MREQ和譯碼產(chǎn)生各芯片的片選信號(hào)/CS；9.   假設(shè)在一般程序中浮點(diǎn)開平方操作FPSQR所占的比例為2%，它的CPI為100；其他浮點(diǎn)操作FP所占的比例為23%，它的CPI4.0；其余75%指令的CPI1.33，計(jì)算該處理機(jī)的CPI。

62、如果FPSQR操作的CPI也為4.0，重新計(jì)算CPI。 10.   有一個(gè)字長(zhǎng)為32位的浮點(diǎn)數(shù)，符號(hào)位1位；階碼8位，用移碼表示；尾數(shù)23位，用補(bǔ)碼表示；基數(shù)為2，請(qǐng)寫出：最大數(shù)的二進(jìn)制表示   最小數(shù)的二進(jìn)制表示11.   假設(shè)CPU字長(zhǎng)為16位，指令格式結(jié)構(gòu)如下所示，試分析指令格式及尋址方式特點(diǎn)。 單字長(zhǎng)二地址指令； 操作碼OP可指定 =16條指令； 有8個(gè)通用寄存器，支持8種尋址方式； 可以是RR型指令、SS型指令、RS型指令、12.   某機(jī)有5個(gè)中斷源L0L4，按中斷響應(yīng)優(yōu)先級(jí)從高到低為L(zhǎng)0L1L2L3L

63、4，現(xiàn)要求將中斷處理次序改為L(zhǎng)1L3L4L0L2，請(qǐng)寫出各中斷源（L0L4）的屏蔽字。 中斷源屏蔽字（ L0L1L2L3L4 ）L0 10100L1 11111L2 00100L3 10111L4 1010113、設(shè)x補(bǔ)=a0.a1a2a6，其中ai取0或1，若要x>-0.5，求a0，a1，a2，a6的取值。14、用32K×8位的EPROM芯片組成128K×16位的只讀存儲(chǔ)器，試問(wèn)：（1）數(shù)據(jù)寄存器多少位？ 16/8=2（2）地址寄存器多少位？ 128/32=4（3）共需多少個(gè)EPROM芯片？ 2×4=815、磁盤組有6片磁盤，每片有兩個(gè)記錄面，最上最下兩個(gè)

64、面不用。存儲(chǔ)區(qū)域內(nèi)徑22cm，外徑33cm，道密度為40道/cm，內(nèi)層位密度400位/cm。（圓周率取3.14）問(wèn)：（1）共有多少柱面？（2）盤組總存儲(chǔ)容量是多少？同計(jì)算題816、一種二地址RS型指令的結(jié)構(gòu)如下所示： 6位 4位 1位 2位 16位OP通用寄存器IX偏移量D其中I為間接尋址標(biāo)志位，X為尋址模式字段，D為偏移量字段。通過(guò)I，X，D的組合，可構(gòu)成如下表所示的尋址方式。尋址方式IX有效地址E算法說(shuō)明（1）000E=D（2）001E=（PC）±DPC為程序計(jì)數(shù)器（3）010E=（R2）±DR2為變址寄存器（4）111E=（R3）（5）100E=（D）（6）011E=

65、（R1）±DR1為基址寄存器請(qǐng)寫出尋址方式（1）（6）的名稱。1-6：直接尋址，相對(duì)尋址，變址尋址，寄存器間接尋址，存儲(chǔ)器間接尋址，基址尋址17、 假設(shè)某及其有80條指令，平均每條指令由4條微指令組成，其中有一條取指微指令是所有指令公用的。已知微指令長(zhǎng)度為32位，請(qǐng)估算控制存儲(chǔ)器容量。（180×3）×4=964B18、設(shè)主存容量1MB，cache容量16KB，塊的大小為512B，采用全相聯(lián)映射方式。1）寫出cache的地址格式。2）寫出主存的地址格式。3）塊表的容量多大？ 同計(jì)算題5計(jì)算與綜合題 1.  已知x和y，用變形補(bǔ)碼計(jì)算x+y，同時(shí)指

66、出結(jié)果是否溢出，如果溢出請(qǐng)指明是哪種溢出。（上機(jī)考試中可以不列豎式計(jì)算）1）x=+11011，y=+00011             2）x=-10110，y=-010112.已知cache存儲(chǔ)周期40ns，主存存儲(chǔ)周期200ns，cache/主存系統(tǒng)平均訪問(wèn)時(shí)間為50ns，求cache的命中率是多少？解：已知cache主存系統(tǒng)平均訪問(wèn)時(shí)間ta=50ns，而ta = h*tc+(1-h)*tm；所以 h*tc+tm-h*tm=50ns ,(tc-tm)*h=50-tmh=(50-tm)/(tc-tm)=(50-200)/(40-200)=150/160=93.75%3.   有一個(gè)1024K×32位的存儲(chǔ)器，有128K×8位的DRAM芯片構(gòu)成。問(wèn)：（1）總共需要多少DRAM芯片？（2）采用異步式刷新，如單