串行AD實驗預(yù)習(xí)報告(共6頁)

1、精選優(yōu)質(zhì)文檔-傾情為你奉上串行AD實驗預(yù)習(xí)報告一實驗?zāi)康膶W(xué)習(xí)使用串行模數(shù)轉(zhuǎn)換芯片TLC549進行電壓采集和數(shù)據(jù)處理。二實驗原理 TLC549是美國德州儀器（TI）公司生產(chǎn)的8位串行逐次比較型A/D轉(zhuǎn)換芯片。通用微處理器通過串行控制線可實現(xiàn)對該芯片的控制。該芯片具有4MHz片內(nèi)系統(tǒng)時鐘和軟、硬件控制電路，轉(zhuǎn)換時間最長17s， 轉(zhuǎn)換速度為40 000次/s?？偸д{(diào)誤差最大為±0.5LSB，典型功耗值為6mW。管腳封裝如圖1所示：圖1 TLC549管腳封裝圖管腳定義為：4、8腳為電源輸入和接地；2腳AIN模擬采樣電壓的輸入；5腳-CS為片選信號，當(dāng)-CS為高時，數(shù)據(jù)輸出DATA_OUT 端

2、處于高阻狀態(tài)；7腳I/OCLK為時鐘信號的輸入；6腳DOUT為轉(zhuǎn)換后的串行數(shù)據(jù)輸出；1、3腳為參考電壓輸入，其中1腳REF+，3腳REF-，通常為保證器件工作良好，REF+電壓應(yīng)高于REF-電壓至少1V，為減少誤差，建議相差4.75V以上。TLC549的工作時序如圖2所示：圖2 TLC549工作時序圖如上圖所示，首先將CS置低，內(nèi)部電路在測得CS下降沿后，等待ten后自動將前一次轉(zhuǎn)換結(jié)果的最高位(D7)位輸出到DATA OUT端上。前四個IO_CLOCK 周期的下降沿依次移出第2、3、4 和第5 個位(D6、D5、D4、D3)，片上采樣保持電路在第4個IO_CLOCK 下降沿開始采樣模擬輸入。

3、接下來的3個IO_CLOCK 周期的下降沿移出第6、7、8(D2、D1、D0)個轉(zhuǎn)換位。最后，片上采樣保持電路在第8個I/O CLOCK 周期的下降沿后，開始A/D轉(zhuǎn)換。第8個IO_CLOCK后，CS 必須為高，或IO_CLOCK保持低電平，這種狀態(tài)需要維持tconv以等待保持和轉(zhuǎn)換工作的完成。三實驗設(shè)備及器件PC機，DP-51PROC單片機綜合仿真試驗儀。四實驗內(nèi)容1. 實驗要求1.1 REF+連基準(zhǔn)源的+5V（通過可調(diào)電阻調(diào)整），CLK、DAT和-CS分別連P10、P11和P12。D2區(qū)電位器的輸出連ANIN。通過單片機P1口控制串行AD轉(zhuǎn)換芯片TLC549實現(xiàn)模擬電壓信號的采集，并存入內(nèi)

4、部數(shù)據(jù)存儲器。記錄10組不同的電壓轉(zhuǎn)換值，并分析誤差。1.2 使用信號源產(chǎn)生0+5V區(qū)間的正弦波，使用串行A/D轉(zhuǎn)換芯片TLC549實現(xiàn)信號采集，并利用采樣定律分析采樣頻率與輸入信號頻率的關(guān)系。2. 實驗設(shè)計TLC549在進行本次轉(zhuǎn)換時，所讀取的實際上是上次轉(zhuǎn)換的值，這一點在編程時需要注意。另外，由于AD采樣時可能會受到噪聲的干擾，所以最終的AD轉(zhuǎn)換結(jié)果與實際模擬值之間存在一定的誤差，只要這一誤差足夠小且滿足誤差允許的范圍，則可以認為AD轉(zhuǎn)換是精確的。在利用采樣定律分析采樣頻率與信號頻率的關(guān)系時，可以利用定時器產(chǎn)生固定的時間間隔，即采樣間隔。利用采樣得到的數(shù)據(jù)進行擬合，或者用matlab進行頻

5、譜分析，就可以得知波形是否有失真，進而得知該情況下的采樣頻率是否合理。由于可能需要多次測量，所以選定一適合的信號頻率，在該信號頻率下，采樣頻率應(yīng)該滿足采樣定律，然后上下調(diào)整信號頻率，這樣就免去了每次測量都要修改定時中斷的麻煩，所以固定采樣頻率，調(diào)整信號頻率，這樣就比較簡單。假設(shè)適合的信號頻率為5KHz，則采樣頻率定為10.24KHz（采樣頻率取得稍大），定時器計數(shù)值為921.6K/10.24K = 90D，則計數(shù)初值為256-90=166D=A6H，計數(shù)器工作在方式2，且開放中斷。3. 程序流程圖 圖3 實驗要求1流程圖圖4 實驗要求2流程圖4. 電路連接圖圖5 AD轉(zhuǎn)換硬件連接圖5. 程序清

6、單5.1 記錄10組不同電壓的轉(zhuǎn)換值CS BIT P1.2 ;定義使能信號CSDAT BIT P1.1 ;定義數(shù)據(jù)輸入管腳CLK BIT P1.0 ;定義時鐘信號 AD_DATA DATA 30H ;AD轉(zhuǎn)換結(jié)果緩沖區(qū) ORG 8000H ;偽指令，定義代碼存放開始地址，硬件仿真 LJMP MAIN ORG 8100H ;偽指令，以下代碼從8100H開始存放MAIN: ACALL TLC549_ADC ;首次啟動AD轉(zhuǎn)換 MOV R7, #0FFH ;延時，等待轉(zhuǎn)換結(jié)束DJNZ R7, $ ACALL TLC549_ADC ;讀取上次ADC值，再次啟動轉(zhuǎn)換MOV AD_DATA, A ;轉(zhuǎn)換結(jié)

7、果送緩沖區(qū)SJMP $TLC549_ADC: CLR A ;清零寄存器CLR CLK ;準(zhǔn)備提供上升沿，送出結(jié)果 CLR CS ;選中TLC549 MOV R6, #8 TLCAD_L1: SETB CLK ;送出轉(zhuǎn)換結(jié)果的一位NOP NOP MOV C, DAT RLC A CLR CLK ; DAT=0，為讀出下一位數(shù)據(jù)做準(zhǔn)備NOP DJNZ R6, TLCAD_L1 ;等待8位轉(zhuǎn)換結(jié)果全部送出SETB CS ;禁止TLC549，再次啟動A/D轉(zhuǎn)換SETB CLK ;拉高時鐘信號RET ;函數(shù)返回;END5.2 分析采樣頻率與信號頻率的關(guān)系CS BIT P1.2 ;定義使能信號CSDAT

8、BIT P1.1 ;定義數(shù)據(jù)輸入管腳CLK BIT P1.0 ;定義時鐘信號 AD_DATA DATA 30H ;AD轉(zhuǎn)換結(jié)果緩沖區(qū)首地址 ORG 8000H ;偽指令，定義代碼存放開始地址，硬件仿真 LJMP MAIN ORG 800BH ;偽指令，存儲T0中斷的服務(wù)函數(shù)入口地址LJMP INTT0ORG 8100H ;偽指令，以下代碼從8100H開始存放MAIN: MOV R1, #AD_DATA ;取緩沖區(qū)首地址ACALL TLC549_ADC ;首次啟動AD轉(zhuǎn)換 MOV TMOD, #02H ;T0工作在方式2MOV TH0, #A6H MOV TL0, #A6H ;設(shè)置采樣頻率，10

9、.24KSETB ET0 ;允許T0中斷SETB EA ;開放CPU中斷 SETB TR0 ;啟動T0SJMP $TLC549_ADC: CLR A ;清零寄存器CLR CLK ;準(zhǔn)備提供上升沿，送出結(jié)果 CLR CS ;選中TLC549 MOV R6, #8 TLCAD_L1: SETB CLK ;送出轉(zhuǎn)換結(jié)果的一位NOP NOP MOV C, DAT RLC A CLR CLK ; DAT=0，為讀出下一位數(shù)據(jù)做準(zhǔn)備NOP DJNZ R6, TLCAD_L1 ;等待8位轉(zhuǎn)換結(jié)果全部送出SETB CS ;禁止TLC549，再次啟動A/D轉(zhuǎn)換SETB CLK ;拉高時鐘信號RET ;函數(shù)返回ORG 8400H INTT0: ACALL TLC5