譯碼器課程設(shè)計(jì)報(bào)告

1、精選優(yōu)質(zhì)文檔-傾情為你奉上EDA技術(shù)實(shí)驗(yàn)報(bào)告 3-8譯碼器的設(shè)計(jì)一實(shí)驗(yàn)?zāi)康?. 通過(guò)一個(gè)簡(jiǎn)單的3-8譯碼器的設(shè)計(jì)，掌握組合邏輯電路的設(shè)計(jì)方法。2. 掌握組合邏輯電路的靜態(tài)測(cè)試方法。3. 初步了解QUARTUS軟件的基本操作和應(yīng)用。4. 初步了解可編程邏輯器件的設(shè)計(jì)全過(guò)程。二 實(shí)驗(yàn)原理 3-8譯碼器的三輸入，八輸出。輸入信號(hào)N用二進(jìn)制表示，對(duì)應(yīng)的輸出信號(hào)N輸出高電平時(shí)表示有信號(hào)產(chǎn)生，而其它則為低電平表示無(wú)信號(hào)產(chǎn)生。其真值表如下圖所示：輸入輸出ABCD7D6D5D4D3D2D1D000000000001001000000100100000010001100001000100000100001010

2、01000001100100000011110000000 當(dāng)使能端指示輸入信號(hào)無(wú)效或不用對(duì)當(dāng)前的信號(hào)進(jìn)行譯碼時(shí)，輸出端全為高電平，表示任何信號(hào)無(wú)效。三 實(shí)驗(yàn)內(nèi)容 用三個(gè)撥動(dòng)開(kāi)關(guān)來(lái)表示三八譯碼器的三個(gè)輸入(A,B,C),用八個(gè)LED來(lái)表示三八譯碼器的八個(gè)輸出（D0-D7）。通過(guò)與實(shí)驗(yàn)箱的FPGA接口相連，來(lái)驗(yàn)證真值表中的內(nèi)容。表1-2撥動(dòng)開(kāi)關(guān)與FPGA管腳連接表信號(hào)名稱(chēng)對(duì)應(yīng)FPGA管腳名信號(hào)說(shuō)明K1H8從K1輸出到FPGA的H8K2J8從K2輸出到FPGA的J8K3J9從K3輸出到FPGA的J9表1-3LED 燈與FPGA管腳連接表(當(dāng)FPGA與其對(duì)應(yīng)的接口為高電平時(shí)，LED會(huì)發(fā)亮)信號(hào)名稱(chēng)對(duì)

3、應(yīng)FPGA管腳名信號(hào)說(shuō)明LED1G13從FPGA的G13至LED1LED2G15從FPGA的G15至LED1LED3G14從FPGA的G14至LED1LED4H12從FPGA的H12至LED1LED5H11從FPGA的H11至LED1LED6J10從FPGA的J10至LED1LED7L9從FPGA的L9至LED1LED8H1O從FPGA的H10至LED1四 實(shí)驗(yàn)歩驟1. 建立工程文件2建立圖形設(shè)計(jì)軟件（1） 將要選擇的器件符號(hào)放置在圖形編輯器的工作區(qū)域，用正交節(jié)點(diǎn)工具將原件安裝起來(lái)，然后定義端口的名稱(chēng)。結(jié)果如下圖：3.編譯前設(shè)置（1） 選擇目標(biāo)芯片（2） 選擇目標(biāo)芯片的引腳狀態(tài)4.對(duì)設(shè)計(jì)文件進(jìn)行編譯五 管腳的分配根據(jù)表1-2和1-3的數(shù)據(jù)進(jìn)行管腳的設(shè)置1六 對(duì)文件進(jìn)行仿真 按下Report按鈕觀察仿真結(jié)果，如下：6.從設(shè)計(jì)文件到目標(biāo)器件的加載七 實(shí)驗(yàn)現(xiàn)象以及結(jié)果 文件加載到目標(biāo)器件后，撥動(dòng)撥動(dòng)開(kāi)關(guān)，LED燈會(huì)按照真值表對(duì)應(yīng)的燈點(diǎn)亮。八 實(shí)驗(yàn)心得 通過(guò)本次實(shí)驗(yàn)