博士論文開題報告-文獻(xiàn)綜述

1、上海袞遹大學(xué)博士學(xué)位論文開題報告文獻(xiàn)綜述學(xué)號：0040509010研究生：王新建導(dǎo)師：吳建生教授姜傳海教授研究方向：學(xué)科：材料學(xué)學(xué)院：材料科學(xué)與工程系入學(xué)時間：2004 年 9 月開題時間：2005 年 10 月 20 日學(xué)科代碼編號0 引言 1.1 .大規(guī)模集成電路的發(fā)展以及銅互連工藝的概述 21.1. 大規(guī)模集成電路的發(fā)展概況 21.2. ULSI 中鋁互連線的發(fā)展 41.3. ULSI 中銅互連線工藝的提出、發(fā)展及存在的問題 51.3.1. 銅互連工藝的提出 51.3.2. 銅互連技術(shù)的主要問題 82 .銅互連的擴(kuò)散阻擋層的發(fā)展現(xiàn)狀的概述 1.03 .擴(kuò)散基本理論以及銅互連薄膜中的二維擴(kuò)

2、散研究的現(xiàn)狀 123.1. Fick 擴(kuò)散定律及擴(kuò)散系數(shù) 133.1.1. Fick 第二擴(kuò)散定律 133.1.2. 擴(kuò)散系數(shù)的確定及 Arrhenius 公式 143.2. 薄膜擴(kuò)散理論 143.2.1. 單晶薄膜的擴(kuò)散動力學(xué)理論的研究 153.2.2. 多晶薄膜擴(kuò)散動力學(xué)理論的研究 163.3. 溶質(zhì)對晶粒間界擴(kuò)散的影響 213.3.1.溶質(zhì)在高溫時增加晶粒間界擴(kuò)散 213.3.2. 溶質(zhì)在低溫時減小晶粒間界的擴(kuò)散 223.4. 銅薄膜中銅原子層間的擴(kuò)散失效 224 .銅互連膜合金化的研究現(xiàn)狀 235 .本課題的研究思想、研究目標(biāo)和研究內(nèi)容及可行性分析 255.1. 本課題的研究思想 25

3、5.2. 研究的內(nèi)容、研究目標(biāo)及擬解決的關(guān)鍵問題 256 .年度研究計劃及預(yù)期研究結(jié)果 287 .目前的初步研究結(jié)果 28參考文獻(xiàn) 31.0 引言金屬化是集成電路一道重要的工序，在集成電路制造工藝中 Al 是最早使用的內(nèi)連線材料，然而隨著集成電路集成度的不斷提高，鋁線逐漸不能適應(yīng)新的要求。其中電阻率偏高和易產(chǎn)生電遷移失效是 Al 線的主要不足。采用 Cu 作為內(nèi)連線材料有以下優(yōu)點(diǎn)：（a）電阻率低。Cu 的電阻率是 1.7 科 cm,比 Al 的電阻率 2.7 科m（200C）低，降低了 RC 延遲，提高了集成電路的速度。（b）降低損耗，窄的線寬消耗更少的能量。（c）高的布線密度。窄的線寬意味著

4、單位面積上可以有更高的布線密度，同時意味著減少布線的層數(shù)。（d）高的抗電遷移能力。Cu 的熔點(diǎn)比 Al 高，因此有更好的抗電遷移能力。雖然 Cu 有良好的電學(xué)性能，但是集成電路是一個體系，引入 Cu 可能會產(chǎn)生新的力學(xué)和電學(xué)問題，引入 Cu 后主要產(chǎn)生以下問題：（a）Cu 對 Si 有很強(qiáng)的擴(kuò)散能力。Cu 擴(kuò)散到 Si中去會與 Si 發(fā)生反應(yīng)導(dǎo)致集成電路失效。（b）Cu 與 Si 基體的結(jié)合強(qiáng)度不高，易脫落。（c）Cu 在低溫下（200C）易氧化，而且不會形成致密的氧化膜以防止進(jìn)一步氧化。（d）Cu 在熱循環(huán)過程中要承受比 Al 更大的熱應(yīng)力。為了解決上面的問題通常采用如下兩種措施：（a）一般

5、在 Cu 與 Si 基底之間鍍一層擴(kuò)散阻擋層以減緩 Cu 與 Si 基底的擴(kuò)散和反應(yīng)，同時提高 Cu 膜與 Si 基底的結(jié)合強(qiáng)度。（b）在 Cu 中加入合金元素以提高 Cu 的抗氧化、抗電遷移能力，同時提高 Cu 的力學(xué)性能。由于采用常規(guī)的氣相沉積方法獲得的擴(kuò)散阻擋層的臺階覆蓋性差，薄膜較厚，因此，合金化作為一種潛在的有效提高界面結(jié)合力以及阻止銅硅互擴(kuò)散的方法，引起了越來越多的人的關(guān)住。國內(nèi)外已經(jīng)對合金元素加入到銅互連線中的影響進(jìn)行了較多的研究，然而，關(guān)于合金元素對銅/硅界面處的相互作用、界面反應(yīng)以及元素間相互擴(kuò)散的影響的報道還很少。近來，M.J.Frederick和 G.Ramanath 的

6、一篇文章對 Cu-Mg/SiO2 薄膜系統(tǒng)的界面發(fā)應(yīng)以及相互擴(kuò)散進(jìn)行了報道。 結(jié)果表明合金元素的加入對提高銅互連膜的性能較大影響。本文就是針對銅互連工藝中的影響集成電路質(zhì)量的銅硅互擴(kuò)散，根據(jù)二維薄膜材料的擴(kuò)散特點(diǎn)，對導(dǎo)電薄膜材料銅的擴(kuò)散規(guī)律，銅硅界面相互作用以及合金元素對它們的影響進(jìn)行研究和分析，以期能夠消除或者減薄目前常用的擴(kuò)散阻擋層。2.%2.%3.大規(guī)模集成電路的發(fā)展以及銅互連工藝的概述2.大規(guī)模集成電路的發(fā)展概況九十年代以后，大規(guī)模集成電路(LargeScaleIntegration,LSI)工藝的發(fā)展仍然依照摩爾定律1(摩爾定律：每三年器件尺寸縮小 2/3,芯片面積約增加 1.5 倍

7、和芯片中的晶體管數(shù)目增加 4 倍。這就是由 Intel 公司創(chuàng)始人之一的 GordonE.Moore 博士 1965 年總結(jié)出來的規(guī)律，被稱為摩爾定律)所預(yù)言的發(fā)展速度急劇增加。集成電路技術(shù)目前已發(fā)展到甚大規(guī)模階段，即ULSI(UltraLarge-ScaleIntegration)o每一個芯片所含的元器件數(shù)已達(dá) 1 億個，相應(yīng)其微細(xì)加工工藝己到達(dá)深亞微米級(小于等于 0.35m)技術(shù)，并將繼續(xù)向 0.25m、0.18m、0.l 發(fā)展，器件性能則向著更高速、低功耗方向發(fā)展。SIA2(SemiconductorIndustryAssociation)在 95 年就曾預(yù)測未來 10 年內(nèi)互連線的發(fā)

8、展趨勢是：IC 的特征尺寸將達(dá)到 0.07 線寬0.08 布線間距 0.12 介質(zhì)厚度 0.5 電源電壓將降到 1 伏，工作頻率將達(dá)到 0.1GHZ。 而實(shí)際的發(fā)展己突破了這一預(yù)測。 現(xiàn)在微細(xì)加工技術(shù)己從 0.6 提高到 0.18 的水平；0.18urn 的 IG 位動態(tài)隨機(jī)存取存儲器(DynamicRandomAccessMemoryDRAM)己研制成功；256M 位白 DDRAM 己進(jìn)入大量生產(chǎn)階段；具有 64 位速度位 IGH 的微處理器己宣告研制成功3。表 1-1 為世界集成電路技術(shù)發(fā)展趨勢預(yù)測4。目前 0.25和 0.18 已開始進(jìn)入大生產(chǎn)。0.15 和 0.13 大生產(chǎn)技術(shù)也已經(jīng)完

9、成開發(fā)，具備了表 1.1 世界集成電路技術(shù)發(fā)展趨勢Table1.1thedevelopmentoftechnologyworldIC年份199519982001200420072010DRAN 的最小線寬/”0.350.250.180.130.100.07DRAM 位數(shù)64M256M1G4G1.6G64G微處理器的晶體管數(shù)4713255090連線層數(shù)4-555-666-77-8芯片面積/mm21902804206409601440硅片直徑/mm200200300300400400大生產(chǎn)的條件。隨著集成電路特征尺寸的減小和集成密度的提高，金屬互連在整個集成電路芯片中所占面積和成本愈來愈高。在深亞

10、微米 VLSI,曾有人統(tǒng)計過，一個芯片需要 5-6 層布線，其內(nèi)部連線的總長度可達(dá)四公里，任何一點(diǎn)的互連線缺陷對芯片來說都是致命的。而一個復(fù)雜系統(tǒng)的失效，往往僅僅是由于一個芯片的故障引起的，因?yàn)閷τ谝粋€串連系統(tǒng)，只要一個器件的失效就會導(dǎo)致整個系統(tǒng)的癱瘓，而對于一個并聯(lián)系統(tǒng)，一個器件的失效會導(dǎo)致其他器件因承受過量應(yīng)力而迅速毀壞?，F(xiàn)在的電子系統(tǒng)要求工作在更高的工作頻率下，這要求更高的工作電流密度，也就要求更高的可靠性。但是，根據(jù)器件等比例縮小5(Scaling-down)的基本原理，器件特征尺寸的縮小導(dǎo)致了電流密度的上升，而金屬化系統(tǒng)所受的影響最為嚴(yán)重。由 1989 年 Gaginj6等人分析研究

11、了尺度效應(yīng)對金屬化電流密度的影響，見表 l-2。其中 k 為器件特征尺寸縮小的倍數(shù)，也就是金屬化系統(tǒng)要縮小的倍數(shù)。從表中可見，當(dāng)特征尺寸卜降 k 倍時，會使電阻、電流密度增大，產(chǎn)生的焦耳熱急劇增加，加速了器件的失效。表 1-2 尺度效應(yīng)對金屬化布線參數(shù)的影響Table1-2Thescaleeffectinmetallizationinterconnect恒定電場恒定電壓特征尺寸 I,t,w,z,xjI/kI/k電壓 VI/kI電流 II/kk功率 P=IVI/k2k電流密度 j=I/twk3K同時，隨著互連線橫截面積的減小，互連線層數(shù)的增加，導(dǎo)致 RC 時間常數(shù)增大，使得減小器件特征尺寸，提高

12、晶體管工作頻率和 IC 傳輸速度的努力受到制約。據(jù)估計，在 0.25pm技術(shù)時，互連引線 RC 時間常數(shù)引起的時間延遲己與晶體管本身的延遲相當(dāng)；當(dāng)特征尺寸進(jìn)一步減小時互連引線的時間延遲將成為突出問題。這一部分可以用以下公式來描述7:T=RC=(pL/Wt)*(K0LW/tILD)其中。是指 totalsignaldelay,R 是指金屬層的電阻，C 是指介電層的電容，p 是互聯(lián)金屬的電阻率，L 是指長度，W 是指長度，t 是指厚度，K 是介電常數(shù)。由公式可見，選用電阻率比較小的金屬材料作為互聯(lián)材料，和選用介電常數(shù)比較小的介電材料是降低信號延時、提高時鐘頻率的兩個主要方向。也是互連線材料選用的重

13、要原則之一。2.ULSI中鋁互連線的發(fā)展器件中的金屬化工藝是指硅器件及集成電路在完成芯片制造工藝之后，制作歐姆接觸和金屬連接來完成整個電路的功能。集成電路的金屬化的要求是：與 n 型、P 型硅襯底都形成歐姆接觸：與絕緣膜的粘阻性好；阻抗低，最好在 4X10-9a.cm 以下；結(jié)構(gòu)穩(wěn)定，不易發(fā)生電遷移及腐蝕現(xiàn)象；易刻蝕；淀積工藝簡單；成本低。在采用銅互連線以前，金屬化系統(tǒng)的兩大分支是鋁金屬化系統(tǒng)和金金屬化系統(tǒng)。由于金抗電遷徙能力遠(yuǎn)高于鋁，而且其電阻率也遠(yuǎn)低于鋁，因此在大功率器件中用的較多。但是，因?yàn)榻鸬某杀具h(yuǎn)高于鋁，而且金胱界面互溶問題嚴(yán)重，所以，在 VLSI 和小功率器件中普遍采用鋁金屬化系統(tǒng)

14、。鋁應(yīng)用于金屬化系統(tǒng)中，具有以下的優(yōu)點(diǎn)而被半導(dǎo)體器件和集成電路生產(chǎn)廠家廣泛采用：電阻率?。号c熱生長的 SiO2或淀積的介質(zhì)膜有良好的粘附性；能與半導(dǎo)體形成較低的歐姆接觸；便于淀積和光刻。但是，隨著微細(xì)加工線條尺寸的縮小，鋁互連線的缺點(diǎn)也越來越顯示出來3,8,9o 首先鋁的電阻率偏高（2.7QcmRC 延遲效應(yīng)較強(qiáng)，降低集成電路的速度；其次，鋁的熔點(diǎn)低，容易產(chǎn)生電遷移失效：即當(dāng)集成電路工作時，鋁互連線內(nèi)會有一定的電流通過，導(dǎo)致鋁互連線中的鋁離子出現(xiàn)熱激發(fā)，與電子產(chǎn)生動量交換，并沿著電子流的方向遷徙，這種傳輸過程在高溫（T200C）和大電流密度（j=106A/cm2）的作用下尤為顯著。經(jīng)過幾小時至

15、幾百小時后，鋁布線就會出現(xiàn)空洞、 裂紋和晶瘤， 從而造成集成電路開路失效， 這就是電徙動現(xiàn)象， 也稱為電遷徙或電遷移3。產(chǎn)生電遷移失效的內(nèi)因是鋁布線內(nèi)部結(jié)構(gòu)的非均勻性，外因是高溫和大電流密度。鋁布線的條寬越窄，發(fā)生電遷移失效的幾率就越大。隨著集成電路集成度的不斷提高，要求集成電路的特征尺寸越來越小，這樣繼續(xù)采用鋁布線會嚴(yán)重影響集成電路的可靠性。在高溫下（大于 400C）,硅會向鋁中融解，形成化合物。時間越長，溫度越高，融解的硅就越多，就形成了滲透坑。以后就是滲透坑逐漸長大的階段，因?yàn)闈B透坑表面自由能最小，所以硅飽和以后小坑逐漸長大，坑數(shù)減少，坑尺寸增大，最后導(dǎo)致短路或開路失效。同時，鋁金屬膜還

16、存在較為嚴(yán)重的腐蝕，在通電的情況下，鋁膜會發(fā)生電解腐蝕，造成器件失效。據(jù)統(tǒng)計有，有 3050%的集成電路失效是由鋁互連線失效引起的。而且，鋁的機(jī)械強(qiáng)度小，在工藝中容易劃傷。另外，互連線尺寸大，單層布線少；低溫下不能沉積形成高縱橫比的通道；易與高分子材料粘附；很難平面化等也成為限制 Al 互連線廣泛應(yīng)用的缺點(diǎn)。其中電阻率偏高和易產(chǎn)生電遷移失效是 Al 互連線的主要不足9。到了 ULSI 階段，鋁金屬化布線系統(tǒng)隨著互連引線橫截面積的減小和互連線層數(shù)增加，互連線電阻變大，RC 時間常數(shù)增大，使減小器件特征尺寸，提高晶體管工作頻率和 IC 傳輸速度的努力受到制約，成為深亞微米集成電路速度提高的瓶頸。綜

17、上所述，鋁互連線已成為制約微電子技術(shù)發(fā)展的主要技術(shù)因素，使研究新的互連材料成為必然趨勢。2.ULSI中銅互連線工藝的提由、發(fā)展及存在的問題2.5.銅互連工藝的提由為了克服鋁布線抗電遷移能力差的弱點(diǎn)，國外對鋁布線作了種種的改進(jìn)，例如：采用含2%硅或 1%銅的鋁合金布線：增大鋁的晶粒尺寸；采用介質(zhì)膜覆蓋鋁線，介質(zhì)膜P2O5SQ2,Si4NaSiO2,Al2O3SiO2 等：采用以金為主的多層金屬布線：以及使用銅互連10-12。表 1.3 幾種不同互連線金屬性能的比較Table1.3ThecomparisonofcharacteristicinmetalinterconnectmaterialAlA

18、uAgCu電阻率（Wcm2.662.351.591.67在 0-100C 時的電阻率溫度系數(shù)（10-3/K）4.54.04.14.3熔點(diǎn)（C）660.11063960.81083.4擴(kuò)散系數(shù)（cm2/s）1.710.671.890.78擴(kuò)散激活能（ev）1.481.962.012.19濺射OOOO蒸發(fā)OOOOCVDXXXO電鍍x0OO濕法刻蝕00OO干法刻蝕0XXX抗電遷移能力低高很低高空氣中的抗腐蝕能力高很高低低從八十年代初開始，各大公司就開展了尋找鋁的替代物的研究(見表 1.3)。經(jīng)過研究和比較，最后紛紛采用了銅互連技術(shù)。一般來講，0.18 以下的 IC 布線必須要部分或全部采用銅互連線。

19、1994 年，歐洲西門子公司贊助了一個名為 COIN(CopperInterconnection)的研究項(xiàng)目13,重點(diǎn)研究銅互連技術(shù)，美國 Motorola 公司已成功研制了高性能 0.18V,0.2mCMOS 銅布線技術(shù)，它的第一批產(chǎn)品是靜態(tài)隨機(jī)存取存儲器(StaticRandomAccessMemory,SRAM)。IBM 公司 0.25 科 mULSI 中采用全新的銅互連技術(shù)。此后，世界著名的半導(dǎo)體公司紛紛投入財力、物力、和人力，開展銅布線的研究與開發(fā)，并取得了豐碩的成果。表 1.4 給出了世界主要半導(dǎo)體公司采用銅布線的進(jìn)展情況14。從表 l.4 中可知，美國是首先采用銅布線的國家，舊舊

20、 M 公司是開路先鋒，日本比美國約晚兩年左右，美國舊舊 M 公司于 1997 年 9 月在世界上首先研制成功 CMOS7 銅布線工藝， 并在 1998 年 9 月 1 日開始批量生產(chǎn)銅互連線商用 IC,如 400MHzPOWERPC740/750 微處理器，它主要用干臺式、筆記本式 PC 和高檔消費(fèi)類電子設(shè)各。APPLE 公司首先將舊 M 公司的銅布線 IC 用干第一流的主機(jī)，小型計算機(jī)和工作站，1998 年底出樣機(jī)，1999 年批量生產(chǎn)。MOTOROLA 和 AMD公司聯(lián)合開發(fā)了銅布線技術(shù)，用于新一代 IC,如蜂窩電話和聯(lián)網(wǎng)裝置用嵌入式 IC、臺式 IC中微處理器等，MOTOROLA 公司子

21、于 1998 年四季度批量生產(chǎn)銅布線 500MHzPOWERPC芯片，AMD 公司將銅布線技術(shù)用于 K7 微處理器，子 1999 年上市，TI 公司子 1999 年下半年將銅布線用于更先進(jìn)的 DSP,其處理速度可比原來的產(chǎn)品快 10 倍。經(jīng)大量實(shí)踐證明，正如圖表所示的那樣的，銅互連與鋁互連相比有如下優(yōu)點(diǎn)15-18:1)銅的電阻率比鋁低， 銅電阻率 1.7 科酬， 鋁的電阻率為 2.7pQcm,銅的電阻率僅表 1.4 給出了世界主要半導(dǎo)體公司采用銅布線的進(jìn)展情況Table1.4thedevelopmentofcopperinterconnectinthemainsemiconductorcomp

22、any公司批量生產(chǎn)日期特征尺寸含銅層數(shù)備注IBM1998 年 9 月0.222第二層以上ASCI1999 年 1 月批量生產(chǎn)Motorola1998 年四季度0.15-SRAM1998 年四季度銷售TI1999 年一季度0.18全層VISL 技術(shù)1999 年末0.18第四層以上臺灣半導(dǎo)體制造1999 年末0.18Al 和 Cu1998 年沒開始研制富士通1999 年末0.18全層日立0.18第二層以上2000 年銷售松下2000 年一季度0.18全層NEC2000 年初0.18第二層以上二菱2000 年末0.18第四層以上TSMC2000 年底0.13全層為鋁的 60%（見表 1-5）使銅互連

23、中的 RC 延遲明顯減小，相應(yīng)的互連線的功耗降低很多。銅與鋁相比，導(dǎo)熱系數(shù)是鋁的 3 倍，散熱性能更加優(yōu)良。且當(dāng)互連線線寬縮小到0.25g 時,Al 及其合金的電阻率已不能再滿足使互連的時延同步降低的要求。銅與鋁的基本參數(shù)比較如表 1.4 所不表 1.5 銅與鋁基本參數(shù)的比較Table1.5thecomparisonofthebasicparameterofcopperandaluminum導(dǎo)熱系數(shù)（J/msC）電阻率（Qcm）比熱(J/gC)熔點(diǎn)（C）密度/-A(g/師)Al1.4362.65480.8988660.12.7E-12Cu3.86441.670.3851083.48.92E-1

24、22）與傳統(tǒng)的鋁互連線相比，銅具有抗電遷移和應(yīng)力遷移特性強(qiáng)等優(yōu)點(diǎn)。在相同的條件下，銅發(fā)生電遷移的電流密度上限是5X106A/cm2遠(yuǎn)大于鋁的上限2X105A/cm2,比較相同晶粒尺寸下的電遷移性能18,銅是 0.77ev 左右，純鋁為 0.48ev,Al-4%Cu 為 0.57ev,銅互連線的抗電遷移性能提高了約兩個數(shù)量級，大大提高了集成電路的可靠性19。在大的電流密度下，Al 易發(fā)生電遷移。而且在 300C 左右的工藝溫度下，Al 薄膜上會形成突起穿透相鄰互連線之間的電介質(zhì)絕緣層造成短路。因?yàn)殂~的熔點(diǎn)要高于鋁的熔點(diǎn)，銅互連線可以承受更大的電流密度，從而可以縮短連線的長度，減少布線的層數(shù)，提高

25、集成的密度，降低集成電路的成本。3）銅互連線與低介電常數(shù)（k4）的材料（取代布線層間的 SiO2）相結(jié)合，可以進(jìn)一步減小寄生電容。根據(jù)文獻(xiàn)20中的模擬結(jié)果，若降低 K 材料與銅互連結(jié)合使用，可以簡化工藝，降低成本，并將 RC 延時降低到原來鋁互連的 1/41/6。表 1-6 為微電子可靠性物理實(shí)驗(yàn)室對中科院微電子中心生產(chǎn)的銅互連進(jìn)行了電學(xué)加速實(shí)驗(yàn)結(jié)果21。在 T=150C,J=3.5X106A/cm2下，互連線寬度為 1g 的銅與鋁及鋁合金的中值壽命（互連線失效的數(shù)量達(dá)到測量互連線總數(shù)的 50%所需要的時間）和擴(kuò)散激活能的比較結(jié)果。銅互連線與鋁互連相比中值提高 8 倍左右。銅作為互連線金屬化材

26、料優(yōu)勢是明顯的。表 1.6 不同互連材料的中值壽命及擴(kuò)散激活能Table1.6MTFvalueandDiffusionActivationenergyofdiffusionmaterialsinterconnects互連線材料CuAl-Si-PdAl-Si-CuAl(125)中值壽命（小時）8.45.43.41擴(kuò)散激活能（ev）0.715-0.54因此，綜上所述，銅是一種比較理想的互連材料，銅布線代替鋁布線是一種發(fā)展趨勢。它可使局域互連的傳輸速度改善 10%,使整體互連的傳輸速度改善 50%,保證集成度提高的同時也能提高速度性能。Cu 還具有與通常采用的擴(kuò)散勢壘材料的反應(yīng)性低等優(yōu)點(diǎn)。銅互連技術(shù)

27、的研究和應(yīng)用雖然取得了很大的進(jìn)展，但由于采用了全新的材料和制造工藝，目前尚未達(dá)到成熟應(yīng)用階段，其技術(shù)尚待改善，但在不久的將來，銅布線代替鋁來提高互連的可靠性是可以預(yù)料的。2.5.銅互連技術(shù)的主要問題與鋁互連線相比，銅互連線雖然在改善 RC 延遲和可靠性方面有著很大的優(yōu)勢，當(dāng)在實(shí)際應(yīng)用中還存在著較大間題，這些問題影響著銅互連線的推廣和應(yīng)用。銅互連線技術(shù)的主要缺點(diǎn)是；3.銅的工藝問題。采用銅互連線技術(shù)雖然可以簡化工藝，但是銅的圖形化加工十分困又|22。對于鋁互連線，主要是采用鋁的氯化物來實(shí)現(xiàn)對鋁的刻蝕。而對于銅，其氯化物或氟化物在低溫下都是不易揮發(fā)的，不能采用傳統(tǒng)干法對它進(jìn)行等離子刻蝕，無法達(dá)到一

28、定的刻蝕速率。而如果加溫到 200C 以上，會使傳統(tǒng)的光刻膠融化。如果采用化學(xué)汽相沉積（CVD）或物理汽相沉積（PVD）沉積銅，由干銅的粘附性較差，需要先成長一層粘附層，增加了工藝的復(fù)雜度。關(guān)于銅互連及其相關(guān)工藝的研究及發(fā)展情況，已經(jīng)進(jìn)行了大量的報道23-30,這里就不再累述。盡管這些工藝在最近即迅速發(fā)展，但是對于它們的深入基礎(chǔ)理論的研究還不夠，特別是從材料科學(xué)的領(lǐng)域還可以進(jìn)行大量研究工組。4.銅互連線中的失效機(jī)理問題。銅互連線作為一種新技術(shù)，在材料。工藝、布線結(jié)構(gòu)上均有別于鋁互連線，所以有其特殊的失效模式和失效機(jī)理。銅互連線中的失效主要為電遷移失效和應(yīng)力失效。其中包括諸如小尺寸接觸和通孔的電

29、遷移特性及熱效應(yīng);同層互連線的電遷移行為；多層膜結(jié)構(gòu)對電遷移的影響；不同膜沉積工藝對其本身晶體結(jié)構(gòu)和相鄰膜晶體結(jié)構(gòu)、特性的影響等?？梢哉f，自從銅互連工藝提出以來，其電遷移以及應(yīng)力失效就一直是一個研究的重點(diǎn)，關(guān)于這方面的文章包括薄膜微觀結(jié)構(gòu)31-35、應(yīng)力失效多層互連中不36-40及二者的關(guān)系42-44和薄膜中的電遷移及電遷移過程中應(yīng)力模擬分析44-48更是類不勝數(shù)。 近年來的研究表明， 形成竹節(jié)狀的晶粒組織結(jié)構(gòu)對互聯(lián)膜的抗電遷移性能有很大的提高 49-50。5.銅互連線表面的氧化問題。銅很容易在空氣中氧化和硫化。如果銅被氧化，其電阻會直線上升，造成器件的不穩(wěn)定。所以在實(shí)際應(yīng)用中，銅甚至不應(yīng)在較

30、高的溫度（高于 100C）下直接暴露在空氣中，一般應(yīng)在其上加鈍化層。文獻(xiàn)51對銅互連的表面氧化及其氧化機(jī)制進(jìn)行了詳細(xì)的報道。常見的防止銅互連膜白氧化是在表面應(yīng)用一層阻擋層，S.P.Murarka 的研究表明，添加合金元素可能會成為一種防止銅互連氧化的有效的方法52。目前，關(guān)于合金元素對銅互連薄膜的影響的研究正引起越來越多的人的注意53-59,而這也為本次課題的提供了一定理論依據(jù)。6.銅的沾污問題，也稱“銅中毒”。銅在硅中屬于填隙性雜質(zhì)，如果銅原于擴(kuò)散進(jìn)入硅器件，就會產(chǎn)生深能級受主雜質(zhì)而降低器件的性能。雖然銅原于在介質(zhì)中的擴(kuò)散速度并不快，但是在有電場偏置的情況下，銅離子可以快速的擴(kuò)散。目前，關(guān)于

31、銅在硅中的擴(kuò)散還沒有一個確定的表達(dá)式，常用的銅在硅中的本征擴(kuò)散可由式（21）來表示60:E0-320.43eVD=DOexp（-）=4.710silicidesbordidesandcarbidesofthesematerialsTitaniumZirconiumTantalumTungstenMolybdenumP(cm)p(icm)p(icm)p(科科 cm)p(cm)Ti48.0Zr41.0Ta14.7W5.5Mo5.23941.012.45.035.24063.413.75.55.24113.5TiN25.0ZrN21.1TaN250WNMoN85.513.61351900120022

32、.014.0200TiSi316.7ZrSi3106.2TaSi28.5WSi238.2MoSi21.516.975.838.016.021.5123.0161.08.5TiB40.0ZrB216.6TaB237.4W2B521.0MoB45.040.010.441.443.050.09.09.025.0TiC52.5Cr3c75.0TaC42.1WC19.6Mo2C71.059.540.654.097.0180.030.0收錄的幾種常用化合物阻擋層的電阻率。 可以看出化合物阻擋層的電阻率和純金屬相差不多，甚至有更低的電阻率。D）非晶阻擋層和納米晶阻擋層非晶薄膜的晶界排列不規(guī)則，是非常理想的阻

33、擋層75。利用非晶薄膜作為阻擋層，最大的問題是非晶阻擋層的晶化溫度，因?yàn)榉蔷П∧な且环N亞穩(wěn)、非平衡的結(jié)構(gòu)。研究表明76,通常非晶薄膜的晶化溫度約為 1000C,因此完全可以用作阻擋層。純金屬一般不能以非晶的形式存在，而非金屬單質(zhì)的非晶電阻率太高不適合作為阻擋層。較好的非晶阻擋層是金屬和非金屬的化合物。其中（Mo、Ta、Ti、Zr、W）-Si-N 的三元化合物是目前研究較多的非晶阻擋層68,75,納米晶阻擋層同樣是性能非常好的阻擋層76,納米晶阻擋層、非晶阻擋層的出發(fā)點(diǎn)與單晶阻擋層的想法相似，都是減少晶界的數(shù)量，但納米晶阻擋層和非晶阻擋層在制備上要求不是很苛刻，成本不是很高，因此有實(shí)際應(yīng)用價值。

34、非晶阻擋層和納米晶阻擋層往往依賴于制備工藝，對于同種化合物，用離子束輔助磁控濺射制備得到的是納米晶或者是非晶，而一般的磁控濺射沉積的則是多晶薄膜。應(yīng)該指出的是擴(kuò)散阻擋層不能從根本上抑制 Cu 與 Si 發(fā)生反應(yīng)。因?yàn)?Cu 與 Si 的擴(kuò)散依然存在，它只能減緩上述反應(yīng)，阻擋層的失效是一個時間的函數(shù)。絕大多數(shù)擴(kuò)散阻擋層材料的熱穩(wěn)定溫度均在 550C以上.原子層沉積的 WNxCy是目前最好的阻擋層材料77,W 也是很好的阻擋層材料， 多用于元器件中需要做成歐姆接觸的部位。 為了防止Cu 外擴(kuò)散到 Si 中破壞器件， 必須對分布在 IC 各層中所有部位上的 Cu 導(dǎo)線和插件接頭進(jìn)行全封閉式的包敷。這

35、樣，互連中的另一個主要挑戰(zhàn)是要顯著減小包裹銅互連線的阻擋層厚度。當(dāng)互連線的特征尺寸減小時，電阻較大的 20nm 厚的阻擋層將成為互連線剖面的重要部分，使其導(dǎo)電性能退化。因此，需要一種更薄的阻擋層，但仍能保持有效且與可能的納米多孔低 k 介質(zhì)材料相兼容，這就可能需要采用能對組分和厚度進(jìn)行原子層控制新的生長工藝技術(shù)。因此，包敷的阻擋層應(yīng)該足夠薄，以使 Cu 導(dǎo)線的截面盡量大。在冶金上要求阻擋層薄膜是穩(wěn)定的，不與 Cu 發(fā)生反應(yīng)，但與 Cu 具有好的粘附性。阻擋層薄膜的表面特性和微結(jié)構(gòu)對后續(xù)沉積生長的 Cu 膜的結(jié)構(gòu)和晶粒大小有強(qiáng)烈影響，它決定了 Cu 導(dǎo)線的電遷移可靠性，因此要求勢壘薄膜的微結(jié)構(gòu)對

36、沉積 Cu 具有某種籽晶的作用。綜上所述可知，隨著集成電路的集成化發(fā)展，對擴(kuò)散阻擋層的工藝和性能要求越來越苛刻。并且由于采用常規(guī)的氣相沉積方法獲得的擴(kuò)散阻擋層的臺階覆蓋性差，薄膜較厚，在互連線尺寸越來越小的今天，擴(kuò)散阻擋層在一定程度上減小了 Cu 的可用空間。從而限制了銅互連工藝的發(fā)展和應(yīng)用。因此，尋求另外一種方法來阻止銅硅的互擴(kuò)散，改善界面結(jié)合力就成為材料科學(xué)者們非常感興趣的課題。4.%2.%3.擴(kuò)散基本理論以及銅互連薄膜中的二維擴(kuò)散研究的現(xiàn)狀擴(kuò)散是固體材料中的一個重要現(xiàn)象，也是材料科學(xué)研究領(lǐng)域中的一個重要的方面，目前對三維體材料中的擴(kuò)散已經(jīng)研究的相當(dāng)普遍，而對二維薄膜材料中的擴(kuò)散問題研究的

37、相對薄弱些。但是隨著電子工業(yè)的發(fā)展，特別是集成電路行業(yè)迅速發(fā)展，對于薄膜材料的需求越來越大薄膜材料中的擴(kuò)散問題也越來越成為影響集成電路質(zhì)量的重大問題之一，特別是近年來銅互連和原子層沉積工藝的出現(xiàn)，防止銅擴(kuò)散也是關(guān)鍵的技術(shù)。本項(xiàng)目是針對影響集成電路質(zhì)量的擴(kuò)散問題，從材料科學(xué)的角度進(jìn)行分析，根據(jù)二維薄膜材料的擴(kuò)散特點(diǎn)，重點(diǎn)研究作為導(dǎo)電薄膜材料銅的擴(kuò)散規(guī)律。應(yīng)當(dāng)說明的是本項(xiàng)目是根據(jù)集成電路有關(guān)工藝所涉及的有關(guān)擴(kuò)散的基礎(chǔ)問題，從材料科學(xué)固體物理角度進(jìn)行多學(xué)科、綜合性分析探討，而不是對具體的制造工藝（例如銅互連和原子層沉積工藝等）進(jìn)行研究。4.Fick擴(kuò)散定律及擴(kuò)散系數(shù)4.3.Fick第二擴(kuò)散定律185

38、8 年菲克（Fick）參照了傅立葉（Fourier）于 1822 年建立的導(dǎo)熱方程，獲得了物質(zhì)從高濃度區(qū)向低濃度區(qū)遷移的定量公式，即 Fick 第一擴(kuò)散定律和 Fick 第二擴(kuò)散定律。這是針對固體材料中的體擴(kuò)散而言的。由于大部分的擴(kuò)散都是一個非穩(wěn)態(tài)過程（即各點(diǎn)濃度隨時間而變化），這里我們主要對 Fick 第二擴(kuò)散方程及其解進(jìn)行一下討論：C（x,t）C（x,t）、Fick 第二擴(kuò)散定律：一=一（D）t.x；x其中D為晶格擴(kuò)散系數(shù)，如果D和濃度無關(guān)，則上式可寫成：=DW2C:：t：x2Fick 方程的解按照擴(kuò)散系統(tǒng)的邊界條件的不同而不同。下面主要討論一下二種情況：1）薄膜源擴(kuò)散設(shè)想在一根很長的金屬

39、棒的一段鍍上一薄層溶質(zhì)，其總質(zhì)量為m然后將它與另一根相同的金屬棒 B 焊接起來，把薄層夾在中間。兩棒不含溶質(zhì)（即 C=0）,其橫截面均勻，在一定溫度下退后，那么可得到如下的溶質(zhì)濃度 C 沿x方向分布和退火時間 t 的關(guān)系式：_mx2C=2-DtexP（-石）石）若薄膜源物質(zhì)向一方擴(kuò)散，則擴(kuò)散解相應(yīng)為 C=-m=exp（-/）二Dt4Dt2）半無限長物體的擴(kuò)散半無限長物體的擴(kuò)散特點(diǎn)式，表面濃度保持恒定，而物體的長度大于4而時，則擴(kuò)散解對應(yīng)為：C=CO1-erf（0）（3.2）2一：一2一.x其中 erf(3)=exp(P)dPTE義為誤差函數(shù)，口=-=./02,Dt其初始條件為 t=0 時，x0

40、,C=0;xo；C=o 當(dāng)y=o 和 t=o則對晶界和晶內(nèi)擴(kuò)散方程的解，必須同時滿足擴(kuò)散方程（3.8）和（3.9）,同時在邊界上是連續(xù)的。Fisher 分析了（3.8）和（3.9）的數(shù)值解，為了簡化擴(kuò)散方程的解，可以假設(shè)晶界上各點(diǎn)的濃度 Cb（y,t）擴(kuò)散開始后不久，即已確定，在以后繼續(xù)擴(kuò)散的任何時刻，均為定值。這樣，可以把晶粒分割成平行于表面的許多薄片，對每一薄片內(nèi)的擴(kuò)散問題，處理成邊界濃度為定值的一維擴(kuò)散，因而有擴(kuò)散方程的解為:把各片中的等濃度的點(diǎn)聯(lián)系起來，得到:求每一片平行于自由表面的厚的薄片中的放射性物質(zhì)量，此量正好等于由晶界吸收的放射性物質(zhì)量，可以得到：C(y,t)=Coexp72V

41、xfJ1-erf(tx)dx(二Di*t)1/4(、Db*/Di*)1/2；2Di*t.:t1dy、(3.7):C=Db*.:t2三C2T一xC2DI*()x=一jx二(3.8)工D.:tI*(3.9)C(x,y,t)=Cb(y)1-erf(x2.Di*t)（3.1。）。）C(x,y,t)=Coexp一、2y(二Di*t)1/4(、Db*/Di*)1/x川1-erf(2VTT)=Cexp-2yK(二Di*t)i/4(、Db*/Di*)i/2(3.11)這就是晶界擴(kuò)散的 Fisher 模型的解。繪制 lnC 對y的關(guān)系圖，得到一條直線，其斜率為:W2V(二Dl*t)1/4(、Db*/Dl*)1/

42、2,按表面涂層的半無限系統(tǒng)中擴(kuò)散物質(zhì)的濃度分布公式推知,lnC 有y2直線關(guān)系。這差異，說明 Fisher 的處理是近似的。目前的半導(dǎo)體材料大都是沉積形成的多晶膜，由于金屬薄膜沉積過程中的雜質(zhì)污染,膜中存在著大量缺陷，包括點(diǎn)缺陷、線缺陷和面缺陷。正是這些缺陷的存在，極大地影響了金屬離子的微觀擴(kuò)散機(jī)制，對金屬薄膜的電遷移以及可靠性造成了極大的影響。尤其是空位與晶界這兩種缺陷對可靠性的影響最大。因此，F(xiàn)isher 的晶界擴(kuò)散模型對提高銅互連工藝可靠性，改善工藝具有重要的理論指導(dǎo)意義。2.晶界擴(kuò)散的惠普爾（Whipple）擴(kuò)散模型90解析模型的討論可分成四個主要的部分：（1）相應(yīng)于 B 類動力學(xué)的孤

43、立間界，即假設(shè)任何間界都是相互孤立的，而擴(kuò)散流在 x 方向上，在很遠(yuǎn)時才趨近于零值；（2）相應(yīng)于 A類動力學(xué)的、具有相互作用擴(kuò)散場的平行晶粒間界，即有大量的晶格擴(kuò)散；（3）相應(yīng)于 C類動力學(xué)的晶粒間界擴(kuò)散，在晶格內(nèi)其擴(kuò)散長度接近于零；（4）在驅(qū)動力作用下的晶粒間界擴(kuò)散。對于孤立間界的晶界擴(kuò)散,根據(jù) Whipple 的擴(kuò)散模型，由勒克萊爾推導(dǎo)，可從下列表達(dá)式計算間界擴(kuò)散率:KDb6=Rnc).3/5(4Dla(lnc)丁6/5t;(K1)-1/26/5(3.12)其中P=（步一1）刈=;K為溶質(zhì)偏析系數(shù)；Db和 DI分別為晶界和Dl2%Dlt.Dlt晶格擴(kuò)散系數(shù)；6為晶界寬度。萊文和麥卡勒姆用數(shù)

44、學(xué)運(yùn)算說明了量值.:(K-)-1/26/5幾乎和（KP）-1/2無關(guān)。對于無限源,lnc工(K一：)-1/26/5=0.78,這樣式（3.12）可以變形為Db6=0.661lncJy6/5-3/54Dl1/2(t)(3.13)Dl由 Fick 第二擴(kuò)散定律得到，通過式（3.13）就可以求出晶界擴(kuò)散系數(shù)Db。溶質(zhì)對晶粒間界擴(kuò)散的影響在薄膜元件金屬化的可靠性和損壞過程中，添加的溶質(zhì)對晶粒間界中溶劑原子擴(kuò)散過程的影響具有特別重要的意義。在元件中，為了達(dá)到例如增加襯底的粘附力這樣目的而進(jìn)行多級金屬化，或?yàn)榱死绶乐垢g和金屬成分之間的相互擴(kuò)散而設(shè)置阻擋層。就是通過這些阻擋層發(fā)生溶質(zhì)效應(yīng)的。為了改善其特

45、殊的性質(zhì)，有時把溶質(zhì)直接摻合到薄膜中去。但是并不是所有的溶質(zhì)都減小晶粒間界的擴(kuò)散的，縱觀這方面的資料，可能遇到許多可能的趨向：某些減小晶粒間界的擴(kuò)散，另一些則增加擴(kuò)散，而在某些情況下又沒有可測量到的效應(yīng)90。溶質(zhì)使固體中晶粒間界能降低的作用是早已經(jīng)知道的，并已由默爾和杭德羅斯在熱力學(xué)德基礎(chǔ)上進(jìn)行了討論。麥克萊恩針對固體中平衡的晶粒間界偏析推導(dǎo)了下列方程式Cb=Coexp()/i+Coexp()RTRT式中 Cb是晶粒間界中的溶質(zhì)濃度，CO是晶格中的溶質(zhì)濃度；AGa則是由此派生的、溶質(zhì)在晶粒間界和晶格位置上的結(jié)合自由能之差。杭德羅斯把吉布斯能的降低定理和式合，得到式中丫bp是純?nèi)軇┙饘俚木Яｉg界

46、能；。取決于晶粒間界滲透飽和的程度，取其為 1。為了解釋所報導(dǎo)的添加溶質(zhì)對晶粒間界擴(kuò)散的各種效應(yīng)，把式合并，取晶粒間界飽和系數(shù)等于 1,并把各項(xiàng)重新排列，得到質(zhì)在高溫時增加晶粒間界擴(kuò)散因?yàn)閷τ诘蜐舛群辖鹂偰軡M足 CO1 因此，雖然也不大可能大到足以滿足關(guān)系式，顯然，要求Dbp1,所以，其結(jié)果是由于添加了溶質(zhì),等。當(dāng)然盡管這些工藝在最近 5 年迅速發(fā)展，但是對于它們的深入基礎(chǔ)理論的研究還不夠，特別是從材料科學(xué)的領(lǐng)域還可以進(jìn)行大量研究工組。4.銅互連膜合金化的研究現(xiàn)狀由于阻擋層在銅互連工藝上的限制性，人們就在努力尋求另一種有效的方法，以期能夠取代擴(kuò)散阻擋層的應(yīng)用。合金化作為常用的改善材料性能的方法

47、，也成為一種潛在的有效提高界面結(jié)合力以及阻止銅硅互擴(kuò)散的方法，引起了越來越多的人的關(guān)住。眾所周知，合金元素的作用是多方面的。但一般說來，合金元素在固溶體中的都能起到強(qiáng)化的作用的。在銅互連薄膜中，合金元素的選取一般要滿足以下幾個原則：（a）有很好的抗腐蝕能力，能夠保護(hù)銅不被氧化；（b）能夠提高 Cu 膜的力學(xué)性能；（c）能提高 Cu 膜的抗電遷移能力；（d）使 Cu 膜的電阻率增加不多?？晒┻x擇的合金元素有：Al94,Mg95,Zr96,Cr97,B98等。前人對這些合金元素的作用都進(jìn)行了詳細(xì)的研究和報道。選擇 Al、Mg 的原因在于是它們使電阻率增加不多，更重要得是能夠在退火處理后在 Cu 膜

48、表面形成一層致密的氧化膜，因此具有非常好的抗氧化性能9495。Lanford98采用離子注入 B的方法來合金化 Cu 膜，結(jié)果表明合金膜的抗氧化能力明顯增強(qiáng)。選擇 Zr、Cr 的優(yōu)點(diǎn)在于它們與 Cu 的固溶度非常小，Zr 在 Cu 中的 500C 溶解度小于 0.01at%96。Cr 在室溫與 Cu不互溶，1075C 下 Cr 在 Cu 中的溶解度約為 0.8%97。由于它們與 Cu 的固溶度非常小，而沉積態(tài)的合金膜是一種亞穩(wěn)的、過飽和的結(jié)構(gòu)，在退火處理過程中 Zr、Cr 原子將從 Cu 基體析出，向晶界、界面、表面擴(kuò)散，這可以顯著降低合金膜的電阻率。文獻(xiàn)96表明合金元素在晶界、界面、表面處的

49、積累能夠極大地提高合金膜的抗電遷移能力。我們注意到采用 A1、Mg 作為合金元素的優(yōu)點(diǎn)和 Zr、Cr 的優(yōu)點(diǎn)不同。兩者的電阻率都比較低，采用 A1、Mg 作為 Cu 的合金元素的優(yōu)點(diǎn)在于抗氧化能力比較強(qiáng)，而采用 Zr、Cr的 Cu 合金有很好的抗電遷移能力。集成電路制造過程中一般須經(jīng)過較高溫度退火處理，降溫時易在薄膜內(nèi)形成很大的熱應(yīng)力，往往導(dǎo)致薄膜形成孔洞、小丘、斷裂或者與基體脫落99。文獻(xiàn)100表明 Zr、Cr 原子在晶界、表面、界面的分布可以對薄膜起到強(qiáng)化作用，同時 Zr、Cr 可以優(yōu)先與氧發(fā)生反應(yīng)。關(guān)于合金溶質(zhì)元素對薄膜晶界擴(kuò)散（包括抗電遷移性能），薄膜的微觀結(jié)構(gòu)，薄膜熱穩(wěn)定性的影響，前

50、人也進(jìn)行了一定程度的研究。D.Gupta 等人的一項(xiàng)研究表明101,1.2at%Ta 的添加對 Au 薄膜的低溫(204C395.5C)下的點(diǎn)陣擴(kuò)散以及晶界自擴(kuò)散有著深刻的影響:隨著合金溶質(zhì)元素的加入，點(diǎn)陣擴(kuò)散的激活能減小，擴(kuò)散系數(shù)增大；而晶界擴(kuò)散的激活能增大，擴(kuò)散系數(shù)減小。這可能與溶質(zhì)原子的跳動，晶界的分割以及激活能的增大有關(guān)。并且對晶界擴(kuò)散的激活能以及晶界擴(kuò)散和溶質(zhì)元素晶界偏聚的相互作用進(jìn)行了計算102。W.H.LEE,Y.K.KO103等對 Cu(Mo)/SiO2/Si,以及 Ti/Cu(Mo)/SiO2/Si 多層膜系統(tǒng)的微觀組織結(jié)構(gòu)進(jìn)行了研究。結(jié)果表明，Cu(Mo)合金膜在退火過程中

51、發(fā)生 Cu、Mo 分離現(xiàn)象，Mo 向膜的外表面擴(kuò)散，導(dǎo)致無 Mo 的 Cu 膜形成，并且晶粒長大，薄膜呈現(xiàn)強(qiáng)烈的(111)織構(gòu)；而在Ti/Cu(Mo)/SiO2/Si 結(jié)構(gòu)中， 由于 Ti 的阻擋作用， 沒有出現(xiàn)分離現(xiàn)象， 而織構(gòu)依然存在。 同樣， 在 Y.K.KO,J.H.HANG等的研究104中，Cu(Mo)Cu(Ag)合金膜在退火過程中溶質(zhì)元素向表面擴(kuò)散，(111)織構(gòu)明顯。這可能是由于Cu-Mo,Cu-Ag 與是不互溶合金系統(tǒng)，無端際固溶體，因此元素 Mo、Ag 在 Cu 膜的晶界偏聚，增大了界面能。在退火過程中合金元素擴(kuò)散減小應(yīng)變，并且出現(xiàn)(111)織構(gòu)以減小系統(tǒng)能量。而(111)織

52、構(gòu)對金屬離子的擴(kuò)散有很大的影響。然而，C.H.Lin,J.P.Chu105的研究認(rèn)為溶質(zhì)元素 W 的添加之所以提高了 Cu 合金膜的熱穩(wěn)定 T 減小了Cu、Si 的互擴(kuò)散可能是由于一方面合金元素 W 的加入提高了 Cu層錯能，減小了薄膜內(nèi)的攣晶缺陷，從而減小了 Cu 向 Si 中的擴(kuò)散；另一方面合金元素 W的加入提高了硅化物的形成激活能。近來，M.J.Frederick 和 G.Ramanath106對 Cu-(5at%-12at%)Mg/SiO2結(jié)構(gòu)進(jìn)行了研究。結(jié)果表明，合金膜在退火過程中發(fā)生 Mg 向膜/基底界面的偏聚，并且在界面處的 SiO2處發(fā)生發(fā)應(yīng)，形成 MgOo 隨著 MgO 的形

53、成，薄膜電阻增大，但這一氧化物層的形成提高了 Cu 和 SiO2的界面結(jié)合力，并且減少了 Si 向 Cu 中的擴(kuò)散。他們的研究認(rèn)為這是由于提高了 Si 向 Cu 擴(kuò)散的激活能。綜上分析可知，在薄膜中通過對一些主要的擴(kuò)散通道如晶界、界面等的控制，可以有效地控制薄膜中原子的擴(kuò)散過程，其中最主要的方法即是合金化。可以設(shè)想，在銅膜中加入超過低溫固溶度的含量的某些合金元素，以在晶界、晶粒內(nèi)部或者其它界面形成溶質(zhì)元素的沉積物，從而阻止銅的擴(kuò)散。這樣，合金元素需要滿足一下幾點(diǎn)要求96:.合金元素需要能夠在較低的溫度下形成沉積物。考慮到集成電路的應(yīng)用，沉積溫度應(yīng)該在 500c 以下。.合金元素的固溶度應(yīng)該足夠

54、小，以保證在低溫退火過程中在晶界、表面和界面處形成足夠的沉積物。.退火后的銅合金電阻率必須小于 Al 的電阻率(3Qcm)。5.本課題的研究思想、研究目標(biāo)和研究內(nèi)容及可行性分析本課題的研究思想目前集成電路工藝中防止銅的擴(kuò)散都是用覆蓋一層擴(kuò)散阻擋層的方法，但正如前所述，由于對擴(kuò)散阻擋層的性能要求越來越高，致使這個工藝工時長、成本高、而且阻擋層本身也會與硅基底發(fā)生反應(yīng)、擴(kuò)散等。本項(xiàng)目提出合金化方法即在純銅中加入少量其它合金元素形成銅合金，在不降低（或少降低）導(dǎo)電率的前提下，降低銅在硅中的擴(kuò)散能力，其目的是取消擴(kuò)散阻擋層或者減薄擴(kuò)散阻擋層。這具有一定的理論基礎(chǔ)。首先根據(jù)現(xiàn)有的擴(kuò)散理論，金屬的自擴(kuò)散激

55、活能與點(diǎn)陣中原子間的結(jié)合力（即鍵力）有關(guān)：金屬熔點(diǎn)越高，原子間的結(jié)合力越強(qiáng)，則原子越不容易離開其平衡位置，因而自擴(kuò)散激活能越大。如果添加元素溶入到溶劑金屬銅基體，使得銅合金的熔點(diǎn)升高，則可以預(yù)想能夠減小銅的擴(kuò)散系數(shù)。根據(jù)銅合金相圖，Pt、Rh、Pd、Ni 等合金元素均是滿足這一要求的合適添加元素。這也就是銅合金化對擴(kuò)散影響的基本理論依據(jù)之一。其次，在另一方面來說，根據(jù)晶界擴(kuò)散模型，結(jié)合以上的研究結(jié)果，可以設(shè)想在互連銅膜中添加不互溶合金元素如 Cr、Mo、W、Nb 等，由于這些元素與 Cu 不形成端際固溶體，這樣在退火過程中就可能會在合金膜的晶界處偏析，從而能夠在不明顯降低合金膜電導(dǎo)率的情況下顯

56、著降低晶界擴(kuò)散系數(shù)，減小銅向硅中的擴(kuò)散（或銅、硅的互擴(kuò)散）。研究的內(nèi)容、研究目標(biāo)及擬解決的關(guān)鍵問題研究薄膜態(tài)銅和硅之間的相互擴(kuò)散機(jī)理，重點(diǎn)在晶界擴(kuò)散所起的作用。通過理論計算和實(shí)驗(yàn)分析探索降低銅在硅或者擴(kuò)散阻擋層介質(zhì)中擴(kuò)散能力的途徑，為取消或減薄現(xiàn)行擴(kuò)散阻擋層提供理論依據(jù)。通過理論計算和實(shí)驗(yàn)分析研究下列問題.薄膜狀態(tài)銅和硅之間的相互擴(kuò)散問題一體擴(kuò)散和晶界擴(kuò)散作為系統(tǒng)研究，研究內(nèi)容包括銅在硅中的擴(kuò)散、硅在銅中的擴(kuò)散，但銅在硅中的擴(kuò)散為重點(diǎn)。既涉及體擴(kuò)散也涉及晶界擴(kuò)散，以晶界擴(kuò)散為重點(diǎn)。所以著重探討材料不同結(jié)晶狀態(tài)（多晶、單晶、非晶）對擴(kuò)散的影響，其目的是探討晶界擴(kuò)散的作用。a）單晶硅和不同狀態(tài)銅（

57、多晶非晶）之間的擴(kuò)散b）多晶硅和不同狀態(tài)銅（多晶非晶）之間的擴(kuò)散c）非晶硅和不同狀態(tài)銅（多晶非晶）之間的擴(kuò)散.薄膜銅和作為阻擋層介質(zhì)材料之間的擴(kuò)散選用重金屬 W、Mo、Ta 及其氮化物作為阻擋層介質(zhì).合金化對銅在硅中擴(kuò)散的影響在純銅中加入微量元素，在不改變或少量增加電阻率的前提下，研究合金化銅在硅中的擴(kuò)散情況，力圖降低銅在硅中的擴(kuò)散能力。擬解決的關(guān)鍵問題.由于薄膜厚度是在納米或微米數(shù)量級，因此要詳細(xì)計算這段擴(kuò)散距離中的所有和擴(kuò)散有關(guān)的數(shù)據(jù)，但計算所需的各個參數(shù)不全，必要時要自己做實(shí)驗(yàn)求得參數(shù)。.研究合金化對銅在硅中擴(kuò)散能力影響時，銅合金濺射薄膜的獲得，包括濺射用合金靶的制備都是要解決的關(guān)鍵問題

58、。.實(shí)驗(yàn)過程中，要測定薄膜內(nèi)元素的分布及表面反應(yīng)產(chǎn)物的分析，在透射電鏡和 Auger 能譜分析方面，特別是在試樣制備上都有相當(dāng)難度。擬采取的研究方案及可行性分析研究方案包括理論計算和實(shí)驗(yàn)操作兩部分1）理論計算：研究銅在硅和阻擋介質(zhì)層（如 MOWTA 及其氮化物）中的擴(kuò)散規(guī)律，根據(jù)銅硅相圖、熱力學(xué)和動力學(xué)一些基本原理進(jìn)行分析，計算不同溫度下銅在硅及其它介質(zhì)層中的擴(kuò)散能力。分別計算體擴(kuò)散和晶界擴(kuò)散，并比較二者之間的差別。根據(jù)薄膜特點(diǎn)，重點(diǎn)計算擴(kuò)散距離在納米或微米數(shù)量級時擴(kuò)散數(shù)據(jù)。理論計算的技術(shù)路線為：計算公式的選擇-所用參數(shù)確定-具體計算-結(jié)果評價2）.實(shí)驗(yàn)操作：為簡化操作工藝，所有薄膜均采用 P

59、VD 濺射制備，然后用透射電鏡和Auger 能譜儀分析銅元素在介質(zhì)界面的分布狀態(tài)，從而得到有關(guān)擴(kuò)散的數(shù)據(jù)。材料結(jié)晶狀態(tài)對擴(kuò)散性能的影響基底單晶硅上濺射銅得到單晶硅和非晶銅的擴(kuò)散組合基底單晶硅上濺射銅再退火，得到單晶硅和多晶銅擴(kuò)散組合用非晶、多晶硅作基重復(fù)上述兩過程-合金化對銅在硅中擴(kuò)散性能的影響在單晶硅基底上濺射合金化后的銅膜（采用合金銅靶濺射）銅在擴(kuò)散阻擋層介質(zhì)（重金屬、氮硅化物）中的擴(kuò)散單晶硅基底上先濺射一層阻擋層介質(zhì)再濺射一層銅在上述擴(kuò)散薄膜制備后，再進(jìn)行微觀分析，分析界面處銅元素的分布以及界面反應(yīng)產(chǎn)生的銅的化合物。實(shí)驗(yàn)操作的技術(shù)路線：濺射靶材制備-用濺射法制備各種要求的薄膜-界面處銅元

60、素的微觀分析可行性分析在理論計算方面，體擴(kuò)散基于 Fick 第一和第二擴(kuò)散定律的擴(kuò)散方程時比較經(jīng)典的，子晶界擴(kuò)散上基于 Fisher 理論的計算也是成熟的，因此計算整體上還是可行的。在試驗(yàn)操作方面，關(guān)鍵是透射電鏡試樣的制備，濺射制備出合格的薄膜試樣，其他分析都是可進(jìn)行的。而利用現(xiàn)有的最新技術(shù)還是可以制備出這類試樣。添加元素（合金化）來降低銅在硅中的擴(kuò)散能力的機(jī)理是：通過合金化增加點(diǎn)陣中原子件的結(jié)合力，使擴(kuò)散激活能增大，以降低原子擴(kuò)散系數(shù)。目前在 Cu-Pd、Cu-Au 合金系中已證明如果添加合金元素溶入到溶劑金屬之后能使熔點(diǎn)升高，則其中原子擴(kuò)散系數(shù)會減小。因此我們在純銅中可以通過合金化來降低銅