實(shí)驗(yàn)三、基本門電路及觸發(fā)器1_第1頁
實(shí)驗(yàn)三、基本門電路及觸發(fā)器1_第2頁
實(shí)驗(yàn)三、基本門電路及觸發(fā)器1_第3頁
實(shí)驗(yàn)三、基本門電路及觸發(fā)器1_第4頁
實(shí)驗(yàn)三、基本門電路及觸發(fā)器1_第5頁
已閱讀5頁,還剩8頁未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

1、一、實(shí)驗(yàn)?zāi)康?了解TTL電路的原理、性能和使用方法,驗(yàn)證基本門電路邏輯功能,利用基本門設(shè)計(jì)邏輯電路;.驗(yàn)證D觸發(fā)器、J-K觸發(fā)器的邏輯功能;熟悉觸發(fā)器的使用方法。二、實(shí)驗(yàn)內(nèi)容(一)驗(yàn)證門電路的邏輯功能. 驗(yàn)證與非門(74LS00)邏輯功能;. 驗(yàn)證異或門(74LS86)邏輯功能; 3. 驗(yàn)證異或門74LS86和74LS00實(shí)現(xiàn)的全加器邏輯功 能 4. 驗(yàn)證異或門(74LS86)和與門(74LS08)實(shí)現(xiàn)的半加 器的邏輯功能(選做);(二)驗(yàn)證觸發(fā)器的邏輯功能.J-K觸發(fā)器74LS112邏輯功能.D觸發(fā)器74LS74邏輯功能實(shí)驗(yàn)三:基本門電路及觸發(fā)器實(shí)驗(yàn)數(shù)字實(shí)驗(yàn)儀介紹74LSXX管腳排列1 2

2、3 4 5 6 GNDVcc 13 12 11 10 9 8四2輸入與非門74LS00F=AB12345761A1B1Y2A2BGND2YVcc4A4B4Y3A3Y3B14131211108912345761A1B1Y2A2BGND2YVcc4B4A4Y3B3Y3A141312111089四2輸入與門74LS08F=AB12345761A1B1Y2A2BGND2YVcc4A4B4Y3A3Y3B141312111089四2輸入異或門74LS86F=A B雙D觸發(fā)器74LS7412345761Rd1D1CP1Sd1QGND1QVcc2Rd2D2CP2Sd2Q2Q141312111089123457

3、61A1B2A2B2CGND2YVcc1C1Y3C3B3Y3A141312111089三3輸入與非門74LS10F=A B C雙JK觸發(fā)器74LS11212345761CP2Rd1Sd1JVcc2CP1K1Q1QGND2K2Q2Q81615141312101192Sd2J1Rd圖3-1 與非門電路FAB&圖3-2 異或門電路 A B圖3-3 半加器(選做)&CnSnAnBn=1圖3-4 全加器An&=1BnCn-1=1CnSn74LS0074LS8674LS86F=1三.實(shí)驗(yàn)原理圖74LS08四2輸入與非門74LS00F=AB12345761A1B1Y2A2BGND2Y

4、Vcc4A4B4Y3A3Y3B14131211108912345761A1B1Y2A2BGND2YVcc4A4B4Y3A3Y3B141312111089四2輸入異或門74LS86F=A BA、B分別接2個(gè)開關(guān),Y接輸出指示的發(fā)光二極管,驗(yàn)證與非門和異或門的邏輯功能,填入表中。驗(yàn)證與非門和異或門的邏輯功能驗(yàn)證與非門和異或門的邏輯功能 輸 入與非門輸出 異或門輸出A B 0 0A B 0 1A B 1 0A B 1 1輸入 輸 出AnBnCn-1SnCn000001010011100101110111驗(yàn)證全加器邏輯功能驗(yàn)證全加器邏輯功能Cn-1全加器原理圖An&=1Bn=1CnSn全加器數(shù)

5、據(jù)表半加器邏輯功能驗(yàn)證(選做)圖3-3 半加器(選做)&CnSnAnBn=174LS8674LS08輸 入輸 出AnBnSnCn0001101174LS08用兩個(gè)與非門用兩個(gè)與非門驗(yàn)證驗(yàn)證J-K觸發(fā)器觸發(fā)器74LS112的邏輯功能的邏輯功能U1A74LS112D1Q51Q61PR41K21CLR151J31CLK1CP J K 0 0 0 1 0 1 0 1 1 0 0 1 1 1 0 1QnQn+1QnQn+1脈沖輸入端(1腳)接單次脈沖,置位端(4腳)、清零端(15腳)、J(3腳)、 K(2腳) 分別接4個(gè)邏輯開關(guān),輸出端Q (5腳) 接發(fā)光二極管,Qn是指給觸發(fā)脈沖前的狀態(tài),為“

6、0”用清零端實(shí)現(xiàn),為“1”用置位端實(shí)現(xiàn),Qn+1是指觸發(fā)之后得到的結(jié)果,注意:注意:J在左在左K在右。在右。D D觸發(fā)器功能測試觸發(fā)器功能測試 nQCPD0 0 11 0 1nQ1nQ1nQU1A74LS74D1D21Q51Q61CLR11CLK31PR4脈沖輸入端(3腳)接單次脈沖, D(腳)、 置位端(4腳)、清零端(1腳),分別接邏輯開關(guān),輸出端Q (5腳) 接發(fā)光二極管,Qn是指給觸發(fā)脈沖前的狀態(tài),為“0”用清零端實(shí)現(xiàn),為“1”用置位端實(shí)現(xiàn),Qn+1是指觸發(fā)之后得到的結(jié)果,驗(yàn)證D觸發(fā)器的邏輯功能。1.利用與非門實(shí)現(xiàn)下列邏輯表達(dá)式利用與非門實(shí)現(xiàn)下列邏輯表達(dá)式 74LS00 74LS10 74LS00 74LS10 F=A+B+C F=A+B+C2.2.由下圖寫出真值表由下圖寫出真值表及邏輯表達(dá)式及邏輯表達(dá)式(三)設(shè)計(jì)&ABCF四.實(shí)驗(yàn)報(bào)告要求1.1.畫出實(shí)驗(yàn)線路圖畫出實(shí)驗(yàn)線路圖, ,并標(biāo)出芯片引腳;并標(biāo)出芯片引腳;2.2.寫出實(shí)驗(yàn)要求中邏輯表達(dá)式及真值表。寫出實(shí)驗(yàn)要求中邏輯表達(dá)式及真值表。3.3.畫出與畫出與CPCP脈沖相應(yīng)的各觸發(fā)器輸出端波形脈沖相應(yīng)的各觸發(fā)器輸出端波形, ,并說明其觸發(fā)方式并說明其觸發(fā)方式. . 五.思考題1.實(shí)驗(yàn)用的與非門中不用的輸入端如何處理?2.如果與非門的一個(gè)輸入端接時(shí)

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論