封裝流程的介紹ppt課件

1、 IC 封 裝 產(chǎn) 品 及 制 程 簡(jiǎn) 介 產(chǎn) 業(yè) 概 說 電子構(gòu)裝 (Electronic Packaging)，也常被稱為封裝(Assembly)，是半導(dǎo)體產(chǎn)業(yè)中所謂的后段。它的目的在賦予集成電路組件組裝的根底架構(gòu)，使其能進(jìn)一步與其載體(常是指印刷電路板結(jié)合，以發(fā)揚(yáng)原先設(shè)計(jì)的功能。 構(gòu)裝技術(shù)的范圍涵蓋極廣，它運(yùn)用了物理、化學(xué)、資料、機(jī)械、電機(jī)、微電子等各領(lǐng)域的知識(shí)，也運(yùn)用金屬、陶瓷、高分子化合物等各式各樣的高科技資料。 在微電子產(chǎn)品功能與層次提升的追求中，開發(fā)構(gòu)裝技術(shù)的重要性不亞于 IC制程中其它的微電子相關(guān)工程技術(shù)，故世界各主要電子工業(yè)國(guó)莫不戮力研討，以求得技術(shù)領(lǐng)先的位置。Content

2、s 1. IC 封裝的目的2. IC 封裝的方式3. IC 封裝運(yùn)用的資料4. IC 封裝的根本制程與質(zhì)量管理重點(diǎn)IC封裝的目的 Why need to do IC packaging防止?jié)駳馇秩胍詸C(jī)械方式支持導(dǎo)線有效的將內(nèi)部產(chǎn)生的熱排出于外部提供持取加工的形體Whats “ IC Package “Package : 把包成一包IC Package : 把 IC 包成一包 IC封裝的方式 PIN PTH IC J-TYPE LEAD SOJ、LCC GULL-WING LEAD SOP、QFPBALL BGABUMPING F/CFundamental Lead Types of IC Pa

3、ckageIC Package Family PTH IC：DIP SIP、PDIP(CDIP) PGASMD IC: SOIC SOP(TSOP-I、TSOP-II)、SOJ LCC PLCC/CLCC QFP 1420/2828、 1010/1414(TQFP、MQFP、LQFP) Others BGA、TCP、F/C Something about IC Package Category PTH IC：1960年代發(fā)表，至今在一些低價(jià)的電子組件上仍被廣泛運(yùn)用。 DIP 美商快捷首先發(fā)表 CDIP。由于本錢技術(shù)的低廉，很快成為當(dāng)時(shí)主要的 封裝方式；隨后更衍生出 PDIP、SIP等。 PGA

4、 美商IBM首先發(fā)表，僅運(yùn)用于早期的高階 IC封裝上，其Grid Array的 概念后來更進(jìn)一步轉(zhuǎn)換成為 BGA的設(shè)計(jì)概念。SMD IC : 1970年代美商德州儀器首先發(fā)表 Flat Package,是一切外表黏著組件的濫觴。由于SMD有太多優(yōu)于PTH的地方，各家廠商進(jìn)一步開展出各具特征的封裝。至今，外表黏著仍是先進(jìn)電子組件封裝設(shè)計(jì)的最正確選擇。 QFP 業(yè)界常見的方式以1420/2828/1010/1414四種尺寸為主。 LCC Chip carrier，區(qū)分為 CLCC/PLCC 及 Leadless / Leaded等方式。 SOIC Small Outline IC；區(qū)分為 SOP(

5、TSOP-I、TSOP-II)、SOJ 兩種主 流。 TCP Tape Carrier Package;運(yùn)用于 LCD Driver。其錫鉛凸塊的設(shè)計(jì)后來進(jìn)一步運(yùn)用在 F/C上。當(dāng)前最先進(jìn)的封裝技術(shù)： BGA 、F/C (晶圓級(jí)封裝 IC Package application Category of IC Package Popular IC package types :TSOP(Thin Small Outline Package) QFP(Quad Flat Pack) BGA(Ball Grid Array) CSP(Chip Scale Package)Category of IC

6、 Package-example 1 PBGAQFPTSOPSOP封裝應(yīng)用的資料Copper Lead frameEpoxy AdhesiveTop MoldEncapsulate Mold CompoundDie PaddleDieBottom MoldGold WireTSOP TSOP Alloy42 Lead FrameNi42/Fe58TapeDieGold WireEncapsulate Mold CompoundTop MoldBottom MoldTSOP Gross Section View封裝原物料 金線 與 CompoundBall Bond : Shape / Posi

7、tionHeight : 0.93 milBall size : 3.04 milBall aspect ratio : 0.30 Spec Criteria : 2.6 mil Ball size 5.2 mil Gold Wire 與 Bonding Pad 的關(guān)係After KOH etching viewIntermetallicGold Wire First Bond Section View封裝原物料 Lead Frame 與 打線的關(guān)係Conventional structureSectional ViewIC chipInner LeadwirepaddleSignalN/CS

8、ignalSignalPowerPowerPowerPowerpaddleIC chipTie barTie barSectional ViewSignalSignalSignalSignalBus barBus barwireIC chipInner LeadtapeIC chiptapeSectional ViewSignalSignalSignalPowerwireIC chipInner LeadIC chipSignalPowerPowerpaddleWire Bonding 與 Lead Frame型態(tài)的演進(jìn)Multi-frame LOC structureTape LOC str

9、uctureProcess Flow Chart, Equipment & MaterialPROCESSEQUIPMENTMATERIALDIE SAWDISCO 651DIE ATTACHHITACHI CM200( LOC)HITACHI LM400(LOC)WIRE BONDSKW UTC-300K&S 1488 / 8020/ 8028 1.0 MILMOLDINGTOWA Y- SERIESSHINETSU KMC-260 NCAMARKINGGPM / E & R LASER PlatingMECO EPL-2400SSn / Pb 85/15FORMING & SINGULAT

10、IONHAN-MI 203FYAMADA CU-951-1LEAD SCAN/FVI/PACKRVSI LS3900DB / 5700WAFER BACKGRINDRINGSIBUYAMA-508SUNRISEJEDEC 150 Deg CFLOWHITACHI CHIMICAL HM-122UHAN-MI 101 DEJUNKIC 封裝的根本製程 與 控制重點(diǎn)Conventional IC Packaging Process FlowIC封裝根本製造程序 : 以 TSOP - II Tape LOC 為例1. Wafer Process2. Die Attaching3. Wire Bond

11、ing4. Molding5. Marking and Lead ProcessTSOP Process Flow & ControlTSOP Process Flow & Control -Cont. TSOP Process Flow & Control -Cont. Our Reliability Test SystemT/C , -55 C / 125 C , 5 cyclesBaking , 125 C , 24 hrsPrepare Request SheetO/S Test, Visual/SAT InspectionMoisture Soak Level I85 C / 85%RH , 168hrsMoisture Soak Level II85 C / 60%RH , 168hrsMoisture Soak Level III30 C / 60%RH , 192hrsIR Reflow , 220/235 C, 3XO/S Test, Visual/SAT InspectionPCTTHHASTHTST/ST/CThis flow / condition may be modified by custo