專用集成電路設(shè)計(jì)實(shí)踐(西電版)第3章-電路設(shè)計(jì)課件

1、第3章電路設(shè)計(jì) 3.1觸發(fā)器的設(shè)計(jì) 3.2比較器設(shè)計(jì) 3.3運(yùn)算放大器設(shè)計(jì) 3.4帶隙基準(zhǔn)設(shè)計(jì) 3.5振蕩器設(shè)計(jì) 3.6LDO穩(wěn)壓器設(shè)計(jì) 3.7D/A轉(zhuǎn)換器的設(shè)計(jì) 3.8A/D轉(zhuǎn)換器的設(shè)計(jì) 3.1觸發(fā)器的設(shè)計(jì)3.1.1觸發(fā)器的原理觸發(fā)器是時(shí)序邏輯電路的最基本單元,在時(shí)序邏輯領(lǐng)域內(nèi)占有相當(dāng)重要的地位,它被作為基本記憶單元廣泛應(yīng)用于各種時(shí)序邏輯系統(tǒng)中。觸發(fā)器包括單穩(wěn)態(tài)觸發(fā)器和雙穩(wěn)態(tài)觸發(fā)器。我們把輸出的電平有一個(gè)穩(wěn)態(tài)和一個(gè)暫穩(wěn)態(tài)的觸發(fā)器稱為單穩(wěn)態(tài)觸發(fā)器,而把輸出電平為兩個(gè)穩(wěn)態(tài)的觸發(fā)器稱為雙穩(wěn)態(tài)觸發(fā)器。觸發(fā)器的種類很多,但所有的雙穩(wěn)態(tài)觸發(fā)器都應(yīng)具有以下特性: (1)有兩個(gè)互補(bǔ)的輸出Q和Q,即當(dāng)Q=0時(shí)

2、,Q=1,而當(dāng)Q=1時(shí),Q=0。(2)有兩個(gè)穩(wěn)定狀態(tài)。若輸入不發(fā)生變化,觸發(fā)器必定處于其中某一個(gè)穩(wěn)定狀態(tài)并且可以長(zhǎng)期保持下去。一般當(dāng)Q=0和Q=1時(shí)稱觸發(fā)器處于0態(tài),而當(dāng)Q=1和Q=0時(shí)稱觸發(fā)器處于1態(tài)。 (3)在輸入信號(hào)的作用下,雙穩(wěn)態(tài)觸發(fā)器可從一個(gè)穩(wěn)定狀態(tài)轉(zhuǎn)換到另一個(gè)穩(wěn)定狀態(tài),并繼續(xù)穩(wěn)定下去,直到下一次輸入發(fā)生變化時(shí),才可能再次改變狀態(tài)。我們把輸入信號(hào)沒(méi)有發(fā)生變化直到輸入信號(hào)發(fā)生變化之前的觸發(fā)器狀態(tài)稱為電路的現(xiàn)在狀態(tài),用Qn和Qn來(lái)表示,而把輸入信號(hào)發(fā)生變化后觸發(fā)器所進(jìn)入的狀態(tài)稱為它的下一態(tài),用Qn+1和Qn+1表示。若用X來(lái)表示輸入信號(hào)的集合,則觸發(fā)器的下一狀態(tài)是它的現(xiàn)在狀態(tài)和輸入信號(hào)的

3、函數(shù),即 Qn+1=f(Qn,X) (31) 式(31)稱為觸發(fā)器下一狀態(tài)方程,簡(jiǎn)稱狀態(tài)方程,它是描述時(shí)序電路的最基本表達(dá)式。當(dāng)然,對(duì)于每一種具體的觸發(fā)器,狀態(tài)方程的具體形式將各不相同,也就是每種觸發(fā)器都有自己特定的狀態(tài)方程,因此也把狀態(tài)方程叫做特征方程?，F(xiàn)在狀態(tài)和下一狀態(tài)是一個(gè)相對(duì)的概念,即是相對(duì)于輸入變化而言的。在某一時(shí)刻輸入變化后電路進(jìn)入下一狀態(tài),而對(duì)于下一次變化而言,這就是觸發(fā)器的現(xiàn)在狀態(tài)。實(shí)際上也可以說(shuō),下一狀態(tài)是對(duì)于某一時(shí)刻而言的,過(guò)了這個(gè)時(shí)刻,就為現(xiàn)在狀態(tài)了。 由于觸發(fā)器具有兩個(gè)穩(wěn)定狀態(tài):0態(tài)和1態(tài),所以它就能記憶一位二進(jìn)制數(shù)的兩個(gè)狀態(tài),也可以記住外部事件的兩個(gè)狀態(tài)。這種記憶作用

4、的實(shí)質(zhì)就是在觸發(fā)器的穩(wěn)定狀態(tài)和外部輸入作用之間建立起一一對(duì)應(yīng)的關(guān)系,然后通過(guò)檢查觸發(fā)器的狀態(tài),反映出外部輸入的情況。一位觸發(fā)器可表達(dá)、存儲(chǔ)記憶一位二進(jìn)制信息;多位觸發(fā)器可表達(dá)、存儲(chǔ)記憶多位二進(jìn)制信息(一組二進(jìn)制代碼)。當(dāng)輸入信號(hào)發(fā)生變化時(shí),觸發(fā)器電路會(huì)自動(dòng)地“觸發(fā)翻轉(zhuǎn)”從某一穩(wěn)定狀態(tài)(初態(tài))自動(dòng)轉(zhuǎn)變到另一穩(wěn)定狀態(tài)(次態(tài))。而且,這一“觸發(fā)翻轉(zhuǎn)”過(guò)程進(jìn)行得極為迅速,所經(jīng)歷的時(shí)間極短,可認(rèn)為是瞬間完成的。引起“觸發(fā)翻轉(zhuǎn)”的輸入信號(hào)稱為“觸發(fā)信號(hào)”。當(dāng)觸發(fā)信號(hào)撤銷后,觸發(fā)器的次態(tài)會(huì)保持下來(lái),直到新的觸發(fā)信號(hào)再次“觸發(fā)”前,次態(tài)會(huì)保持不變。在觸發(fā)信號(hào)作用下,觸發(fā)器自動(dòng)由“初態(tài)”翻轉(zhuǎn)到“次態(tài)”(有時(shí)也稱

5、之為“狀態(tài)更新”)。利用觸發(fā)器存儲(chǔ)記憶、觸發(fā)翻轉(zhuǎn)、次態(tài)能保持的功能,可以對(duì)二進(jìn)制代碼進(jìn)行寄存、移位;也可以對(duì)輸入脈沖信號(hào)個(gè)數(shù)進(jìn)行計(jì)數(shù);還可以處理和變換輸入脈沖信號(hào)波形,構(gòu)成寄存器、計(jì)數(shù)器、脈沖信號(hào)處理與產(chǎn)生電路等多種數(shù)字電路。 3.1.2觸發(fā)器的指標(biāo) 1.建立時(shí)間建立時(shí)間是指在觸發(fā)器的時(shí)鐘信號(hào)上升沿到來(lái)以前,數(shù)據(jù)穩(wěn)定不變的時(shí)間,如果建立時(shí)間不夠,數(shù)據(jù)將不能在這個(gè)時(shí)鐘上升沿被打入觸發(fā)器。由圖31可見(jiàn),由于CP信號(hào)是加到門G3和G4上的,因而在CP上升沿到達(dá)之前,門G5和G6輸出端的狀態(tài)必須穩(wěn)定地建立起來(lái)。輸入信號(hào)到達(dá)D端以后,G5的輸出狀態(tài)要經(jīng)過(guò)一級(jí)門電路的傳輸延遲時(shí)間才能建立起來(lái),而G6的輸出

6、狀態(tài)需要經(jīng)過(guò)兩級(jí)門電路的傳輸延遲時(shí)間才能建立,因此D端的輸入信號(hào)必須先于CP的上升沿到達(dá),而且建立時(shí)間應(yīng)滿足:tset2tpd。 圖31維持阻塞D觸發(fā)器結(jié)構(gòu) 圖32維持阻塞D觸發(fā)器動(dòng)態(tài)波形 2.保持時(shí)間保持時(shí)間是指在觸發(fā)器的時(shí)鐘信號(hào)上升沿到來(lái)以后,數(shù)據(jù)穩(wěn)定不變的時(shí)間。由圖31可知,為實(shí)現(xiàn)邊沿觸發(fā),應(yīng)保證CP=1期間門G6的輸出狀態(tài)不變,不受D端狀態(tài)變化的影響。為此,在D=0的情況下,當(dāng)CP上升沿到達(dá)以后還要等門G4輸出的低電平返回到門G6的輸入端以后,D端的低電平才允許改變。因此輸入低電平信號(hào)的保持時(shí)間為tHLtpd。在D=1的情況下,由于CP上升沿到達(dá)后G3的輸出將G4封鎖,因此不要求輸入信

7、號(hào)繼續(xù)保持不變,故輸入高電平信號(hào)的保持時(shí)間tHH=0。3.傳輸延遲時(shí)間信號(hào)在通過(guò)觸發(fā)器傳輸?shù)那昂?會(huì)出現(xiàn)一段時(shí)間的延遲,人們把這段時(shí)間叫做傳輸延遲時(shí)間。由圖33不難推算出,從CP上升沿到達(dá)時(shí)開(kāi)始計(jì)算,輸出由高電平變?yōu)榈碗娖降膫鬏斞舆t時(shí)間tPHL和由低電平變?yōu)楦唠娖降膫鬏斞舆t時(shí)間tPLH稱為觸發(fā)器的傳輸延遲時(shí)間。 圖33D觸發(fā)器工作波形 4.最高時(shí)鐘頻率為使觸發(fā)器能正常工作,時(shí)鐘信號(hào)頻率往往要小于某一特定的值,這個(gè)特定的值即為最高時(shí)鐘頻率。圖31中,為了保證由門G1G4組成的同步RS觸發(fā)器能可靠地翻轉(zhuǎn),CP高電平的持續(xù)時(shí)間應(yīng)大于tPHL,所以時(shí)鐘信號(hào)高電平的寬度tWH應(yīng)大于tPHL。而為了在下一

8、個(gè)CP上升沿到達(dá)之前確保門G5和G6的新的輸出電平得以穩(wěn)定地建立,CP低電平的持續(xù)時(shí)間不應(yīng)小于門G4的傳輸延遲時(shí)間和tset之和,即時(shí)鐘信號(hào)低電平的寬度tWLtset+tpd,因而得到: 3.1.3常見(jiàn)觸發(fā)器的結(jié)構(gòu)1.RS觸發(fā)器基本RS觸發(fā)器是構(gòu)成各種功能觸發(fā)器的基本單元,它可以用兩個(gè)二輸入與非門或兩個(gè)二輸入或非門交叉耦合構(gòu)成。圖34是兩個(gè)與非門耦合而成的觸發(fā)器,它有兩個(gè)輸入端R、S和兩個(gè)互補(bǔ)輸出端Q和Q,一般用Q端的邏輯值來(lái)表示觸發(fā)器的狀態(tài)。當(dāng)Q=0、Q=1時(shí)稱觸發(fā)器處于0態(tài);當(dāng)Q=1、Q=0時(shí)稱觸發(fā)器處于1態(tài)。 圖34與非門構(gòu)成的RS觸發(fā)器 根據(jù)與非門的邏輯關(guān)系,觸發(fā)器的邏輯表達(dá)式為 (3

9、3) 由輸入信號(hào)R、S的不同狀態(tài)的組合可知,觸發(fā)器的輸入與輸出的關(guān)系有4種情況:(1)當(dāng)輸入R=1,S=1時(shí)。當(dāng)R、S都為1時(shí),兩個(gè)與非門的狀態(tài)由原來(lái)的Q和Q的狀態(tài)決定,不難推知,觸發(fā)器的原來(lái)狀態(tài)不變。觸發(fā)器保持狀態(tài)時(shí),輸入端都加高電平,需要觸發(fā)翻轉(zhuǎn)時(shí),按要求在某一輸入端加一負(fù)脈沖。例如在S端加負(fù)脈沖,使觸發(fā)器置1,該脈沖信號(hào)回到高電平后,觸發(fā)器仍維持1狀態(tài)不變,相當(dāng)于把S端某一時(shí)刻的電平信號(hào)存儲(chǔ)起來(lái),這就體現(xiàn)了觸發(fā)器具有的記憶功能。 (2)當(dāng)輸入R=1,S=0時(shí)。由式(33)可知,當(dāng)S=0時(shí),不論Q為何種狀態(tài),都有Q=1,Q=0。(3)當(dāng)輸入R=0,S=1時(shí)。由電路的對(duì)稱性可知,當(dāng)R=0時(shí),

10、不論Q為何種狀態(tài),都有Q=1,Q=0。(4)當(dāng)輸入R=0,S=0時(shí)。若R=S=0,則兩個(gè)與非門輸出均為1,這樣就破壞了觸發(fā)器的互補(bǔ)輸出關(guān)系。在實(shí)際的電路中,因?yàn)殚T電路的延遲時(shí)間不一致,觸發(fā)器的下一狀態(tài)不能確定,所以這種情況是不允許的。因此人們規(guī)定輸入信號(hào)R、S不能同時(shí)為0,即它要滿足約束關(guān)系R+S=1。 在實(shí)際電路中,由或非門耦合而成的觸發(fā)器是很常見(jiàn)的。圖35就是由兩個(gè)或非門耦合而成的觸發(fā)器結(jié)構(gòu),它也有兩個(gè)輸入端R、S和兩個(gè)互補(bǔ)輸出端Q和Q。根據(jù)或非門的邏輯關(guān)系,觸發(fā)器的邏輯表達(dá)式為 (34) 圖35 或非門構(gòu)成的RS觸發(fā)器圖36CMOS RS觸發(fā)器 2.D觸發(fā)器1)同步D觸發(fā)器在同步RS觸發(fā)

11、器的輸入回路加一個(gè)反相器,可以把兩個(gè)輸入端減為一個(gè),從而構(gòu)成D觸發(fā)器。在下一個(gè)時(shí)鐘脈沖,D觸發(fā)器的邏輯輸入被傳送到輸出。它常被用于計(jì)數(shù)器或移位寄存器中。圖37為D觸發(fā)器的邏輯電路結(jié)構(gòu),圖中門a和b組成觸發(fā)引導(dǎo)門,門c和d組成基本觸發(fā)器。基本觸發(fā)器的輸入為 (35) 由此不難推出:當(dāng)CP=0時(shí),a、b門被堵,SD=1,RD=1,輸出保持原態(tài);當(dāng)CP=1時(shí),a、b門被打開(kāi),SD=D,RD=D,輸出由D決定。由基本RS觸發(fā)器的特征方程得出D觸發(fā)器的特征方程為 圖37同步D觸發(fā)器的邏輯電路結(jié)構(gòu) 用CMOS傳輸門可以構(gòu)成D觸發(fā)器,其電路圖如圖38所示。當(dāng)=0時(shí),傳輸門TG1導(dǎo)通,TG2截止,因而Q=D;

12、=1時(shí),TG1截止,TG2導(dǎo)通,這時(shí)兩個(gè)反相器通過(guò)傳輸門TG2構(gòu)成反饋環(huán),保存了在0時(shí)輸入的信息。此電路最簡(jiǎn)單的電氣設(shè)計(jì)是選取kN=kP和UTH=UDD/2,最簡(jiǎn)單的版圖布局結(jié)構(gòu)則選取所有器件有相同的寬長(zhǎng)比W/L。 圖38同步D觸發(fā)器CMOS電路圖 2)主從D觸發(fā)器將兩個(gè)由反相時(shí)鐘控制的D觸發(fā)器級(jí)聯(lián)就得到了一個(gè)D型主從觸發(fā)器,其邏輯框圖如圖39所示。當(dāng)=1時(shí),輸入數(shù)據(jù)通過(guò)傳輸門TG1被送入主觸發(fā)器;在=0時(shí),這個(gè)數(shù)據(jù)被保存在主觸發(fā)器中并同時(shí)通過(guò)傳輸門TG3送入從觸發(fā)器。第二個(gè)時(shí)鐘脈沖周期來(lái)到時(shí)主觸發(fā)器將接收新的數(shù)據(jù),從觸發(fā)器將保存上一時(shí)鐘周期送入主觸發(fā)器的數(shù)據(jù)。相應(yīng)的標(biāo)準(zhǔn)CMOS主從D觸發(fā)器電

13、路結(jié)構(gòu)如圖310所示。 圖39主從觸發(fā)器邏輯框圖 圖310標(biāo)準(zhǔn)CMOS主從觸發(fā)器電路圖 3.JK觸發(fā)器常見(jiàn)的JK觸發(fā)器包括主從JK觸發(fā)器和邊沿JK觸發(fā)器。這里我們主要介紹主從JK觸發(fā)器。主從JK觸發(fā)器和主從RS觸發(fā)器的區(qū)別在于當(dāng)J=K=1時(shí),觸發(fā)器將翻轉(zhuǎn)為與初始狀態(tài)相反的狀態(tài),所以JK觸發(fā)器不再存在輸出狀態(tài)不定的情況。主從JK觸發(fā)器電路圖如圖311所示。圖312為主從JK觸發(fā)器的電壓波形圖(設(shè)初態(tài)為0)。 圖311主從JK觸發(fā)器電路結(jié)構(gòu) 圖312主從JK觸發(fā)器的電壓波形圖 4.T觸發(fā)器與T觸發(fā)器把JK觸發(fā)器的兩個(gè)輸入端連接在一起,就構(gòu)成了另一種只有一個(gè)輸入端的觸發(fā)器,稱為T觸發(fā)器,其邏輯圖如圖

14、313所示。采用與JK觸發(fā)器同樣的分析方法,可知這時(shí)的等效R、S輸入信號(hào)為 (37) 因此,T觸發(fā)器的狀態(tài)方程為 (38) T觸發(fā)器的邏輯功能很簡(jiǎn)單,當(dāng)T=0時(shí),觸發(fā)器的狀態(tài)不變,而當(dāng)T=1時(shí),觸發(fā)器的狀態(tài)就翻轉(zhuǎn)一次。T觸發(fā)器的功能見(jiàn)表31。 表31T觸發(fā)器功能表 TQn+101QnQn5.各電路結(jié)構(gòu)觸發(fā)方式觸發(fā)器的電路結(jié)構(gòu)不同,其觸發(fā)翻轉(zhuǎn)的過(guò)程和特點(diǎn)也各不相同。即不同電路結(jié)構(gòu)的觸發(fā)器各有自己獨(dú)具特點(diǎn)的“觸發(fā)方式”。觸發(fā)器的觸發(fā)方式分為三種:“電平觸發(fā)”、“主從觸發(fā)”、“邊沿觸發(fā)”。(1)“基本RS結(jié)構(gòu)”的觸發(fā)器是“電平觸發(fā)”方式。觸發(fā)過(guò)程:當(dāng)輸入信號(hào)R、S端的電平發(fā)生變化時(shí),觸發(fā)器“觸發(fā)翻轉(zhuǎn)

15、”,置0或置1;當(dāng)R、S信號(hào)電平保持不變時(shí),觸發(fā)器保持原態(tài)不變。 特點(diǎn):用R、S信號(hào)電平直接觸發(fā),即“電平觸發(fā)”。觸發(fā)器的狀態(tài)隨著R、S信號(hào)電平的變化而變化,易受干擾,抗干擾能力差。用R、S信號(hào)電平直接觸發(fā),不利于多個(gè)觸發(fā)器協(xié)調(diào)地工作,使用不方便。 (2)“同步RS結(jié)構(gòu)”的觸發(fā)器也是“電平觸發(fā)”方式。觸發(fā)過(guò)程:在時(shí)鐘信號(hào)CP高電平(CP=1)期間,觸發(fā)器接收輸入信號(hào)電平,完成觸發(fā)翻轉(zhuǎn);在CP=0期間,禁止輸入信號(hào)進(jìn)入觸發(fā)器,觸發(fā)器保持原態(tài)。特點(diǎn):CP=1期間,輸入信號(hào)電平直接觸發(fā),屬于“電平觸發(fā)”方式。用時(shí)鐘信號(hào)CP來(lái)控制是否允許“觸發(fā)”,可以協(xié)調(diào)多個(gè)觸發(fā)器的動(dòng)作步伐,實(shí)現(xiàn)“同步操作”。CP=

16、0期間,禁止觸發(fā)翻轉(zhuǎn),抗干擾能力高于“基本RS結(jié)構(gòu)”。CP=1期間,輸入信號(hào)的變化,會(huì)使觸發(fā)器發(fā)生多次翻轉(zhuǎn),抗干擾能力有限。 (3)“主從結(jié)構(gòu)”的觸發(fā)器是“主從觸發(fā)”方式。觸發(fā)過(guò)程:在時(shí)鐘信號(hào)CP=1期間,主觸發(fā)器接收輸入信號(hào),“更新?tīng)顟B(tài)”,從觸發(fā)器狀態(tài)保持不變;在時(shí)鐘信號(hào)CP下降沿到來(lái)時(shí),從觸發(fā)器接收主觸發(fā)器輸出端信號(hào),觸發(fā)翻轉(zhuǎn)。特點(diǎn):觸發(fā)翻轉(zhuǎn)的過(guò)程分兩步走:CP=1期間,“主變,從不變”;CP=0到來(lái)時(shí)刻,“從隨主變”,是“主從觸發(fā)”方式。觸發(fā)器被觸發(fā)的時(shí)刻是CP脈沖的下降沿,在每個(gè)CP周期,觸發(fā)器狀態(tài)只能變化一次,抗干擾能力優(yōu)于“同步RS結(jié)構(gòu)”。主觸發(fā)器是一個(gè)同步RS結(jié)構(gòu)的觸發(fā)器,在CP

17、=1的全部時(shí)間內(nèi),輸入信號(hào)的變化會(huì)直接影響主觸發(fā)器狀態(tài),可能引起“誤觸發(fā)”。 (4)“邊沿結(jié)構(gòu)”觸發(fā)器的觸發(fā)方式為“邊沿觸發(fā)”。觸發(fā)過(guò)程:每當(dāng)時(shí)鐘信號(hào)CP的上升沿(或下降沿)到來(lái)瞬間,觸發(fā)器接收輸入信號(hào),觸發(fā)翻轉(zhuǎn),實(shí)現(xiàn)其邏輯功能。在CP=0、CP=1期間,觸發(fā)器狀態(tài)均不變。特點(diǎn):CP脈沖上升沿(或下降沿)時(shí)刻觸發(fā),是“脈沖沿觸發(fā)”即邊沿觸發(fā)方式。每個(gè)CP周期觸發(fā)器狀變只能更新一次。觸發(fā)器狀態(tài)僅取決于CP脈沖沿到來(lái)前瞬間的輸入信號(hào),其余時(shí)間,輸入信號(hào)的變化均被封鎖,不會(huì)影響觸發(fā)器狀態(tài),抗干擾能力最強(qiáng)。觸發(fā)器電路的結(jié)構(gòu)形式?jīng)Q定了觸發(fā)器的觸發(fā)方式,也就決定了觸發(fā)器能否可靠地實(shí)現(xiàn)其邏輯功能。 實(shí)踐一觸

18、發(fā)器設(shè)計(jì)實(shí)例一、觸發(fā)器的電路原理圖邊沿D觸發(fā)器電路原理圖如圖314所示。 圖314邊沿D觸發(fā)器電路原理圖 二、瞬態(tài)仿真波形圖邊沿D觸發(fā)器瞬態(tài)仿真結(jié)果如圖315所示。具體的仿真網(wǎng)表如下:/Libraryname:xdbasic/Cellname:inv/Viewname:schematicsubcktinvinoutvinvssparameterswplpmpwnlnmnM0(outinvinvin)pchw=wpl=lpm=mpM1(outinvssvss)nchw=wnl=lnm=mnendsinv/Endofsubcircuitdefinition. 圖315瞬態(tài)仿真結(jié)果/Libraryn

19、ame:xdbasic/Cellname:nand2/Viewname:schematicsubcktnand2aboutvinvssparameterswn2ln2mn2wn1ln1mn1wp2lp2mp2wp1lp1mp1M3(net6avssvss)nch w=wn2 l=ln2 m=mn2M1(outbnet6vss)nch w=wn1 l=ln1 m=mn1M2(outbvinvin)pch w=wp2 l=lp2 m=mp2M0(outavinvin)pch w=wp1 l=lp1 m=mp1endsnand2/End of subcircuit definition. /Libr

20、aryname:3216/Cellname:sim_DFF/Viewname:schematicV2(VCC0)vsourcetype=pwlwave=00.01u5V1(CLK0)vsourcetype=pulseval0=0val1=5period=6udelay=0rise=10nfall=10nwidth=3uV3(CLEAR0)vsourcetype=pulseval0=0val1=5period=38udelay=0rise=10n fall=10nwidth=36uV4(D0)vsourcetype=pulseval0=0val1=5period=4udelay=0rise=10

21、nfall=10nwidth=2u V0(VSS0)vsourcedc=0type=dcI7(CLKXCLKVCCVSS)invwp=1.5ulp=0.6ump=1wn=1uln=0.6umn=1I3(net70net76VCCVSS)invwp=1.5ulp=0.6ump=1wn=1uln=06umn=1I1(net84QVCCVSS)invwp=1.5ulp=0.6ump=1wn=1uln=0.6umn=1I2(CLEARQXQVCCVSS)nand2wn2=1uln2=0.6umn2=1wn1=1uln1=0.6umn1=1wp2=1.5ulp2=0.6ump2=1wp1=1.5ulp1

22、=0.6ump1=1I0(CLEARnet88net70VCCVSS)nand2wn2=1uln2=0.6umn2=1wn1=1uln1=0.6umn1=1wp2=1.5ulp2=0.6ump2=1wp1=1.5ulp1=0.6ump1=1M8(net88XCLKnet76VSS)nchw=1ul=600.0nm=1M6(net84CLKXQVSS)nchw=1ul=600.0nm=1M5(net70XCLKnet84VSS)nchw=1ul=600.0nm=1M1(DCLKnet88VSS)nchw=1ul=600.0nm=1M9(net88CLKnet76VCC)pchw=1.5ul=60

23、0.0nm=1M7(net84XCLKXQVCC)pchw=1.5ul=600.0nm=1M4(net70CLKnet84VCC)pchw=1.5ul=600.0nm=1M0(DXCLKnet88VCC)pchw=1.5ul=600.0nm=1simulatorOptionsoptionsreltol=1e3vabstol=1e6iabstol=1e12temp=27tnom=27scalem=1.0scale=1.0gmin=1e12rforce=1maxnotes=5maxwarns=5digits=5cols=80pivrel=1e3ckptclock=1800sensfile=./ps

24、f/sens.outputchecklimitdest=psftrantranstop=50uwrite=spectre.icwritefinal=spectre.fcannotate=statusmaxiters=5finalTimeOPinfowhat=oppointwhere=rawfilemodelParameterinfowhat=modelswhere=rawfile elementinfowhat=instwhere=rawfileoutputParameterinfowhat=outputwhere=rawfiledesignParamValsinfowhat=paramete

25、rswhere=rawfileprimitivesinfowhat=primitiveswhere=rawfilesubcktsinfowhat=subcktswhere=rawfilesaveOptionsoptionssave=allpub 3.2比較器設(shè)計(jì) 3.2.1比較器的原理比較器的基本功能是比較兩個(gè)模擬電壓(或電流)的相對(duì)大小,并給出邏輯判斷。絕大多數(shù)比較器為差動(dòng)電壓比較器,電路符號(hào)如圖316(a)所示。被比較的兩個(gè)模擬電壓加在它的兩個(gè)輸入端,由于其開(kāi)環(huán)差動(dòng)電壓增益很大,因此輸入端很小的差值電壓就可以使它的輸出達(dá)到飽和電壓,并且差值電壓的極性決定了輸出是正向飽和還是負(fù)向飽和。理想差

26、動(dòng)比較器的輸出-輸入關(guān)系如圖316(b)所示。 圖316理想差動(dòng)比較器的輸出-輸入關(guān)系(a)電路符號(hào);(b)uo-ud的關(guān)系;(c)uo-uin+的關(guān)系 圖317理想比較器的電路模型 比較器的傳輸曲線用數(shù)學(xué)函數(shù)表示如下: (39) (310) 這個(gè)模型在輸出UOL和UOH之間的轉(zhuǎn)換是理想的,即輸入改變U,造成輸出狀態(tài)改變。而U趨于零,則意味著增益為無(wú)限大。 實(shí)際應(yīng)用中對(duì)比較器要求會(huì)更高,例如更大的電壓增益、更大的輸出電阻以及對(duì)輸入噪音的隔離等,因此必須對(duì)簡(jiǎn)化的比較器加以改進(jìn)。改進(jìn)后的比較器功能可概括為三級(jí)結(jié)構(gòu),其框圖如圖318所示。 圖318改進(jìn)后的比較器功能框圖 第一級(jí):輸入放大器。放大微小

27、的輸入信號(hào),使比較器可作出判斷。同時(shí)使比較器的輸入與電壓判斷級(jí)(正反饋)的噪音隔離。第二級(jí):電壓判斷(正反饋)。判斷哪一個(gè)輸入信號(hào)更大,給出判斷結(jié)果信號(hào)。第三級(jí):輸出緩沖級(jí)。放大判斷信息,將其轉(zhuǎn)換為與邏輯電平兼容的電壓信號(hào)并輸出。 3.2.2比較器的指標(biāo)一個(gè)高性能的比較器必須具有高的增益、低的失調(diào)電壓與高的轉(zhuǎn)換速率。應(yīng)用中對(duì)比較器的要求是:(1)要求能比較的電平值越低越好,也就是說(shuō),希望比較器能有較高的靈敏度。通常把比較器能有效比較的最低電平值定義為靈敏度。例如:對(duì)于有1012位精度的A/D轉(zhuǎn)換器的比較器,應(yīng)能對(duì)1mV的電位差進(jìn)行比較,即它的靈敏度為1mV。(2)要求能盡快地完成比較功能,也就

28、是說(shuō),希望比較器能有較高的響應(yīng)速度。一般講,比較器的響應(yīng)時(shí)間和它的轉(zhuǎn)換速率及增益帶寬有關(guān),典型值為微秒(s)量級(jí)。(3)要求有良好的穩(wěn)定性。(4)要求有良好的工藝兼容性。 1.比較器的主要性能參數(shù)下面以同相比較器為例,說(shuō)明實(shí)際比較器的特性。對(duì)于同相比較器,其輸出的數(shù)學(xué)表達(dá)式為 (311) 實(shí)際比較器電路的電壓傳輸特性如圖319所示。此模型與理想模型的差別在于增益,其表達(dá)式為 (312) 式中,UIH和UIL分別代表輸出剛剛達(dá)到UOH或UOL時(shí)所需要的輸入電壓差uin+-uin-的上下限。實(shí)際的比較器的性能主要用下列參數(shù)描述: (1)分辨能力或精度。比較器的分辨能力定義為 (313) 式中,Au

29、為比較器增益,即過(guò)渡曲線的斜率。比較器的輸出電壓必須快速變化以跟上輸入電壓的快速變化,所以比較器的電壓傳輸特性必須有大的斜率,這樣才能滿足很小的輸入差分電壓就可使輸出改變狀態(tài)的要求。只有輸出與輸入同時(shí)高速變化,才可實(shí)現(xiàn)精確的比較。輸入端的電流也是影響比較器精度的一個(gè)因素。(2)輸入失調(diào)電壓。如果將差分放大器的兩個(gè)輸入端連在一起,在輸出端得到的電壓就是輸出失調(diào)電壓。如果將這個(gè)電壓除以放大器的差分電壓增益,得到的失調(diào)電壓就是輸入失調(diào)電壓。(3)輸入共模范圍。比較器的輸入共模范圍是指在這個(gè)范圍內(nèi),比較器能連續(xù)分辨出的輸入電壓的差值。以上的參數(shù)說(shuō)明了比較器的直流特性,考慮了增益、飽和幅值和失調(diào)電壓這些

30、參數(shù)。 (4)響應(yīng)時(shí)間。響應(yīng)時(shí)間參數(shù)是比較器的時(shí)域特性,輸入激勵(lì)和輸出轉(zhuǎn)換之間的延遲就是比較器的響應(yīng)時(shí)間。比較器的輸入響應(yīng)時(shí)間關(guān)系如圖320所示。 比較器的響應(yīng)時(shí)間表明了輸入達(dá)到閾值后,輸出狀態(tài)改變的快慢程度。這一特性限制了輸入信號(hào)的最大變化速度,如果輸入變化太快,例如在一個(gè)很短的間隔內(nèi)變得比參考電壓更正,輸出將會(huì)來(lái)不及響應(yīng),輸出不正確的值。這是限制A/D轉(zhuǎn)換器轉(zhuǎn)換速率的一個(gè)重要參數(shù)。 比較器總的響應(yīng)時(shí)間由信號(hào)通過(guò)比較器的傳輸延時(shí)tp和輸出上升(下降)時(shí)間tr組成。比較器的傳輸延時(shí)tp通常定義為輸入信號(hào)到達(dá)比較器至輸出電壓上升到最終值的10%時(shí)所需的時(shí)間。上升時(shí)間tr為輸出電壓從最終值的10%

31、到最終值的90%時(shí)所需的時(shí)間。比較器的響應(yīng)時(shí)間一般為幾個(gè)毫秒甚至更少。響應(yīng)時(shí)間可被過(guò)驅(qū)動(dòng)輸入電壓改善,過(guò)驅(qū)動(dòng)輸入電壓即大于閾值電壓的輸入電壓。過(guò)驅(qū)動(dòng)輸入電壓大,則響應(yīng)時(shí)間小,但它有一個(gè)上限,即當(dāng)輸入電壓增大到某一值后,響應(yīng)時(shí)間就不再變了。 2.比較器設(shè)計(jì)中性能參數(shù)的折中在設(shè)計(jì)中,以上所舉的比較器參數(shù)大多會(huì)互相牽制,這將導(dǎo)致多維優(yōu)化的問(wèn)題,即模擬電路設(shè)計(jì)的八邊形法則,如圖321所示。 圖321模擬電路設(shè)計(jì)的八邊形法則在比較器設(shè)計(jì)中一般要考慮如下的關(guān)系:(1)比較器的精度與其響應(yīng)時(shí)間之間的折中。比較器的增益、帶寬積是一個(gè)常數(shù)。如果要求比較器有短的響應(yīng)時(shí)間,就必須有大的帶寬。帶寬增加使增益減小,增益

32、的減小導(dǎo)致比較器呈現(xiàn)較寬的傳輸特性,這就要求更大的輸入差分信號(hào)電壓才能使輸出改變,因此降低了精確度。高精度和短響應(yīng)時(shí)間不能同時(shí)得到。(2)上升時(shí)間與3dB頻率。如前所述,比較器總的響應(yīng)時(shí)間由信號(hào)通過(guò)比較器的傳輸延時(shí)和輸出上升(下降)時(shí)間組成。響應(yīng)時(shí)間可被過(guò)驅(qū)動(dòng)輸入電壓改善,其中輸出信號(hào)的上升時(shí)間tr直接與比較器的上3dB頻率有關(guān),即 由式(314)可知,要得到短的上升時(shí)間,比較器的上3dB點(diǎn)應(yīng)盡可能地出現(xiàn)在高的頻率上。比較器外加的補(bǔ)償電路可以實(shí)現(xiàn)頻率的提高。 (3)上升時(shí)間與帶寬折中。上升時(shí)間隨帶寬的增加而增加是大多數(shù)比較器的典型特征?？紤]到階變電壓的頻率成分,這一特性很容易被解釋。傅立葉分析

33、顯示了很多包含在階變電壓中的高頻成分。正是這些高頻成分造成了階變電壓波形的陡度。如果通過(guò)一個(gè)低通放大器去處理高頻成分,輸出的陡度就會(huì)減小。換句話說(shuō),就是上升時(shí)間變長(zhǎng)。 3.2.3常見(jiàn)比較器的結(jié)構(gòu)1.簡(jiǎn)單反相比較器利用CMOS工藝可制作的最簡(jiǎn)單的一種比較器電路是反相比較器,其結(jié)構(gòu)和直流傳輸曲線分別如圖322、圖323所示。其跳變電壓UTRP為 (315) (316) 由式(316)可知,此比較器的閾值跳變電壓UTRP在UDD、USS確定的情況下,由偏置電壓UBIAS控制。 圖322 反相比較器結(jié)構(gòu)圖3-23 反相比較器的直流傳輸曲線 2.差動(dòng)比較器差動(dòng)放大器如果應(yīng)用其非線性特性,實(shí)際上可以作為比

34、較器,稱為差動(dòng)比較器。其結(jié)構(gòu)如圖324所示。差動(dòng)放大器輸出的最大、最小電壓范圍就是比較器的UOH和UOL。以鏡像電流源為負(fù)載的差動(dòng)放大器不需要外接元件,便可將雙端輸出的差動(dòng)信號(hào)轉(zhuǎn)換成單端輸出。如果輸入的差模電壓uid的一半加于VM1管的柵源之間,另一半加于VM2管的柵源之間,且大小相等、方向相反,則id1增加,id2減小,或者id2增加而id1減小,而且增加量與減小量相等。設(shè)id1的變化量為i,由于VM3和VM4組成鏡像電流源,id1的電流變化(即id3的電流變化)會(huì)引起id4有相同的電流變化,id2則向反方向變化i,而且iout=id4-id2,因此iout的變化量為2i。因此其輸出相當(dāng)于單

35、端輸出,大信號(hào)傳輸跨導(dǎo)gmd也為單端輸出的跨導(dǎo)的2倍,即 (317) (318) 圖324差動(dòng)比較器結(jié)構(gòu) 3.兩級(jí)比較器以上分析了兩種能完成比較器功能的電路,但用它們作比較器都不能令人完全滿意。雖然它們單獨(dú)使用的性能不好,但結(jié)合起來(lái)使用,可以得到更好的性能。差動(dòng)比較器能精確控制跳變電壓,但由于增益比較小,輸出的電壓范圍小,不能滿足分辨率的要求。為加大增益,常用兩級(jí)比較器,一級(jí)為反相比較器，一級(jí)為差動(dòng)比較器。兩者結(jié)合使用可使每個(gè)單獨(dú)電路最有效的特性得以發(fā)揮。差分級(jí)增益低,反相級(jí)對(duì)它作了放大。以上兩種電路結(jié)合成的兩級(jí)比較器如圖325所示。 圖325兩級(jí)比較器 為了要在靜態(tài)平衡輸入下達(dá)到平衡條件,必

36、須找出線路中各器件尺寸之間的關(guān)系式。此處所指的“平衡”,是指所有器件都工作在飽和區(qū),以及所有的N溝器件都能吸收和它們配對(duì)的對(duì)應(yīng)P溝器件發(fā)出的相同數(shù)量的電流 4.遲滯比較器遲滯比較器的特點(diǎn)是它具有兩個(gè)跳變閾值。比較器輸入電壓變化方向不同,其跳變閾值也不同。特別是在輸入通過(guò)閾值點(diǎn)后,輸出改變,此時(shí)輸入閾值隨之降低。那么輸入返回時(shí)必須超過(guò)起始的閾值,比較器輸出才能再改變狀態(tài)。具有遲滯特性的比較器的傳輸特性如圖326所示。 圖326具有遲滯特性的比較器的傳輸特性 在任何時(shí)候,沒(méi)有遲滯的比較器輸入電壓不論從哪個(gè)方向通過(guò)參考電壓,輸出電壓都要改變輸出狀態(tài)。如果輸入信號(hào)變化慢,輸出變化也慢。但是當(dāng)比較器用于

37、驅(qū)動(dòng)通?？焖僮兓谶壿嬰娖街g的邏輯門時(shí),將出現(xiàn)問(wèn)題。如果輸入信號(hào)在0和1電平之間保持的時(shí)間過(guò)長(zhǎng),邏輯門可能產(chǎn)生振蕩,或者可能由于過(guò)大的電流而燒壞。另一個(gè)問(wèn)題是,輸入信號(hào)的噪聲成分會(huì)導(dǎo)致錯(cuò)誤的輸出轉(zhuǎn)換。當(dāng)輸入電壓超過(guò)(低于)參考電壓,使輸出改變后,輸入中的閃爍噪聲幅值可能使輸入電壓低于(超過(guò))參考值而導(dǎo)致輸出的錯(cuò)誤轉(zhuǎn)換。比較器實(shí)現(xiàn)遲滯的方法很多,它們都有不同形式的正反饋。典型的內(nèi)部正反饋電路如圖327所示。 圖327內(nèi)部正反饋比較器 5.高速比較器高速比較器應(yīng)該盡可能地降低其傳輸延遲。為了達(dá)到這個(gè)目的,必須明確高速比較器的要求。將比較器分為數(shù)個(gè)級(jí)聯(lián)電路最有助于理解,如圖328所示,其中每級(jí)的增

38、益都為A0,都有一個(gè)1/的單極點(diǎn)。如果輸入的變化稍稍大于uin(最小),那么每級(jí)電路的功能是在盡可能小的時(shí)延下放大輸入信號(hào)。我們注意到,前幾級(jí)信號(hào)的擺幅比較小。當(dāng)信號(hào)的擺幅開(kāi)始接近要求的范圍時(shí),放大器將受到擺率的限制。所以,對(duì)前幾級(jí)電路而言,重要的參數(shù)是帶寬,高帶寬可以使放大信號(hào)的時(shí)延較小,并將放大的信號(hào)傳至下一級(jí)。但是,對(duì)于后面幾級(jí)電路,重要的是具有高擺率,這樣才能使中間級(jí)電容和負(fù)載電容上的電壓上升或下降得足夠快。所以,在整個(gè)放大器的鏈路中,前幾級(jí)電路的設(shè)計(jì)和后幾級(jí)是不同的。 圖328級(jí)聯(lián)比較器概念描述 實(shí)踐二比較器的電路設(shè)計(jì)由原理計(jì)算出來(lái)的電路參數(shù)只是估算值,一般都要調(diào)整,因此需要利用Ca

39、dence軟件進(jìn)行模擬。一方面,可以檢驗(yàn)電路的功能是否正確;另一方面,可以由模擬的結(jié)果反過(guò)來(lái)調(diào)整電路的參數(shù),直到得到滿意的性能指標(biāo)為止。 一、實(shí)際采用的兩級(jí)開(kāi)環(huán)比較器的電路原理圖兩級(jí)開(kāi)環(huán)比較器的電路圖如圖329所示。 圖329兩級(jí)開(kāi)環(huán)比較器的電路圖 二、仿真波形圖兩級(jí)開(kāi)環(huán)比較器的瞬態(tài)仿真結(jié)果及幅頻特性曲線分別如圖330、圖331所示。 圖330瞬態(tài)仿真結(jié)果 圖331比較器幅頻特性曲線 具體的瞬態(tài)仿真網(wǎng)表如下:/Libraryname:bianshudianlu/Cellname:comp_bianshu/Viewname:schematicV2(VIN20)vsourcedc=2type=pw

40、lwave=00.0200u2I0(net037OUTVCCGND)invwp=1.8ulp=0.6ump=1wn=1.2uln=1.2umn=1 I7(net076net037VCCGND)invwp=1.8ulp=0.6ump=1wn=1.2uln=1.2umn=1V1(VIN10)vsourcedc=1type=dcV4(GND0)vsourcedc=0type=dcV0(VCC0)vsourcedc=3type=dcV3(VCCIBIAS)isourcedc=10utype=dcM0(net29net29VCCVCC)pchw=12ul=2um=1M1(net33net29VCCVCC

41、)pchw=12ul=2um=1M2(net076net33VCCVCC)pchw=12ul=2um=1 M3(net29VIN1net32GND)nchw=8ul=2um=1M4(net33VIN2net32GND)nchw=8ul=2um=1M6(net32IBIASGNDGND)nchw=8ul=2um=2M7(net076IBIASGNDGND)nchw=8ul=2um=1M5(IBIASIBIASGNDGND)nchw=8ul=2um=1simulatorOptionsoptionsreltol=1e3vabstol=1e6iabstol=1e12temp=27tnom=27scal

42、em=1.0scale=1.0gmin=1e12rforce=1maxnotes=5maxwarns=5digits=5cols=80pivrel=1e3ckptclock=1800sensfile=./psf/sens.outputchecklimitdest=psftrantranstop=200uwrite=spectre.icwritefinal=spectre.fcannotate=statusmaxiters=5 finalTimeOPinfowhat=oppointwhere=rawfilemodelParameterinfowhat=modelswhere=rawfileele

43、mentinfowhat=instwhere=rawfileoutputParameterinfowhat=outputwhere=rawfiledesignParamValsinfowhat=parameterswhere=rawfileprimitivesinfowhat=primitiveswhere=rawfilesubcktsinfowhat=subcktswhere=rawfilesaveOptionsoptionssave=allpub 具體的交流仿真網(wǎng)表如下:/Libraryname:bianshudianlu/Cellname:comp_bianshu/Viewname:sc

44、hematicI0(net037OUTVCCGND)invwp=1.8ulp=0.6ump=1wn=1.2uln=1.2umn=1I7(net076net037VCCGND)invwp=1.8ulp=0.6ump=1wn=1.2uln=1.2umn=1V2(VIN20)vsourcedc=2mag=1type=dcV1(VIN10)vsourcedc=2type=dcV4(GND0)vsourcedc=0type=dcV0(VCC0)vsourcedc=3type=dcV3(VCCIBIAS)isourcedc=10utype=dcM0(net29net29VCCVCC)pchw=12ul=2

45、um=1M1(net33net29VCCVCC)pchw=12ul=2um=1M2(net076net33VCCVCC)pchw=12ul=2um=1M3(net29VIN1net32GND)nchw=8ul=2um=1 M4(net33VIN2net32GND)nchw=8ul=2um=1M6(net32IBIASGNDGND)nchw=8ul=2um=2M7(net076IBIASGNDGND)nchw=8ul=2um=1M5(IBIASIBIASGNDGND)nchw=8ul=2um=1simulatorOptionsoptionsreltol=1e3vabstol=1e6iabstol

46、=1e12temp=27tnom=27scalem=1.0scale=1.0gmin=1e12rforce=1maxnotes=5maxwarns=5digits=5cols=80pivrel=1e3ckptclock=1800sensfile=./psf/sens.outputchecklimitdest=psfacacstart=1stop=100Mdec=20annotate=statusmodelParameterinfowhat=modelswhere=rawfile elementinfowhat=instwhere=rawfileoutputParameterinfowhat=o

47、utputwhere=rawfiledesignParamValsinfowhat=parameterswhere=rawfileprimitivesinfowhat=primitiveswhere=rawfilesubcktsinfowhat=subcktswhere=rawfilesaveOptionsoptionssave=allpub 3.3運(yùn)算放大器設(shè)計(jì) 3.3.1運(yùn)算放大器的基本原理1.理想運(yùn)放“理想”的運(yùn)放是一種具有無(wú)限大輸入阻抗、無(wú)限大通帶寬度、零輸出阻抗和能提供無(wú)限大電壓增益的差分輸入、單(雙)端輸出的電壓放大器。圖332所示即這種理想化器件的原理。盡管實(shí)際運(yùn)放并不呈現(xiàn)如此理

48、想化的特性,但是它們的性能常常足以近似理想運(yùn)放在低頻時(shí)的特性。在實(shí)際應(yīng)用中,運(yùn)放都是以反饋的組態(tài)使用的,如圖333所示。 圖332理想運(yùn)放的等效電路 圖333基本反饋放大器 忽略運(yùn)放的輸出阻抗,該反饋電路的總電壓增益Au可寫(xiě)為 (319) 式中,Zin為輸入阻抗,A為運(yùn)放的電壓增益。式(319)給出的總的電壓增益,區(qū)別于完全無(wú)反饋(Zf)時(shí)對(duì)應(yīng)的開(kāi)環(huán)增益A,稱為反饋系統(tǒng)的閉環(huán)增益。 式(319)所給閉環(huán)增益表達(dá)式最重要的特點(diǎn)是:Zin值較大時(shí),A,閉環(huán)電壓增益變?yōu)?(320) 因此,當(dāng)開(kāi)環(huán)增益值足夠高時(shí),閉環(huán)性能僅僅由反饋元件決定。事實(shí)上,開(kāi)環(huán)電壓增益的絕對(duì)值并不重要,只要它足夠大,能滿足在預(yù)

49、定的誤差范圍內(nèi)使整個(gè)閉環(huán)增益表達(dá)式(319)化為式(320)的簡(jiǎn)化形式即可。 運(yùn)放的高增益和高輸入阻抗大大地簡(jiǎn)化了采用所謂相加節(jié)點(diǎn)原理的運(yùn)放反饋電路的分析。這個(gè)原理指出,假如運(yùn)放按負(fù)反饋組態(tài)連接的話,那么對(duì)有限的輸出電壓uout,直接在運(yùn)放輸入端出現(xiàn)的電壓uin將趨于零,因?yàn)? (321) 當(dāng)A時(shí),uin將變得任意小。因此,我們可以設(shè)想電路將使其輸出推向某個(gè)電壓值,而這個(gè)值必須驅(qū)動(dòng)uin至零。這個(gè)原理雖然在幾乎所有的實(shí)際情況下都是可行的,但是在數(shù)學(xué)上卻并不嚴(yán)密,因?yàn)樗僭O(shè)在反饋環(huán)路中,運(yùn)放存在某個(gè)穩(wěn)定和實(shí)際的工作點(diǎn)。若迫使輸出電壓超過(guò)電源電壓或運(yùn)放最大允許的輸出擺幅的話,相加節(jié)點(diǎn)原理將會(huì)導(dǎo)致錯(cuò)

50、誤的結(jié)果。 相加節(jié)點(diǎn)原理大大簡(jiǎn)化了圖333所示的運(yùn)放負(fù)反饋電路的一階近似分析。由于反相輸入端被迫處于地電位,因此阻抗Z1起到將輸入電壓u1轉(zhuǎn)換成輸入電流i1的作用,其中: (322) 因?yàn)闆](méi)有輸入電流能夠進(jìn)入運(yùn)放的輸入端,故輸出電壓本身具有調(diào)節(jié)作用,以使數(shù)量相等、方向相反的電流通過(guò)Z1,故 (323) 換句話說(shuō),理想運(yùn)放的反相輸入端具有兩個(gè)獨(dú)特性質(zhì):(1)因?yàn)閡in=0,所以相對(duì)同相輸入端,它起“虛地”作用。(2)對(duì)所有流入該端頭的電流,它是理想的相加節(jié)點(diǎn),從而迫使所有電信號(hào)源施加的電流之和必須在反饋通路中產(chǎn)生相等而反向的電流。 (324) 圖3-34 反相相加器2.實(shí)際運(yùn)放前面介紹的理想運(yùn)放

51、用來(lái)說(shuō)明運(yùn)放的基本特性和應(yīng)用。雖然實(shí)際運(yùn)放電路非常近似地模仿理想運(yùn)放的重要特征,但在許多方面都與理想特性有明顯偏差。這些偏差指的是輸入電壓和電流的失調(diào)、電壓增益和帶寬的值有限、輸入電阻有限、輸出阻抗的非零以及在大信號(hào)工作條件下動(dòng)態(tài)范圍和響應(yīng)速度的限定。這些非理想特性限制了可精確放大的信號(hào)的頻率和時(shí)間變化率。實(shí)際運(yùn)放的等效電路如圖335所示。 圖335實(shí)際運(yùn)放的等效電路 3.3.2運(yùn)算放大器的性能指標(biāo)及重要參數(shù)這里主要闡述一些運(yùn)放的性能指標(biāo)和重要參數(shù)。1.開(kāi)環(huán)增益運(yùn)放的開(kāi)環(huán)增益確定了使用運(yùn)放的反饋系統(tǒng)的精度。一般地,增益范圍為10105,所要求的增益根據(jù)應(yīng)用可以有這四個(gè)數(shù)量級(jí)的變化。2.輸入共模

52、范圍輸入共模范圍(ICMR)是輸入端可以同時(shí)施加又不致造成運(yùn)放內(nèi)部任一增益級(jí)截止、飽和或者擊穿的最大輸入電壓范圍。 3.共模抑制比差分開(kāi)環(huán)增益與共模開(kāi)環(huán)增益之比稱為共模抑制比(CMRR)。它也可以定義為單位共模輸入電壓變化時(shí)的UOS變化。一般地,有 (325) 式中,ADM為差分開(kāi)環(huán)增益,ACM為共模開(kāi)環(huán)增益。 4.輸入/輸出電阻輸入電阻Rin是輸入級(jí)組態(tài)和偏置電流值的函數(shù)。如式(319)所示,如果開(kāi)環(huán)電壓增益很大,則Rin對(duì)電路性能的影響可以忽略不計(jì)。輸出電阻Rout取決于輸出級(jí)的電路組態(tài)和輸出所用限流電路系統(tǒng)的選擇。5.單位增益帶寬單位增益帶寬是閉環(huán)工作時(shí)單位增益的小信號(hào)3dB帶寬。6.全

53、功率帶寬全功率帶寬指的是輸入信號(hào)的最高頻率,在該頻率范圍內(nèi)均可由正弦輸入求得滿擺幅輸出,它又被稱為0dB帶寬。全功率帶寬與轉(zhuǎn)換速率成正比。 7.輸出擺幅使用運(yùn)放的多數(shù)系統(tǒng)要求大的電壓擺幅以適應(yīng)大范圍的信號(hào)值。例如,能響應(yīng)管弦樂(lè)隊(duì)音樂(lè)的高質(zhì)量的話筒可以產(chǎn)生的瞬時(shí)電壓范圍大于五個(gè)數(shù)量級(jí),要求其后的放大器和濾波器能處理大的擺幅(并且/或者達(dá)到低噪聲)。對(duì)大輸出擺幅的需求使全差動(dòng)運(yùn)放使用得相當(dāng)普遍。8.線性開(kāi)環(huán)運(yùn)放有很大的非線性。非線性問(wèn)題通過(guò)兩種辦法可以解決:采用全差動(dòng)實(shí)現(xiàn)方式以抑制偶次諧波;提供足夠高的開(kāi)環(huán)增益以使閉環(huán)反饋系統(tǒng)達(dá)到所要求的線性。值得注意的是,在許多反饋電路中,決定開(kāi)環(huán)增益選擇的因素

54、是線性的要求,而不是增益誤差的要求。 9.噪聲與失調(diào)運(yùn)放的輸入噪聲和失調(diào)確定了能被合理處理的最小信號(hào)電平。對(duì)于噪聲,我們必須認(rèn)識(shí)到在噪聲和輸出擺幅之間的折中問(wèn)題。對(duì)于失調(diào),主要有輸入失調(diào)電壓和輸入失調(diào)電流。(1)輸入失調(diào)電壓UOS是為使輸出電壓減至零而必須在運(yùn)放差分輸入端間施加的電壓。UOS的有限數(shù)值是由運(yùn)放輸入級(jí)中器件的失配或偏置不平衡所造成的。在直流放大器應(yīng)用中,失調(diào)電壓及其隨溫度的漂移代表的是能被精確檢測(cè)和放大的直流電壓值的下限。UOS對(duì)溫度的依賴關(guān)系稱為失調(diào)漂移。失調(diào)漂移有隨UOS值的增加而增加的趨勢(shì)。當(dāng)失調(diào)電壓被外接分壓器調(diào)為零時(shí),失調(diào)漂移不一定趨于零。(2)輸入失調(diào)電流IOS是運(yùn)放

55、兩輸入端偏置電流間的失配。 10.電源抑制及電源抑制比運(yùn)放常常在混合信號(hào)系統(tǒng)中使用,并且有時(shí)連接到有噪聲的數(shù)字電源線上。因此,在有電源噪聲時(shí),尤其是在噪聲頻率增加時(shí),運(yùn)放的性能是相當(dāng)重要的,所以全差動(dòng)結(jié)構(gòu)更受歡迎。運(yùn)放對(duì)電源的抑制主要通過(guò)電源抑制比來(lái)反映。電源抑制比(PSRR)是正負(fù)電源之一的單位電壓改變時(shí)UOS的變化量。一般地,正、負(fù)電源的抑制比是分別規(guī)定的。通常它的表達(dá)式為 (326) 式中,A為運(yùn)放的開(kāi)環(huán)增益,US為電源電壓,uout為輸出電壓。 11.轉(zhuǎn)換速率轉(zhuǎn)換速率是指運(yùn)算放大器輸出電壓的最大變化速率。一般都是在運(yùn)放經(jīng)無(wú)條件穩(wěn)定補(bǔ)償后,在輸出波形的過(guò)零點(diǎn)來(lái)測(cè)量轉(zhuǎn)換速率的。根據(jù)電路設(shè)計(jì)

56、,正或負(fù)向輸出波形的轉(zhuǎn)換速率可以是不同的,這取決于電路的設(shè)計(jì)。轉(zhuǎn)換速率的計(jì)算式為 式中,uout(max)為輸出電壓的最大變化量,t為其對(duì)應(yīng)的時(shí)間變化量。 12.建立時(shí)間建立時(shí)間是運(yùn)放的輸入階躍變化時(shí),輸出從建立起到其終值的正負(fù)0.1%之間所需的時(shí)間。 3.3.3常見(jiàn)運(yùn)算放大器的結(jié)構(gòu)在分析運(yùn)放電路的設(shè)計(jì)時(shí),根據(jù)它們的“構(gòu)造”,即運(yùn)放中增益級(jí)數(shù)的數(shù)目進(jìn)行分類是非常有用的。因?yàn)樵鲆婕?jí)的數(shù)目具有決定控制運(yùn)放交流響應(yīng)和穩(wěn)定性的主要開(kāi)環(huán)極點(diǎn)的趨向,所以對(duì)系統(tǒng)分類特別具有指導(dǎo)作用。采用這種方法,我們可以根據(jù)電路中高增益級(jí)的數(shù)目,把運(yùn)放分為一級(jí)、二級(jí)和多級(jí)運(yùn)放。多級(jí)運(yùn)放一般很少使用,以下的部分分別介紹最基本

57、的一級(jí)和二級(jí)運(yùn)放。 1.一級(jí)運(yùn)放1)基本差動(dòng)運(yùn)算放大器我們首先來(lái)研究最基本的差動(dòng)運(yùn)算放大器,它分為雙端輸出和單端輸出。(1)雙端輸出基本差動(dòng)運(yùn)算放大器。雙端輸出的基本差動(dòng)運(yùn)放如圖336所示。我們先對(duì)它作大信號(hào)分析。 圖336雙端輸出的基本差動(dòng)運(yùn)算放大器 假設(shè)圖336中uin1-uin2從-到。開(kāi)始時(shí)uin1比uin2負(fù)得多,則VM1管截止,VM2管導(dǎo)通,ID2ISS。因此,uout1UDD,uout2UDD-RdISS。當(dāng)uin1變化到比較接近uin2時(shí),VM1管逐漸導(dǎo)通,從Rd1抽取ISS的一部分電流,從而使uout1減小。因?yàn)镮D1ID2ISS,所以VM2管的漏極電流減小,uout2增大。

58、 當(dāng)uin1uin2時(shí),我們有當(dāng)uin1比uin2更正時(shí),VM1管的電流大于VM2管的電流,從而有uout1小于uout2。對(duì)于足夠大的uin1-uin2,VM1管流過(guò)所有的ISS電流,因此uout1UDD-RdISS,uout2UDD。 圖337基本雙端輸出差動(dòng)運(yùn)放的輸入-輸出關(guān)系 上述分析揭示了差動(dòng)對(duì)的兩個(gè)重要特性。第一,輸出端的最大電平和最小電平是完全確定的(分別為UDD和UDD-RdISS),它們與輸入共模電平無(wú)關(guān)。第二,小信號(hào)增益(uout1-uout2與uin1-uin2關(guān)系曲線的斜率)在uin1uin2時(shí)達(dá)到最大,且隨著|uin1-uin2|的增大而逐漸減小為零。也就是說(shuō),隨著輸

59、入電壓擺幅的增大,電路變得更加非線性。當(dāng)uin1uin2時(shí),我們說(shuō)電路處于平衡狀態(tài)。 圖338小信號(hào)輸入的基本雙端輸出差動(dòng)運(yùn)算放大器 令uin2為零,找出uin1對(duì)X與Y節(jié)點(diǎn)的影響(見(jiàn)圖339(a)。為了得到uX,注意到VM1管構(gòu)成了帶有負(fù)反饋電阻的共源極,負(fù)反饋電阻的阻值等于從VM2管源端看進(jìn)去的電阻(見(jiàn)圖339(b)。忽略溝道長(zhǎng)度調(diào)制和體效應(yīng),我們有RS1/gm2(見(jiàn)圖339(c),以及 (328) 圖339小信號(hào)輸入差分對(duì)逐步等效電路(一) 為計(jì)算uY,注意到VM1管是以源跟隨器的形式驅(qū)動(dòng)VM2管的,用戴維南等效來(lái)替換uin1和VM1管,如圖340所示,戴維南等效電壓為UTuin1,等效

60、電阻為RT1/gm1。此處,VM2管以共柵極形式工作,其增益為 (329) 由式(328)和式(329)得電路輸入為uin1時(shí)總的電壓增益為 (330) 圖340 將VM1管用戴維南定理等效的電路式中,gm1gm2gm,則式(330)簡(jiǎn)化為 由于電路對(duì)稱,因此除了極性相反外,uin2對(duì)X與Y節(jié)點(diǎn)的作用和uin1的一樣,即 應(yīng)用疊加法,將式(331)和式(332)兩邊分別相加,得 (3-31)(3-32)(330) 圖341用MOS管作負(fù)載的基本雙端輸出差動(dòng)運(yùn)算放大器 (2)單端輸出基本差動(dòng)運(yùn)算放大器。單端輸出的基本差動(dòng)運(yùn)算放大器如圖342(a)所示,通過(guò)電流鏡將雙端轉(zhuǎn)換為單端輸出。 圖342差