微型計(jì)算機(jī)原理及應(yīng)用：第2章 8086系統(tǒng)結(jié)構(gòu)

1、第二章 8086系統(tǒng)結(jié)構(gòu) 2.1 8086/8088 CPU內(nèi)部結(jié)構(gòu)； 2.2 8086/8088 CPU引腳及功能； 2.3 8086/8088 系統(tǒng)組織 2.4 8086/8088 CPU時(shí)序 微機(jī)原理及接口技術(shù) 2.1 8086/8088 CPU內(nèi)部結(jié)構(gòu)2.1.1 CPU結(jié)構(gòu)與特點(diǎn)(P34) （1）結(jié)構(gòu)：8086/8088由兩個(gè)獨(dú)立的處理部件組成（1）執(zhí)行部件EU(Execution Unit)包括:8個(gè)16位寄存器 通用寄存器AX、BX、CX、DX； 指示器 SP、BP； 變址寄存器 SI、DI 算術(shù)邏輯部件ALU 標(biāo)志寄存器FR 暫存器 EU控制系統(tǒng)（2）總線接口部件BIU(Bus

2、Interface Unit)四個(gè)段寄存器 CS、SS、DS、ES指令寄存器 IP內(nèi)部通信寄存器指令隊(duì)列總線控制邏輯地址加法器 8086/8088CPU內(nèi)部結(jié)構(gòu)AH ALBH BLCH CLDH DLSPBPDISI通 用 寄 存 器AXBXCXDXALU數(shù)據(jù)總線（16位）暫存寄存器ALU標(biāo)志寄存器EU 控制系統(tǒng)執(zhí)行單元EUCSDSSSESIP內(nèi)部暫存器1 2 3 4 5 6數(shù)據(jù)總線8088:8位8086:16位總線 控制邏輯地址總線20位指令隊(duì)列80888086Q總線（8位）指令指針段寄存器外部總線總線接口單元BIU微機(jī)原理及接口技術(shù) （2）特點(diǎn)1.主要性能：字長:16位/準(zhǔn)16位時(shí)鐘頻率:

3、8086/8088標(biāo)準(zhǔn)主頻 5MHz 8086/8088-2主頻 8MHz數(shù)據(jù)、地址總線復(fù)用內(nèi)存容量:1MB，即內(nèi)部有根地址線基本尋址方式:8種端口地址: 16位I/O端口地址可尋址64K個(gè)端口地址指令系統(tǒng): 99條基本匯編指令，除能完成數(shù)據(jù)傳送等控制功能外，還能對位、字節(jié)等數(shù)據(jù)類型進(jìn)行處理中斷功能: 可處理內(nèi)部軟件中斷和外部硬件中斷，中段源多達(dá)256個(gè) 支持單片CPU或多片CPU系統(tǒng)工作。2、特點(diǎn)（1）取指執(zhí)指重疊并行P36(指令流水線，加快CPU運(yùn)行速度) 微機(jī)原理及接口技術(shù) 微機(jī)原理及接口技術(shù) （2）段寄存器和存儲器分段為什么分段？內(nèi)部根地址線內(nèi)存CPU內(nèi)部寄存器位8086/8088有4

4、個(gè)16位段寄存器: 代碼段寄存器 CS (Code Segment) 數(shù)據(jù)段寄存器 DS (Data Segment) 堆棧段寄存器 SS (Stack Segment) 附加數(shù)據(jù)段寄存器 ES (Extra Segment)8086/8088利用段寄存器內(nèi)容，形成有效地址，對存儲器進(jìn)行訪問 物理地址計(jì)算公式: 物理地址PA=段基地址 16 + 偏移量 可以通過預(yù)置段寄存器的內(nèi)容，來訪問不同的存儲區(qū)域存儲器的分段結(jié)構(gòu) 可將的地址空間劃分為若干邏輯段，邏輯段必須滿足兩個(gè)條件：段的起始地址是的倍數(shù)；段的最大長度是邏輯段與邏輯段可相連，也可不連，還可以重疊（重疊使得更加有效的使用內(nèi)存空間）如圖2-7

5、所示。圖2-7 當(dāng)前可尋址的存儲器段（堆棧段和附加段重疊）8086存儲器的邏輯地址與物理地址物理地址：存儲區(qū)域的某一單元地址，地址信息是位二進(jìn)制代碼 CPU是以物理地址訪問存儲器邏輯地址：編程時(shí)采用，由段基址和偏移量組成表8086 CPU中的每個(gè)存儲元在存儲體中的位置都可以使用實(shí)際地址和邏輯地址來表示。同一物理地址可對應(yīng)多個(gè)邏輯地址：例：物理地址為：圖2-8 邏輯地址與物理地址的關(guān)系存儲單元的地址和內(nèi)容 存儲單元以為字節(jié)為單位，每個(gè)存儲單元的編號就是存儲單元的地址存儲單元存放的信息稱為存儲單元的內(nèi)容數(shù)據(jù)在存放時(shí)是按照定義的先后順序連續(xù)的存放存放的原則是“高高低低”，即高地址存放高字節(jié)，低地址存

6、放低字節(jié)注意：存儲單元的內(nèi)容可以一次存入，多次取出，原存儲器的內(nèi)容不變，直到再次存入新的數(shù)據(jù)后，將舊的數(shù)據(jù)覆蓋2.1.2寄存器配置 8086/8088內(nèi)部寄存器表2-1 寄存器的隱含用法通用寄存器的用法微機(jī)原理及接口技術(shù)指令指針 IP IP指令指針是一個(gè)16位寄存器，其功能和程序計(jì)數(shù)器PC類似。其內(nèi)容由8086/8088的總線接口部件BIU來修改 IP總是包含下一條要取的指令在當(dāng)前代碼段的偏移量，或IP和CS一起指出下一條指令的物理地址， 即下一條指令的物理地址=CS X 16 + IP標(biāo)志寄存器FLAG狀態(tài)標(biāo)志位：CF,PF,AF,ZF,SF,OFCF進(jìn)位標(biāo)志位：當(dāng)進(jìn)行加法或減法運(yùn)算時(shí)，若最

7、高位發(fā)生進(jìn)位或借位則CF1，否則CF0。PF奇偶標(biāo)志位：當(dāng)邏輯運(yùn)算結(jié)果中低8位“1”的個(gè)數(shù)為偶數(shù)時(shí)PF1，為奇數(shù)時(shí)PF=0。AF輔助進(jìn)位位：在8（l6）位加減法操作中，低4位向高4位有進(jìn)位（D3-D4）、借位發(fā)生，用于BCD碼運(yùn)算操作校正ZF零標(biāo)志位：當(dāng)運(yùn)算結(jié)果為零時(shí)ZF1，否則ZF0。SF符號標(biāo)志位：當(dāng)運(yùn)算結(jié)果的最高位MSB為1時(shí)SF=1，否則SF= 0。OF溢出標(biāo)志位：當(dāng)算術(shù)運(yùn)算的結(jié)果超出了帶符號數(shù)的范圍，即溢出時(shí)，OF= 1，否則OF0。8位/16位帶符號數(shù)范圍 進(jìn)位標(biāo)志位（CF）和溢出標(biāo)志位（OF）對于帶符號數(shù)，如果8位運(yùn)算的結(jié)果超出了范圍（128127），16位運(yùn)算的結(jié)果超出了范圍（

8、3276832767），則OF1。 對于無符號數(shù)，如果8位運(yùn)算的結(jié)果超出范圍（小于等于255），16位運(yùn)算的結(jié)果超出范圍（小于等于65535），則CF1。當(dāng)OF=0,表示機(jī)器計(jì)算的結(jié)果符合帶符號數(shù)的計(jì)算結(jié)果。 當(dāng)OF=1,表示機(jī)器計(jì)算的結(jié)果不符合帶符號數(shù)的計(jì)算結(jié)果。 當(dāng)CF=0,表示機(jī)器計(jì)算的結(jié)果符合無符號數(shù)的計(jì)算結(jié)果。 當(dāng)CF=1,表示機(jī)器計(jì)算的結(jié)果不符合無符號數(shù)的計(jì)算結(jié)果。機(jī)器進(jìn)行運(yùn)算時(shí)，并不知道是帶符號數(shù)還是無符號數(shù)，會同時(shí)給出進(jìn)位位和溢出位的值。控制標(biāo)志位：TF,IF,DFTF 跟蹤標(biāo)志位：TF= 1，使CPU處于單步執(zhí)行指令的工作方式。這種方式便于進(jìn)行程序的調(diào)試。每執(zhí)行一條指令后，自

9、動(dòng)產(chǎn)生一次內(nèi)部中斷，從而使用戶能逐條指令地檢查程序。IF 中斷允許標(biāo)志位：IF= l使CPU可以響應(yīng)可屏蔽中斷請求。 IF= 0使CPU禁止響應(yīng)可屏蔽中斷請求，IF的狀態(tài)對不可屏蔽中斷及內(nèi)部中斷沒有影響。DF 方向標(biāo)志位：DF= l 使串操作按減地址方式進(jìn)行。也就是說，從高地址開始，每操作一次地址減小一次。DF0使串操作按增地址方式進(jìn)行。 舉例:2345+3219 SF ZF AF PF CF OF 均為02.2 80868088引腳及功能2.2 80868088引腳及功能微機(jī)原理及接口技術(shù) 80868088引腳分類 第一類 每個(gè)引腳只傳送一種信息。32P-/RD。 第二類 每個(gè)引腳電平的高低

10、代表不同的信號，例如IO/M。第三類 引腳在80868088的兩種不同工作方式最小模式和最大模式下有不同的名稱和定義。例如：第29腳為/WR（/LOCK）。第四類 每個(gè)引腳可以傳送兩種信息(分時(shí)復(fù)用）。這兩種信息在時(shí)間上是可以分開的，因此可以用一個(gè)引腳在不同時(shí)刻傳送不同的信息，一般稱這類引腳為分時(shí)復(fù)用線。例如：AD7 AD0。第五類 引腳的輸入和輸出分別傳送不同的信息，如RQGT0輸入時(shí)傳送總線請求，輸出時(shí)傳送總線請求允許。第六類 電源/地 Vcc/Vss（GND）微機(jī)原理及接口技術(shù) AD7AD0(Adress data bus)地址數(shù)據(jù)分時(shí)復(fù)用，雙向工作。在DMA方式時(shí)，成浮空狀態(tài)A15A8

11、(Adress)地址輸出。在DMA方式時(shí)，成浮空狀態(tài)A19/S6-A16/S3: 地址/狀態(tài)線，輸出、三態(tài)。 這是4根分時(shí)復(fù)用多功能引腳，在每個(gè)總線周期T1狀態(tài)用作地址總線高4位。但對I/O口訪問時(shí)，這些線為低電平，因?yàn)镮/O口只能用16位地址。在總線周期T2T4期間，輸出狀態(tài)信息：S6總是低電平，S5是可屏蔽中斷允許標(biāo)志。S4和S3表示當(dāng)前訪問存儲器所用段寄存器，用來提供段地址。（P42）ALE:地址鎖存允許信號，輸出，高電平有效。NMI:非屏蔽中斷請求，輸入，上升沿有效。中斷類型碼為2。INTR:可屏蔽中斷請求，輸入、高電平有效。（需要判斷IF標(biāo)志，因此可通過軟件來屏蔽中斷）8086808

12、8重要引腳信號 微機(jī)原理及接口技術(shù) 80868088重要引腳信號 微機(jī)原理及接口技術(shù) /INTA:中斷響應(yīng)信號，輸出，三態(tài)，低電平有效。當(dāng)CPU響應(yīng)外部中斷請求后，發(fā)給請求中斷的設(shè)備的回答信號。通知中斷源中斷向量碼。CLK：時(shí)鐘 輸入端 為CPU和總線控制器提供定時(shí)基準(zhǔn)。 接至8284時(shí)鐘發(fā)生器的輸出端，由8284提供8088所需的477M，33占空比（即13周期為高電平，23周期為低電平）的系統(tǒng)時(shí)鐘信號T=2.096微秒RESET系統(tǒng)復(fù)位信號 ，輸入，RESET信號高電平有效，80868088要求該信號的有效時(shí)間至少為4個(gè)T狀態(tài)（一個(gè)總線周期）。CPU接收到RESET信號后，立即停止當(dāng)前操作

13、，完成內(nèi)部的復(fù)位過程，恢復(fù)到機(jī)器的起始狀態(tài)并使系統(tǒng)重新啟動(dòng)。復(fù)位時(shí)各寄存器的狀態(tài): FLAGS=0H，IP=0，CS=FFFFH，（預(yù)取隊(duì)列空），DS=ES=SS=0，各GR=0。=起始地址 0FFFF:0REDAY：準(zhǔn)備好信號，輸入，高電平有效。主要是用來進(jìn)行時(shí)鐘匹配。 80868088重要引腳信號 微機(jī)原理及接口技術(shù) /TEST：測試信號，輸入，低電平有效。與WAIT指令同時(shí)使用，每隔5個(gè)時(shí)鐘查一次。當(dāng)為低電平時(shí)停止等待。(主要用在多處理器的情況下)/DEN：數(shù)據(jù)允許(選通)，輸出，三態(tài)，低電平有效。DT/R：數(shù)據(jù)發(fā)送/接收控制，輸出，三態(tài)，高：發(fā)送數(shù)據(jù)，低：接收數(shù)據(jù)。IO/M：外設(shè)/內(nèi)存

14、訪問控制，輸出，三態(tài)，高時(shí)，總線周期為I/O 訪問周期，低時(shí)，存儲訪問周期。/WR寫信號輸出端。寫信號是一個(gè)低電平有效的輸出信號，當(dāng)WR為低電平時(shí)，表示CPU在對內(nèi)存或外設(shè)進(jìn)行寫操作。/RD讀信號輸出端。讀信號是一個(gè)低電平有效的輸出信號，當(dāng)RD為低電平是，表示CPU在對內(nèi)存或外設(shè)進(jìn)行讀操作。HOLD：保持請求信號，輸入。當(dāng)DMA操作或外部處理器要求通過總線傳送數(shù)據(jù)時(shí)，高電平表示外界請求現(xiàn)有主CPU讓出對總線的控制權(quán)。 80868088重要引腳信號 微機(jī)原理及接口技術(shù) HLDA:保持響應(yīng)信號，輸出，高電平有效。當(dāng)CPU同意讓出總線控制權(quán)時(shí)，輸出HLDA高電平信號，通知外界可以使用總線。8086與

15、8088引腳的不同點(diǎn)：（1）8086有16位數(shù)據(jù)線，16條引腳是數(shù)據(jù)與地址分時(shí)復(fù)用。8088只有8條。（2）34腳為高8位數(shù)據(jù)總線的允許和狀態(tài)信息復(fù)用引腳，與A0組成不同的編碼方式，見P35 表2.6。（3）28腳M/IO 與8088的意義正好相反。2.3 8086/8088的系統(tǒng)組織2.3.1 8086/8088支持芯片2.3.2 最小系統(tǒng)模式2.3.1 8086/8088支持芯片微機(jī)原理及接口技術(shù) 一、8284時(shí)鐘發(fā)生器：專為8086/8088系統(tǒng)設(shè)計(jì)配套的單片時(shí)鐘發(fā)生器。為CPU提供時(shí)鐘，REDAY、RESET、向外提供晶體振蕩信號，外圍芯片所需時(shí)鐘PLCK等信號。具體引腳及其功能見P4

16、5 圖218 及其說明。二、8282/8283 8位三態(tài)鎖存。 地址信息分離保存。 具體引腳及其功能見P44 圖216及其說明。 2.3.1 8086/8088支持芯片微機(jī)原理及接口技術(shù) 三、8286/8287并行雙向總線驅(qū)動(dòng)器：將數(shù)據(jù)總線的數(shù)據(jù)接收到CPU或?qū)PU的數(shù)據(jù)發(fā)送到數(shù)據(jù)總線上，同時(shí)增加數(shù)據(jù)總線的帶負(fù)載能力。具體引腳及其功能見P44 圖217 及其說明。四、8288 總線控制器 為構(gòu)成最大模式而設(shè)計(jì)，可提供有關(guān)的總線命令和較強(qiáng)的驅(qū)動(dòng)能力。 具體引腳及其功能見P48 圖2.22及其說明。 2.3.2 最小系統(tǒng)模式微機(jī)原理及接口技術(shù) 一、以8086為CPU的單CPU系統(tǒng)P43 圖2.1

17、5。連接時(shí)注意：（1）MN/MX引腳直接接高電平。（2）8088的IO/M、/RD、/WR /INTA直接接到存儲器及I/O端口相應(yīng)的控制線上。（3）地址線、地址/數(shù)據(jù)線接到地址鎖存器8282/8283上。（4）數(shù)據(jù)線經(jīng)過兩片數(shù)據(jù)總線驅(qū)動(dòng)器8286/8287接到數(shù)據(jù)總線上。（5）CLK、REDAY、RESET等信號通過時(shí)鐘發(fā)生器8284來提供。8086/8088的工作方式MIN8086/8088的工作方式MAX圖2-3 8086CPU最小模式下的典型配置2最大工作模式 由圖2-4可知，最大模式配置和最小模式配置有一個(gè)主要的差別： 最大模式下多了8288總線控制器。 圖2-4 8086CPU最大

18、工作模式下的典型配置2.4 8086的CPU時(shí)序概念：（1）指令周期：執(zhí)行一條指令所需要的時(shí)間。最少字節(jié)的指令是一個(gè)字節(jié)，最多的6個(gè)字節(jié)，最省時(shí)指令需要2個(gè)總線周期，最耗時(shí)的大概需要200個(gè)。（2）總線周期： CPU對M或I/O設(shè)備存取一個(gè)字節(jié)所需的時(shí)間。8086/8088的基本總線周期由4個(gè)時(shí)鐘周期T組成，稱T1, T2, T3, TW，T4（3）時(shí)鐘周期（T）：CPU的最小時(shí)間單位（由時(shí)鐘頻率來決定）典型的BIU總線周期 圖2-22典型的BIU總線周期 8086/8088時(shí)序 存儲器寫 (存儲器讀時(shí)序見P53)T1 輸出地址 T2總線轉(zhuǎn)向 T3存儲器訪問 T4結(jié)束1讀周期的時(shí)序8086讀總線周期2寫周期的時(shí)序8086寫總線周期8086/808