半導(dǎo)體后封裝工藝及設(shè)備

1、半導(dǎo)體后封裝工藝及設(shè)備第1頁，共23頁，2022年，5月20日，1點(diǎn)41分，星期二Company LogoIC Package （IC的封裝形式） QFNQuad Flat No-lead Package 四方無引腳扁平封裝 SOICSmall Outline IC 小外形IC封裝 TSSOPThin Small Shrink Outline Package 薄小外形封裝 QFPQuad Flat Package 四方引腳扁平式封裝 BGABall Grid Array Package 球柵陣列式封裝 CSPChip Scale Package 芯片尺寸級(jí)封裝 第2頁，共23頁，2022年，5

2、月20日，1點(diǎn)41分，星期二傳統(tǒng)半導(dǎo)體封裝的工藝流程第3頁，共23頁，2022年，5月20日，1點(diǎn)41分，星期二封裝技術(shù)發(fā)展方向圓晶級(jí)封裝（WLCSP）覆晶封裝（Flip Chip）系統(tǒng)封裝(SiP)硅穿孔（Through-Silicon-Via）射頻模組（RF Module） Bumping 技術(shù)的印刷（Printing）和電鍍（Plating）第4頁，共23頁，2022年，5月20日，1點(diǎn)41分，星期二晶圓級(jí)芯片封裝WLCSP（Wafer Level Chip Scale Packaging）第5頁，共23頁，2022年，5月20日，1點(diǎn)41分，星期二圓片級(jí)CSP產(chǎn)品的封裝工藝流程 在圓片

3、上制作接觸器的圓片級(jí)CSP的封裝工藝流程；圓片二次布線減薄在圓片上制作接觸器接觸器電鍍測(cè)試、篩選劃片激光打標(biāo) 在圓片上制作焊球的圓片級(jí)CSP的封裝工藝流程圓片二次布線減薄在圓片上制作焊球模塑包封或表面涂敷測(cè)試、篩選劃片激光打標(biāo)第6頁，共23頁，2022年，5月20日，1點(diǎn)41分，星期二TSV 技術(shù)_第四代封裝技術(shù)硅通孔技術(shù)(TSV)是通過在芯片和芯片之間、晶圓和晶圓之間制作垂直導(dǎo)通，實(shí)現(xiàn)芯片之間互連的最新技術(shù)。硅通孔TSV （Through-Silicon Via）技術(shù)是半導(dǎo)體集成電路產(chǎn)業(yè)邁向3D-SiP 時(shí)代的關(guān)鍵技術(shù)TSV技術(shù)一般和WLCSP 相結(jié)合，工藝流程上可以先鉆孔和后鉆孔，主要工藝

4、流程如下： 設(shè)備：磨拋機(jī)、深反應(yīng)離子刻蝕、激光打孔、磁控濺射貼膜打磨刻蝕絕緣層處理濺鍍貼裝切割鉆孔第7頁，共23頁，2022年，5月20日，1點(diǎn)41分，星期二TSV互連的3D芯片堆疊關(guān)鍵技術(shù)(1)通孔的形成；(2)絕緣層、阻擋層和種子層的淀積；(3)銅的填充(電鍍)、去除和再分布引線(RDL)電鍍；(4)晶圓減薄；(5)晶圓芯片對(duì)準(zhǔn)、鍵合與切片。采用磁控濺射第8頁，共23頁，2022年，5月20日，1點(diǎn)41分，星期二TSV的研究動(dòng)態(tài)TSV參數(shù)參數(shù)值最小TSV直徑1m最小TSV間距2 mTSV深寬比20焊凸間距25 m芯片間距5 m（微凸點(diǎn)180） 15 m （無鉛銅焊柱260）芯片厚度15-6

5、0 mTSV的研究動(dòng)態(tài)第9頁，共23頁，2022年，5月20日，1點(diǎn)41分，星期二銅通孔中, TiN粘附/阻擋層和銅種子層都通過濺射來沉積。然而,要實(shí)現(xiàn)高深寬比(AR 41)的臺(tái)階覆蓋,傳統(tǒng)的PVD直流磁控技術(shù)效果并不令人滿意?；陔x子化金屬等離子體( IMP)的PVD 技術(shù)可實(shí)現(xiàn)側(cè)壁和通孔底部銅種子層的均勻沉積。由于沉積原子的方向性以及從通孔底部到側(cè)壁濺射材料過程中離子轟擊的使用, IMP提供更好的臺(tái)階覆蓋性和阻擋層/種子層均勻性。由于電鍍成本大大低于PVD /CVD,通孔填充一般采用電鍍銅的方法實(shí)現(xiàn)。 - 3D封裝與硅通孔( TSV)工藝技術(shù)第10頁，共23頁，2022年，5月20日，1點(diǎn)

6、41分，星期二2008年至今國際上也只有東芝、Oki-新興公司,STMicro-electronics、Aptina這些半導(dǎo)體巨頭在手機(jī)CIS芯片晶圓級(jí)封裝中使用最新的TSV技術(shù)，并相繼研發(fā)實(shí)現(xiàn)了量產(chǎn).文中研究了基于TSV技術(shù)的CIS產(chǎn)品晶圓級(jí)封裝工藝流程,這一工藝流程經(jīng)過了批量生產(chǎn)的考驗(yàn).重點(diǎn)研究了在背面打孔濺鍍鋁層后,光刻、鍍覆Zn/Ni層、刻蝕鋁、去膠、鍍覆Au金屬層的順序問題。 -基于TSV技術(shù)的CIS芯片晶圓級(jí)封裝工藝研究第11頁，共23頁，2022年，5月20日，1點(diǎn)41分，星期二中國大陸半導(dǎo)體封裝測(cè)試產(chǎn)業(yè)前十大廠商排名廠商主要封裝方式1Motorola天津半導(dǎo)體有限公司QFP、C

7、GP、BGA、SSOP、FLIP CHIP2北京三菱四通微電子公司3南通富士通微電子有限公司DIP、SIP、SOP、QFP、SSOP、TQFP、MCM4江蘇長電科技TO-XX、SOT./SOD、DIP 、SOP、PLCC/DQF、IP、HSOP、SDIP、HSIP、SSOP、FSIP、FDIP5賽意法微電子有限公司DIP、SOP、BGA6上海松下半導(dǎo)體有限公司SOP008、SOP016、018、028、SDIP028、042；LQFP048、NFS-52、QFP084、TQFP100、TO-220E7東芝半導(dǎo)體（無錫）有限公司SDIP24、54、64、56、QFP488甘肅永紅器材SOP、SS

8、OP、QFP、TSOP、SSOP DIP、HDIP、SDIP、HSOP、LQFP9上海阿法泰克電子有限公司DIP、SOIC、MSO、TSO、PLCC、TO、SOT10無錫華潤微電子封裝總廠SD2P、SDIP、SKDIP、SIP、ZIP、FSIP、FDIP、QFP、SOP、PLCC第12頁，共23頁，2022年，5月20日，1點(diǎn)41分，星期二 AMAT endura 550012寸的EnduraBrief DescriptionWafer Size : 200mmVintage : 2000Load Lock : Narrow Body and Tilt OutRobots (standard,

9、 HP, HP+, VHP, etc)第13頁，共23頁，2022年，5月20日，1點(diǎn)41分，星期二Varian 3290 STQ Sputtering SystemQuantum Sources DC Biasable SST Heaters Digital Eurotherm Heater Controllers Recipe Controlled Heaters RF Etch Station with Heat Low Voltage Ignitor Vips Option with V250 Turbo Pump Load Lock Turbo Option with V70 Tur

10、bo Pump ECS Control System 17 Inch Touchscreen Monitor Ferro-Fluidic Coaxial Feedthru 12KW Gen II Power Supplies (Switchable to 3 or 6KW) CTi On-Board Cryo Pump with Compressor Optional CTi Water Pump ( Available upon request ) 第14頁，共23頁，2022年，5月20日，1點(diǎn)41分，星期二denton vacuum discovery 635/785第15頁，共23頁，

11、2022年，5月20日，1點(diǎn)41分，星期二denton vacuum Phoenix 第16頁，共23頁，2022年，5月20日，1點(diǎn)41分，星期二AJA公司 ATC-B-3400-H第17頁，共23頁，2022年，5月20日，1點(diǎn)41分，星期二Unaxis公司 LLS EVO第18頁，共23頁，2022年，5月20日，1點(diǎn)41分，星期二Unaxis Cluster Line200第19頁，共23頁，2022年，5月20日，1點(diǎn)41分，星期二TSV1200-S型磁控濺射鍍膜機(jī)磁控濺射PVD鍍膜，氮化鈦（TiN）、氮碳化鈦（TiCN）、氮化鋯（ZrN）、氮化鉻（CrN）、氮化鋁鈦（TiAIN）、碳化鈦（TiC）等第20頁，共23頁，2022年，5月20日，1點(diǎn)41分，星期二MSP-3200 型全自動(dòng)磁控濺射鍍膜設(shè)備本設(shè)備可在硅片、陶瓷、玻璃、石英、-族化合物、金屬等材料表面鍍制各種金屬、非金屬、化合物薄膜材料。如Al、Au、Pt、Cr、Ti、Ni、Cu、NiCr、TiW