計(jì)算機(jī)組成3課件

1、計(jì)算機(jī)組成3計(jì)算機(jī)組成33.1 存儲(chǔ)器概述存儲(chǔ)器是計(jì)算機(jī)系統(tǒng)中的記憶設(shè)備，用來存放程序和數(shù)據(jù)。 存儲(chǔ)器分類按存儲(chǔ)介質(zhì)分：半導(dǎo)體存儲(chǔ)器、磁表面存儲(chǔ)器按存儲(chǔ)方式分：隨機(jī)存儲(chǔ)器、順序存儲(chǔ)器按存儲(chǔ)器的讀寫功能分：只讀存儲(chǔ)器(ROM) 、隨機(jī)讀寫存儲(chǔ)器(RAM)按信息的可保存性分：非永久記憶的存儲(chǔ)器、永久記憶性存儲(chǔ)器按在計(jì)算機(jī)系統(tǒng)中的作用分：主存儲(chǔ)器、輔助存儲(chǔ)器、高速緩沖存儲(chǔ) 器、控制存儲(chǔ)器等。9/10/202223.1 存儲(chǔ)器概述存儲(chǔ)器是計(jì)算機(jī)系統(tǒng)中的記憶設(shè)備，用來存放程分級(jí)存儲(chǔ)體系為了解決對(duì)存儲(chǔ)器要求容量大，速度快，成本低三者之間的矛盾，目前通常采用多級(jí)存儲(chǔ)器體系結(jié)構(gòu)高速緩沖存儲(chǔ)器主存儲(chǔ)器外存儲(chǔ)器9

2、/10/20223分級(jí)存儲(chǔ)體系為了解決對(duì)存儲(chǔ)器要求容量大，速度快，成本低三者之存儲(chǔ)系統(tǒng)的分層結(jié)構(gòu)Memory Hierarchy 存儲(chǔ)器訪問的局部性(Locality)原理(1)時(shí)間局部性:當(dāng)前正在使用的信息很可能是后面立即還要用的信息 例程序循環(huán)和堆棧操作(2)空間局部性:指連續(xù)使用到的信息很可能在存儲(chǔ)空間上相鄰或相近 以順序執(zhí)行的程序和數(shù)據(jù)(如數(shù)組(3)分層結(jié)構(gòu): 局部性原理是存儲(chǔ)系統(tǒng)層次結(jié)構(gòu)技術(shù)可行性的基礎(chǔ). 一般: CPU頻繁訪問的信息 高速存儲(chǔ)器中 CPU不頻繁訪問的信息 低速存儲(chǔ)器中9/10/20224存儲(chǔ)系統(tǒng)的分層結(jié)構(gòu)Memory Hierarchy 存分級(jí)存儲(chǔ)體系9/10/20

3、225分級(jí)存儲(chǔ)體系9/3/20227主存儲(chǔ)器的技術(shù)指標(biāo)指標(biāo)含義表現(xiàn)單位存儲(chǔ)容量在一個(gè)存儲(chǔ)器中可以容納的存儲(chǔ)單元總數(shù)存儲(chǔ)空間的大小字?jǐn)?shù)，字節(jié)數(shù)存取時(shí)間啟動(dòng)到完成一次存儲(chǔ)器操作所經(jīng)歷的時(shí)間主存的速度存儲(chǔ)周期連續(xù)啟動(dòng)兩次操作所需間隔的最小時(shí)間主存的速度存儲(chǔ)器帶寬單位時(shí)間里存儲(chǔ)器所存取的信息量數(shù)據(jù)傳輸速率技術(shù)指標(biāo) 位/秒，字節(jié)/秒9/10/20226主存儲(chǔ)器的技術(shù)指標(biāo)指標(biāo)含義表現(xiàn)單位存主存儲(chǔ)器的技術(shù)指標(biāo) (1)存取時(shí)間TA(Memory Access Time)是存儲(chǔ)器收到讀或?qū)懙牡刂返綇拇鎯?chǔ)器讀出(寫入)信息所需的時(shí)間.(2)存儲(chǔ)周期TM(Memory Cycle Time): 指連續(xù)啟動(dòng)二次獨(dú)立的

4、存儲(chǔ)器操作(例連續(xù)2次讀)所需間隔的最小時(shí)間.一般TM TA.(3)帶寬BM:指每秒訪問二進(jìn)制位的數(shù)目. BM=W/ TM 若TM=500ns,每周期訪問16位,則BM=16/0.5=32Mbps要提高BM可從以下三方面入手:（1）使TM （2）使W （3）增加存儲(chǔ)體(4)容量:指計(jì)算機(jī)存儲(chǔ)信息的能力,即最大的二進(jìn)制信息量.以b或B表示. 9/10/20227主存儲(chǔ)器的技術(shù)指標(biāo) (1)存取時(shí)間TA(Memory Acc3.2 隨機(jī)讀寫存儲(chǔ)器半導(dǎo)體記憶元件:二進(jìn)制的記憶元件要有2個(gè)確定狀態(tài),表示邏輯值“0”和“1”檢測2個(gè)狀態(tài) 電信號(hào).從原理上分,可分為雙極(bipolar)型和MOS(Meta

5、l Oxide Semiconductor)后者又可按工作原理分為靜態(tài)和動(dòng)態(tài)兩種.轉(zhuǎn)換9/10/202283.2 隨機(jī)讀寫存儲(chǔ)器半導(dǎo)體記憶元件:轉(zhuǎn)換9/3/20221(1)RAM(Random Access Memory):能隨機(jī)地對(duì)存儲(chǔ)器中任一單元存取,存取時(shí)間與該單元的物理位置無關(guān).要求:有2種穩(wěn)定狀態(tài).在外部信號(hào)激勵(lì)下,2種穩(wěn)定狀態(tài)能進(jìn)行無數(shù)次相互轉(zhuǎn)換在外部信號(hào)激勵(lì)下,能讀出2種穩(wěn)定狀態(tài).存儲(chǔ)可靠. 主存的組成9/10/20229(1)RAM(Random Access Memory):能 主存的組成(2)RAM分類: SRAM(Static RAM): 即靜態(tài)RAM 利用開關(guān)特性記憶,

6、只要電源有電,就能穩(wěn)定保存信息.DRAM(Dynamic RAM):即動(dòng)態(tài)RAM 除需電源外,還要定期對(duì)它充電(刷新).9/10/202210 主存的組成(2)RAM分類: 9/3/202212 主存的組成(3)SRAM記憶元件:有雙極型和MOS型兩種, 以MOS為例當(dāng)柵極為高位時(shí),MOS導(dǎo)通,D與S間相當(dāng)一條短路線單管MOS存儲(chǔ)單元沒有記憶功能,必須使用具有雙穩(wěn)態(tài)的觸發(fā)器作為記憶元件,常用的是六管MOS單元:T1,T2工作管T3,T4- 負(fù)載管,作為阻抗T5,T6,T7,T8(控制管)讀寫控制門,用來選中記憶單元GVCC DS-SourceGate-Drain9/10/202211 主存的組

7、成(3)SRAM記憶元件:有雙極型和MOS型兩種, 3.2 SRAM存儲(chǔ)器一個(gè)存儲(chǔ)元存儲(chǔ)一位二進(jìn)制代碼。A，B兩點(diǎn)的電位總是互為相反的，因此它能表示一位二進(jìn)制的1和0。9/10/202212 3.2 SRAM存儲(chǔ)器一個(gè)存儲(chǔ)元存儲(chǔ)一位二進(jìn)制代碼。A，B六管MOS單元的讀寫過程寫操作寫“1”：在I/O線上輸入高電位，在I/O線上輸入低電位，開啟T5,T6,T7,T8四個(gè)晶體管。把高、低電位分別加在A，B點(diǎn)，使T1管截止，使T2管導(dǎo)通，將“1”寫入存儲(chǔ)元.寫“0”：在I/O線上輸入低電位，在I/O線上輸入高電位，打開T5,T6,T7,T8四個(gè)開門管。把低、高電位分別加在A，B點(diǎn)，使T1管導(dǎo)通,T2管

8、截止,將“0”信息寫入了存儲(chǔ)元。讀操作若某個(gè)存儲(chǔ)元被選中，則該存儲(chǔ)元的T5，T6，T7，T8管均導(dǎo)通，A，B兩點(diǎn)與位線D與D相連。存儲(chǔ)元的信息被送到I/O與I/O線上。I/O與I/O線接著一個(gè)差動(dòng)讀出放大器 ，從其電流方向可以判知所存信息是“1”還是“0”。9/10/202213六管MOS單元的讀寫過程寫操作9/3/202215六管MOS單元的讀寫過程MOS管靜態(tài)記憶單元特點(diǎn):優(yōu)點(diǎn):非破壞性讀出,抗干擾強(qiáng),可靠.缺點(diǎn):記憶單元管子多,占硅片面積大,功耗較大,集成度不高.雙極型(bipolar):分TTL和ECL(Emitter-Couple Logic),速度快,用于高速緩存.9/10/202

9、214六管MOS單元的讀寫過程MOS管靜態(tài)記憶單元特點(diǎn):9/3/2SRAM存儲(chǔ)器的組成 9/10/202215SRAM存儲(chǔ)器的組成 9/3/202217SRAM存儲(chǔ)器的組成 譯碼方式單譯碼 雙譯碼 -n位地址構(gòu)成 2n 條地址線。若n=10，則有1024條地址線- 將地址分成兩部分，分別由行譯碼器和列譯碼器共同譯碼 其輸出為存儲(chǔ)矩陣的行列選擇線，由它們共同確定欲選擇 的地址單元。9/10/202216SRAM存儲(chǔ)器的組成 譯碼方式單譯碼 雙譯碼 -n位地SRAM存儲(chǔ)器芯片實(shí)例 9/10/202217SRAM存儲(chǔ)器芯片實(shí)例 9/3/20221912345678918171615141312111

10、0A2A1A0A3A4A5A6A7A8A9CSGNDVCCD3D2D1D0R / WRAM 2114 管腳圖故其容量為：1024字4位（又稱為1K 4）RAM2114共有10根地址線，4根數(shù)據(jù)線。9/10/202218123456789181716151413121110A2A存儲(chǔ)器與CPU連接 CPU對(duì)存儲(chǔ)器進(jìn)行讀/寫操作 首先由地址總線給出地址信號(hào)，然后要發(fā)出讀操作或?qū)懖僮鞯目刂菩盘?hào)，最后在數(shù)據(jù)總線上進(jìn)行信息交流，要完成地址線的連接、數(shù)據(jù)線的連接和控制線的連接。9/10/202219存儲(chǔ)器與CPU連接 CPU對(duì)存儲(chǔ)器進(jìn)行讀/寫操作9/3/20存儲(chǔ)器與CPU連接 為了滿足實(shí)際存儲(chǔ)器的容量要求

11、，需要對(duì)存儲(chǔ)器進(jìn)行擴(kuò)展。主要方法有： 位擴(kuò)展法：只加大字長，而存儲(chǔ)器的字?jǐn)?shù)與存儲(chǔ)器芯片字?jǐn)?shù)一致,對(duì)片子沒有選片要求字?jǐn)U展法:僅在字向擴(kuò)充，而位數(shù)不變。需由片選信號(hào)來區(qū)分各片地址。字位同時(shí)擴(kuò)展法:一個(gè)存儲(chǔ)器的容量假定為MN位，若使用lk 位的芯片(lM,kN)，需要在字向和位向同時(shí)進(jìn)行擴(kuò)展。此時(shí)共需要(M/l)(N/k)個(gè)存儲(chǔ)器芯 片。 9/10/202220存儲(chǔ)器與CPU連接 為了滿足實(shí)際存儲(chǔ)器的容量要求，需要對(duì)存儲(chǔ)存儲(chǔ)器的讀、寫周期 2114的寫周期 9/10/202221存儲(chǔ)器的讀、寫周期 2114的寫周期 9/3/2022233.3 DRAM存儲(chǔ)器9/10/2022223.3 DRAM存

12、儲(chǔ)器9/3/202224DRAM存儲(chǔ)器四管動(dòng)態(tài)存儲(chǔ)元 寫操作:I/O與I/O加相反的電平。當(dāng)T5,T6截止時(shí)，靠T1，T2管柵極電容的存儲(chǔ)作用，在一定時(shí)間內(nèi)(如2ms)可保留所寫入的信息。讀操作:先給出預(yù)充信號(hào)，使T9，T10管導(dǎo)通，位線D和D上的電容都達(dá)到電源電壓。字選擇線使T5，T6管導(dǎo)通時(shí)，存儲(chǔ)的信息通過A，B端向位線輸出。 刷新操作:為防止存儲(chǔ)的信息電荷泄漏而丟失信息，由外界按一定規(guī)律不斷給柵極進(jìn)行充電，補(bǔ)足柵極的信息電荷。單管動(dòng)態(tài)存儲(chǔ)元 寫入：字選擇線為“1”，T1管導(dǎo)通，寫入信息由位線(數(shù)據(jù)線)存入電容C中；讀出：字選擇線為“1”，存儲(chǔ)在電容C上的電荷，通過T1輸出到數(shù)據(jù)線上，通過

13、讀出放大器即可得到存儲(chǔ)信息。9/10/202223DRAM存儲(chǔ)器四管動(dòng)態(tài)存儲(chǔ)元 9/3/202225DRAM存儲(chǔ)器9/10/202224DRAM存儲(chǔ)器9/3/202226DRAM存儲(chǔ)芯片實(shí)例 16K1位DRAM芯片 2116邏輯結(jié)構(gòu)圖9/10/202225DRAM存儲(chǔ)芯片實(shí)例 16K1位DRAM芯片 2116邏輯DRAM的刷新刷新周期：動(dòng)態(tài)MOS存儲(chǔ)器采用“讀出”方式進(jìn)行刷新。從上一次對(duì)整個(gè)存儲(chǔ)器刷新結(jié)束到下一次對(duì)整個(gè)存儲(chǔ)器全部刷新一遍為止，這一段時(shí)間間隔叫刷新周期。常用的刷新方式有： 集中式 分散式 異步式 9/10/202226DRAM的刷新刷新周期：動(dòng)態(tài)MOS存儲(chǔ)器采用“讀出”方式進(jìn)行D

14、RAM存儲(chǔ)器控制電路 9/10/202227DRAM存儲(chǔ)器控制電路 9/3/202229 主存儲(chǔ)器結(jié)構(gòu)存儲(chǔ)體讀寫電路數(shù)據(jù)寄存器MDR驅(qū)動(dòng)器譯碼器地址寄存器MAR控制電路.數(shù)據(jù)總線地址總線.讀 寫9/10/202228 主存儲(chǔ)器結(jié)構(gòu)存儲(chǔ)體讀驅(qū)動(dòng)器譯碼器地址寄存器控制電路.數(shù)存儲(chǔ)芯片連接成存儲(chǔ)器的擴(kuò)展方式(1)字?jǐn)U展方式: 字長不變字?jǐn)?shù)(單元),增字?jǐn)?shù).(2)位擴(kuò)展方式 字?jǐn)?shù)不變,位數(shù)增加.即用多片對(duì)字長進(jìn)行擴(kuò)展.(3)字位擴(kuò)展:即字位方向同時(shí)擴(kuò)展.9/10/202229存儲(chǔ)芯片連接成存儲(chǔ)器的擴(kuò)展方式(1)字?jǐn)U展方式:9/3/20字?jǐn)U展方式即該芯片8K8 功能框圖 字?jǐn)U展可利用外加譯碼器控制存儲(chǔ)器

15、芯片的片選輸入端CS來實(shí)現(xiàn)。 假設(shè)某芯片的存儲(chǔ)容量為： 8K 8 （即8192字8位）。數(shù)據(jù)線共有：地址線共有：13 根（ A12A0 ）8根（D7D0）9/10/202230字?jǐn)U展方式即該芯片8K8 功能框圖 字?jǐn)U展可利用(I)(II)(III)(IV)例： 將8K8位的RAM擴(kuò)展為32K8位的RAM 9/10/202231(I)(II)(III)(IV)例： 將8K8位的RA9/10/2022329/3/202234位擴(kuò)展方式D0 D1 D2 D3D12 D13 D14 D15 位擴(kuò)展可以用多片芯片并聯(lián)的方式來實(shí)現(xiàn)。即地址線、讀/寫線、片選信號(hào)對(duì)應(yīng)并聯(lián)，各芯片的I/O口作為整個(gè)RAM輸入/

16、出數(shù)據(jù)端的一位。例： 用4K4位的RAM擴(kuò)展為4K16位的RAMCSA11A0R/WR/WCSA0A114K4位（1）I/O0 I/O1 I/O2 I/O3R/WCSA0A114K4位（4）I/O0 I/O1 I/O2 I/O39/10/202233位擴(kuò)展方式D0 D1 D2 字?jǐn)?shù)、位數(shù)同時(shí)擴(kuò)展例： 用2564的RAM擴(kuò)展為1K8位的RAM Y0Y1Y2Y32/4A9 A8A0-A7425642564CSI/OI/OCS8425642564CSI/OI/OCS844高四位低四位9/10/202234 字?jǐn)?shù)、位數(shù)同時(shí)擴(kuò)展例： 用2564的RAM擴(kuò)展為1K3.4 半導(dǎo)體ROM記憶元件 Read O

17、nly Memory特點(diǎn):只能讀出,不能寫入的無源存儲(chǔ)器,是非易失性器件.主要用于存儲(chǔ)常用的固定信息, 根據(jù)其物理特性可分成:(1)MROM(Mask ROM) 采用二次光刻掩模工藝一次制成.(2)PROM(Programmable ROM):常用的是熔絲型. 寫入:出廠時(shí)完成,存“0”要用大電流把熔絲熔斷,斷后不能恢復(fù). 由于可靠性差，并只能一次性編程，目前已經(jīng)淘汰。(3)EPROM(Erasable Programmable ROM):可改寫的ROM也稱可擦可編程的ROM.常用的是用浮動(dòng)?xùn)叛┍雷⑷胄蚆OS管構(gòu)成, 稱FAMOS (Floating gate Avalanche inject

18、ion MOS ).按擦除方法,可分成兩種EPROM.9/10/2022353.4 半導(dǎo)體ROM記憶元件 半導(dǎo)體ROM記憶元件紫外線擦除EPROM(UVEPROM-Ultra Violet EPROM)特點(diǎn):有一石英窗口,改寫時(shí)要將其置于一定波長的紫外線燈下,照射一定時(shí)間,使浮柵上的電荷形成光電流而泄放掉. 恢復(fù)到不帶電的“1”狀態(tài).即回到信息擦除狀態(tài).然后才可重新寫入信息.寫后要貼住石英玻璃窗口.此類EPROM存在兩個(gè)問題: A.用紫外線燈的擦除時(shí)間長. B.只能整片擦除,不能改寫個(gè)別單元或個(gè)別位.電可改寫EPROM(EEPROM-Electrically Erasable PROM) 可字

19、擦除,頁擦除和全片擦除,都可聯(lián)機(jī)狀態(tài)下擦除.閃速存儲(chǔ)器(Flash Memory) 又稱快擦存儲(chǔ)器. 是在EEPROM基礎(chǔ)上發(fā)展起來的新型電可擦可編程的非易失性存儲(chǔ)器 特點(diǎn):高密度/非易失性/讀/寫, 兼有RAM和ROM的特點(diǎn).但它只能整片擦除.可代替軟盤和硬盤.擦寫次數(shù)可達(dá)10萬次以上.讀取時(shí)間小于10ns脫機(jī)擦除9/10/202236 半導(dǎo)體ROM記憶元件紫外線擦除EPROM(UVEPROM3.5 并行存儲(chǔ)器9/10/2022373.5 并行存儲(chǔ)器9/3/2022393.5.1 雙端口存儲(chǔ)器(Dual Port Memory)(1)特點(diǎn):每個(gè)芯片有二組DB,AB,CB, 形成二個(gè)訪問端口,

20、允許二個(gè)端口并行獨(dú)立的讀寫.(2)注意:如2個(gè)端口同時(shí)訪問同一存儲(chǔ)單元,由片內(nèi)仲裁邏輯(Arbitrate) 決定由哪個(gè)端口訪問,可讓2個(gè)CPU同時(shí)訪MM,或1個(gè)端口面向CPU,1個(gè)面向I/O處理.(3)應(yīng)用: Cache-MM系統(tǒng)中的MM CPU中的通用寄存器 多機(jī)系統(tǒng)中的雙(多)口存儲(chǔ)器9/10/2022383.5.1 雙端口存儲(chǔ)器(Dual Port Memory)雙端口存儲(chǔ)器無沖突讀寫控制當(dāng)兩個(gè)端口的地址不相同時(shí)，在兩個(gè)端口上進(jìn)行讀寫操作，一定不會(huì)發(fā)生沖突。當(dāng)任一端口被選中驅(qū)動(dòng)時(shí)，就可對(duì)整個(gè)存儲(chǔ)器進(jìn)行存取，每一個(gè)端口都有自己的片選控制和輸出驅(qū)動(dòng)控制。9/10/202239雙端口存儲(chǔ)器無

21、沖突讀寫控制當(dāng)兩個(gè)端口的地址不相同時(shí)，在兩個(gè)雙端口存儲(chǔ)器有沖突的讀寫控制當(dāng)兩個(gè)端口同時(shí)存取存儲(chǔ)器同一存儲(chǔ)單元時(shí)，便發(fā)生讀寫沖突。為解決此問題，特設(shè)置了BUSY標(biāo)志。由片上的判斷邏輯決定對(duì)哪個(gè)端口優(yōu)先進(jìn)行讀寫操作，而暫時(shí)關(guān)閉另一個(gè)被延遲的端口。9/10/202240雙端口存儲(chǔ)器有沖突的讀寫控制當(dāng)兩個(gè)端口同時(shí)存取存儲(chǔ)器同一存3.5.2 多模塊交叉存儲(chǔ)器 (1)特點(diǎn):各存儲(chǔ)體都有自己的1套地址寄存器,地址譯碼,驅(qū)動(dòng),讀寫和時(shí)序電路,各自可獨(dú)立編址,又能并行、交叉工作(2)多體并行存儲(chǔ)器的訪問方式順序方式：某個(gè)模塊進(jìn)行存取時(shí)，其他模塊不工作，某一模塊出現(xiàn)故障時(shí)，其他模塊可以照常工作，通過增添模塊來擴(kuò)充

22、存儲(chǔ)器容量比較方便。但各模塊串行工作，存儲(chǔ)器的帶寬受到了限制。（高位交叉編址）交叉方式：地址碼的低位字段經(jīng)過譯碼選擇不同的模塊,而高位字段指向相應(yīng)模塊內(nèi)的存儲(chǔ)字。連續(xù)地址分布在相鄰的不同模塊內(nèi)，同一個(gè)模塊內(nèi)的地址都是不連續(xù)的。對(duì)連續(xù)字的成塊傳送可實(shí)現(xiàn)多模塊流水式并行存取，大大提高存儲(chǔ)器的帶寬。 （低位交叉編址）9/10/2022413.5.2 多模塊交叉存儲(chǔ)器 (1)特點(diǎn):各存儲(chǔ)體都有自己的3.4.2 并行存儲(chǔ)結(jié)構(gòu) 多體并行(3)編址: 體號(hào)（體地址）:低位交叉編址(交叉),高位交叉編址(順序) 體內(nèi)地址高位交叉編址:編址方法是體號(hào)為主存高位地址,低位是體內(nèi)地址,此法每個(gè)體內(nèi)的地址是連續(xù)的.即

23、常規(guī)的順序方式,訪問地址按序分配給每個(gè)模塊. 低位交叉編址:體號(hào)是主存低位地址,又稱交叉編址方式. 優(yōu)點(diǎn):同一主存周期取出的是連續(xù)執(zhí)行的指令或數(shù),能提高訪存速度,有利于減少?zèng)_突.9/10/2022423.4.2 并行存儲(chǔ)結(jié)構(gòu) 多模塊交叉存儲(chǔ)器的基本結(jié)構(gòu) 模塊字長等于數(shù)據(jù)總線寬度，模塊存取一個(gè)字的存儲(chǔ)周期為T，總線傳送周期為，存儲(chǔ)器的交叉模塊數(shù)為m，為了實(shí)現(xiàn)流水線方式存取，應(yīng)當(dāng)滿足：T=m （m=T/稱為交叉存取度）9/10/202243多模塊交叉存儲(chǔ)器的基本結(jié)構(gòu) 模塊字長等于數(shù)據(jù)總線寬度，模塊多模塊交叉存儲(chǔ)器的基本結(jié)構(gòu)(續(xù))交叉存儲(chǔ)器連續(xù)讀取m 個(gè)字所需的時(shí)間為 t1=T+(m-1)而順序方式

24、存儲(chǔ)器連續(xù)讀取m個(gè)字所需時(shí)間為t2=mT.9/10/202244多模塊交叉存儲(chǔ)器的基本結(jié)構(gòu)(續(xù))交叉存儲(chǔ)器連續(xù)讀取m 個(gè)字所多模塊交叉存儲(chǔ)器【例4】 設(shè)存儲(chǔ)器容量為32字，字長64位，模塊數(shù)m=4，分別用順序方式和交叉方式進(jìn)行組織。存儲(chǔ)周期T=200ns，數(shù)據(jù)總線寬度為64位，總線傳送周期=50ns。問順序存儲(chǔ)器和交叉存儲(chǔ)器的帶寬各是多少?【解】 順序存儲(chǔ)器和交叉存儲(chǔ)器連續(xù)讀出m=4個(gè)字的信息總量都是： q=64位4=256位 順序存儲(chǔ)器和交叉存儲(chǔ)器連續(xù)讀出4個(gè)字所需的時(shí)間分別是：t2=mT=4200ns=800ns=810-7s;t1=T+(m-1)=200ns+150ns=350ns=3.

25、510-7s順序存儲(chǔ)器和交叉存儲(chǔ)器的帶寬分別是：W2=q/t2=256(810-7)=32107位/s; W1=q/t1=256(3.510-7)=73107位/s9/10/202245多模塊交叉存儲(chǔ)器【例4】 設(shè)存儲(chǔ)器容量為32字，字長64位，3.6 Cache存儲(chǔ)器 知識(shí)點(diǎn):cache的位置在CPU與MM之間插入的一種高速緩存,旨在解決兩者間的速度匹配,提高主存系統(tǒng)的性價(jià)比。1.特點(diǎn): (1) Cache用SRAM構(gòu)成,其速度與CPU相當(dāng). (2)原理與虛擬存儲(chǔ)器同,但它的控制管理全由硬件實(shí)現(xiàn). (3) Cache價(jià)貴,為保持最佳性價(jià)比, Cache容量應(yīng)盡可能小,但以不影響命中率為前提.

26、9/10/2022463.6 Cache存儲(chǔ)器 知識(shí)點(diǎn):cache的位置CPUCACHEL1CACHEL2MMAMCPU地址映象cache主存數(shù)據(jù)總線地址總線ALU通用寄存器L1L2主存輔存CPU存儲(chǔ)系統(tǒng)存儲(chǔ)系統(tǒng)層次結(jié)構(gòu)圖Cache原理圖塊傳送字傳送字傳送9/10/202247CPUCACHECACHEMMAMCPU地址cache主存數(shù)Cache的讀寫過程工作原理:基于程序訪問的局部性原理.即主存和Cache都劃分為相同大小的塊,兩者以塊為傳送單位. 讀: CPU是同時(shí)向MM和Cache發(fā)地址的.若不命中Cache,說明該字還在主存中,則用主存讀周期把該字讀入CPU,同時(shí)把包含它的數(shù)據(jù)塊全部從

27、主存寫入Cache.9/10/202248Cache的讀寫過程工作原理:基于程序訪問的局部性原理.即主Cache的讀寫過程寫： 比讀操作復(fù)雜.因cache中保存的是主存中某些信息的副本,所以有主/副本一致的問題.當(dāng) A.CPU從cache讀入數(shù)據(jù),重新寫入修改后的新數(shù)據(jù) B.主存數(shù)據(jù)被修改造成主副本不同9/10/202249Cache的讀寫過程寫：造成主副本不同9/3/202251為解決主副本不一致的問題,主要采用以下方法: A.全寫法（寫直達(dá)法，-write through) 又稱全寫法,數(shù)據(jù)同時(shí)寫入cache和MM,寫操 作就是訪問主存的時(shí)間,這會(huì)增加訪存次數(shù). B.寫回法(write b

28、ack): 即數(shù)據(jù)暫寫入cache,并用標(biāo)志注明,直到該塊 從cache替換出去后,才寫入MM. 也稱標(biāo)志交換法( flag-swap). C.寫一次法 數(shù)據(jù)只寫入MM,同時(shí)將cache中相應(yīng)塊的有效位置0,使之失效,需要時(shí)從MM調(diào)入,方可使用.注:據(jù)統(tǒng)計(jì),寫操作在訪存操作的平均概率為16%左右,因此,A法實(shí)用.同時(shí)CPUcacheMMcacheCPUMM先后(即副本先不用)9/10/202250為解決主副本不一致的問題,主要采用以下方法: A.全寫法（Cache的讀操作流程9/10/202251Cache的讀操作流程9/3/202253Cache的工作原理cache由三部分組成:(1)cac

29、he的存儲(chǔ)體: cache存儲(chǔ)體以塊為單位與主存交換信息,常采用多端口存儲(chǔ)器(即主存和CPU都能訪問),且cache訪存的優(yōu)先級(jí)高.(2)地址映象(mapping)變換機(jī)構(gòu):映象的含義:指確定cache和MM的位置對(duì)應(yīng)關(guān)系并用硬件實(shí)現(xiàn). 功能:將CPU送來的主存地址轉(zhuǎn)換成cache地址. 地址映象算法: 主存地址 cache地址 A.直接映象:固定的映象關(guān)系.MM與cache塊一一對(duì)應(yīng),實(shí)現(xiàn)簡單,不靈活 B.全相聯(lián):允許MM中每一字塊映象到cache任一位置中,靈活,成本高. C.組相聯(lián):A,B的折衷方法,把cache分n組,每組存n塊.廣泛使用. D.段相聯(lián):A,B的結(jié)合.MM和cache均

30、分段,每段含的塊數(shù)同,段間用全相聯(lián),段內(nèi)塊間用直接映象.9/10/202252Cache的工作原理cache由三部分組成:9/3/2022Cache的工作原理(2) (3) 替換策略 當(dāng)新的主存塊需調(diào)入cache,且它的可用空間位置又被占滿時(shí),此時(shí)替換機(jī)構(gòu)要根據(jù)某種算法移走舊塊,調(diào)入新塊.選擇算法的原則是要有高的命中率且容易實(shí)現(xiàn). LRU(Last Recently Use): 基本思想:將近期最少使用的塊替換出去,此法命中率較高,但要為每塊設(shè)一個(gè)計(jì)數(shù)器.目前最常用. FIFO:總把先調(diào)入cache的字塊先替換出去. 兩者都可達(dá)到90%以上的命中率,前者更高.(4)內(nèi)部與外部cache: L1

31、集成在CPU內(nèi),容量小,速度快,一般為32K128KB. L2在CPU與MM間,容量大,速度慢,一般為512KB1MB.CPUL1L2MM注:現(xiàn)把L1與CPU封裝在一起9/10/202253Cache的工作原理(2) (3) 替換策略CPUL1L2Mcache的命中率 增加cache的目的，就是在性能上使主存的平均讀出時(shí)間盡可能接近c(diǎn)ache的讀出時(shí)間。因此, cache的命中率應(yīng)接近于1。在一個(gè)程序執(zhí)行期間，設(shè)Nc表示cache完成存取的總次數(shù)，Nm表示主存完成存取的總次數(shù)，h定義為命中率，則有 若tc表示命中時(shí)的cache訪問時(shí)間，tm表示未命中時(shí)的主存訪問時(shí)間，1-h表示未命中率，則ca

32、che/主存系統(tǒng)的平均訪問時(shí)間ta為： ta=htc+(1-h)tm (3.5)設(shè)r=tm/tc表示主存慢于cache的倍率,e表示訪問效率，則有: 9/10/202254cache的命中率 增加cache的目的，就是在性能上使主存地址映象與變換1. 直接映象9/10/202255地址映象與變換1. 直接映象9/3/2022571. 直接映象（續(xù)）訪問cache塊地址的概念存儲(chǔ)容量、塊數(shù)、塊容量與地址格式中區(qū)號(hào)、塊號(hào)、塊內(nèi)地址位數(shù)的關(guān)系。9/10/2022561. 直接映象（續(xù)）訪問cache塊地址的概念9/3/202例: 設(shè)有一個(gè)cache的容量為2K字，每個(gè)塊為16字，求(1) 該cach

33、e可容納多少個(gè)塊？(2) 如果主存的容量是256K字，則有多少個(gè)塊？(3) 主存的地址有多少位？cache地址有多少位？(4) 在直接映象方式下，主存中的第i塊映象到cache中哪一個(gè)塊中？(5) 進(jìn)行地址映象時(shí)，存儲(chǔ)器的地址分成哪幾段？各段分別有多少位？解：(1) cache中有2048/16=128個(gè)塊。(2) 主存有256K/16=16384個(gè)塊。(3) 主存容量為256K=218字，所以主存字地址為18位。 cache容量為2K=211字，所以cache字地址為11位。(4) 主存中的第i塊映象到cache中第 i mod 128個(gè)塊中。(5) 存儲(chǔ)器的字地址分成三段：區(qū)號(hào)、塊號(hào)、塊內(nèi)

34、字地址。 區(qū)號(hào)的長度為18-11=7位（主存分區(qū)數(shù)218/211=27）； 塊號(hào)為7位(128個(gè)塊）； 塊內(nèi)字地址為4位（16字）。9/10/202257例: 設(shè)有一個(gè)cache的容量為2K字，每個(gè)塊為16字，求2. 全相聯(lián)映像9/10/2022582. 全相聯(lián)映像9/3/2022602. 全相聯(lián)映像（續(xù)）N = Cache中的塊數(shù)，陰影區(qū)表示查找范圍9/10/2022592. 全相聯(lián)映像（續(xù)）N = Cache中的塊數(shù)，陰影區(qū)表示3. 組相聯(lián)映像N路組相聯(lián)：組內(nèi)有N塊9/10/2022603. 組相聯(lián)映像N路組相聯(lián)：組內(nèi)有N塊9/3/2022623. 組相聯(lián)映像（續(xù)）N = 區(qū)內(nèi)塊數(shù)，陰影區(qū)

35、表示查找范圍，根據(jù)組號(hào)在塊表中尋找組，組內(nèi)相聯(lián)查找。9/10/2022613. 組相聯(lián)映像（續(xù)）N = 區(qū)內(nèi)塊數(shù)，陰影區(qū)表示查找范圍，替換策略 9/10/202262替換策略 9/3/202264LFU最不經(jīng)常使用(LFU)算法 LFU算法將一段時(shí)間內(nèi)被訪問次數(shù)最少的那行數(shù)據(jù)換出。每塊設(shè)置一個(gè)計(jì)數(shù)器。從0開始計(jì)數(shù)，每訪問一次， 被訪塊的計(jì)數(shù)器增1。當(dāng)需要替換時(shí)，將計(jì)數(shù)值最小的塊換出，同時(shí)將這些塊的計(jì)數(shù)器都清零。 這種算法將計(jì)數(shù)周期限定在對(duì)這些特定行兩次替換之間的間隔時(shí)間內(nèi)，不能嚴(yán)格反映近期訪問情況。9/10/202263LFU最不經(jīng)常使用(LFU)算法9/3/202265LRU(近期最少使用算

36、法) LRU算法將近期內(nèi)長久未被訪問過的塊換出。每塊也設(shè)置一個(gè)計(jì)數(shù)器，cache每命中一次，命中塊計(jì)數(shù)器清零，其它各塊計(jì)數(shù)器增1。當(dāng)需要替換時(shí)，將計(jì)數(shù)值最大的塊換出。9/10/202264LRU(近期最少使用算法) LRU算法將近期內(nèi)長久未被RANDOM隨機(jī)替換策略從特定的塊位置中隨機(jī)地選取一塊換出。在硬件上容易實(shí)現(xiàn)，且速度也比前兩種策略快。缺點(diǎn)是降低了命中率和cache工作效率。 9/10/202265RANDOM隨機(jī)替換策略從特定的塊位置中隨機(jī)地選取一塊換出FIFO9/10/202266FIFO9/3/202268CPUCACHEL1CACHEL2MMAM塊傳送字傳送字傳送存儲(chǔ)器系統(tǒng)物理9

37、/10/202267CPUCACHECACHEMMAM塊傳送字傳送字傳送存儲(chǔ)器系3.6 虛擬存儲(chǔ)器(virtual memory)虛擬存儲(chǔ)器是以存儲(chǔ)器訪問局部性原理為基礎(chǔ),建立在主輔存體系上的存儲(chǔ)器管理技術(shù).9/10/2022683.6 虛擬存儲(chǔ)器(virtual memory)9/3/23.6 虛擬存儲(chǔ)器(virtual memory)基本思想:通過某種策略,把輔存中信息的一部分調(diào)入主存,在用戶面前呈現(xiàn)的是比主存大得多的地址空間.虛擬(邏輯)地址:是訪問虛擬空間的指令地址碼 面向程序員物理(實(shí)存)地址:實(shí)際主存的地址. 存儲(chǔ)器管理:頁式管理-定長,以頁為單位裝入程序.段式管理-不定長,以程序

38、模塊大小分割.段頁式9/10/2022693.6 虛擬存儲(chǔ)器(virtual memory)基本思想:1.頁式虛擬存儲(chǔ)器(1)特點(diǎn):虛擬存儲(chǔ)器(虛存)與實(shí)存的空間劃分是等長的塊,稱虛頁和實(shí)頁.每頁長度是2的整數(shù)冪,從512B 幾KB.(2)地址:由頁號(hào)和頁內(nèi)地址兩部分組成.按頁管理,以頁為單位往內(nèi)存調(diào). 頁號(hào):是邏輯地址的高位地址. 頁內(nèi)地址:頁的起始地址都是低位地址為0的地址. 實(shí)地址和虛地址的頁內(nèi)地址相同.=9/10/2022701.頁式虛擬存儲(chǔ)器(1)特點(diǎn):虛擬存儲(chǔ)器(虛存)與實(shí)存的空間1.頁式虛擬存儲(chǔ)器(3)虛-實(shí)地址轉(zhuǎn)換:虛頁號(hào) 實(shí)頁號(hào)(4)頁表機(jī)構(gòu):每個(gè)程序員用虛地址編址, 由OS

39、裝入輔存中.前提:主、虛存的頁面大小一致. 因虛存主存,故虛頁號(hào)實(shí)頁號(hào).頁表虛頁號(hào)頁內(nèi)地址頁表實(shí)頁號(hào)頁內(nèi)地址=9/10/2022711.頁式虛擬存儲(chǔ)器(3)虛-實(shí)地址轉(zhuǎn)換:虛頁號(hào) 1.頁式虛擬存儲(chǔ)器 CPU訪主存 送程序虛地址 它在MM中? 找頁(主存中) 調(diào)頁(從輔存) 為此要為每個(gè)程序建立一張頁表. 頁表:是一張?zhí)摰刂讽撎?hào)與實(shí)地址頁號(hào)的對(duì)照表,是存儲(chǔ)管理軟件在主存運(yùn)行時(shí),為每個(gè)程序自動(dòng)建立的,存放在主存特定區(qū)域.對(duì)程序員是透明的. 頁表信息字:是按虛頁號(hào)排列來描述每張?zhí)擁摰臓顩r.含實(shí)頁 號(hào)和其它信息 , 是虛頁號(hào) 實(shí)頁號(hào).在不在對(duì)照9/10/2022721.頁式虛擬存儲(chǔ)器 CPU訪主存 送

40、程序虛1.頁式虛擬存儲(chǔ)器9/10/2022731.頁式虛擬存儲(chǔ)器9/3/2022751.頁式虛擬存儲(chǔ)器問題：頁表過長9/10/2022741.頁式虛擬存儲(chǔ)器問題：頁表過長9/3/202276頁表信息字A.實(shí)頁號(hào):即物理頁號(hào). :P=0-該虛頁內(nèi)容沒裝入內(nèi)存,訪問無效 :P=1-該虛頁內(nèi)容已裝入內(nèi)存,訪問有效 P=0 查內(nèi)存有否空頁 啟動(dòng)I/O 調(diào)頁 P=1 訪問 按替換策略將某頁變空頁 P=1 由實(shí)地址訪內(nèi)存C.修改位:用于記錄虛頁內(nèi)容在主存中是否被修改過,若改過,則當(dāng)主存中這一空間被新頁覆蓋時(shí),要把修改部分寫回輔存.D.其它:訪問權(quán)限控制等.B.裝入位(有效位)P00105裝入位修改位 實(shí)頁

41、號(hào)有無虛0頁1號(hào)9/10/202275頁表信息字A.實(shí)頁號(hào):即物理頁號(hào).B.裝入位(有效位)P00查頁表,虛實(shí)地址轉(zhuǎn)換該頁在主存?讀主存,取出單元操作數(shù)主存有空頁淘汰舊頁舊頁改過?舊頁調(diào)入外存從輔存調(diào)入新頁更新頁表Y NNY NY物理地址訪存(邏輯地址)調(diào)頁操作流程9/10/202276查頁表,虛實(shí)地址轉(zhuǎn)換該頁在主存?讀主存,取出單元主存有空頁淘快表(轉(zhuǎn)換后援緩沖器（TLB表）1.問題的提出:頁表在主存中 查頁表 取數(shù) 失效 頁面替換修改(又訪存)2.解決方法之一:把頁表中最活躍部分放在高速存儲(chǔ)器中,組成一快表(用硬件),以減少開銷.首次訪存第2次訪存*缺點(diǎn):多次訪存9/10/202277快表

42、(轉(zhuǎn)換后援緩沖器（TLB表）1.問題的提出:首次訪存第快表(TLB表)9/10/202278快表(TLB表)9/3/202280頁式虛擬存儲(chǔ)器特點(diǎn)優(yōu)點(diǎn):(1)頁長固定,可順序編號(hào),頁表設(shè)置方便. (2)調(diào)度方便.有空頁即可,操作開銷小.缺點(diǎn):(1)易造成頁面的碎片問題浪費(fèi)空間. (2)機(jī)械地劃頁,無法照顧程序內(nèi)部邏輯結(jié)構(gòu),會(huì)造成程序段跨頁,這會(huì)引起增加查表次數(shù)和頁面失效的可能.9/10/202279頁式虛擬存儲(chǔ)器特點(diǎn)優(yōu)點(diǎn):(1)頁長固定,可順序編號(hào),頁表設(shè)置頁式虛擬存儲(chǔ)器（例）例：程序地址空間由4個(gè)頁面組成，第0個(gè)頁面映象到內(nèi)存的第2個(gè)頁框架，第1個(gè)頁面映象到內(nèi)存的第6個(gè)頁框架，第2個(gè)頁面映象到內(nèi)存的第7個(gè)頁框架，第3個(gè)頁面映象到外存。畫出地址映象方式。9/10/202280頁式虛擬存儲(chǔ)器（例）例：程序地址空間由4個(gè)頁面組成，第0個(gè)頁頁式虛擬存儲(chǔ)器（