廈門理工計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理填空題

1、機(jī)器語言）匯編語言） 是機(jī)器語言的符號(hào)表示， 高級(jí)語言是面向算法的語言。機(jī)器字長是（指運(yùn)算器中一次能夠完成二進(jìn)制運(yùn)算的位數(shù)） 通常與 CPU 的寄存器的位數(shù)有關(guān)，字長越長，數(shù)的表示范圍（ 大 ）速度。（系統(tǒng)程序）（ 應(yīng)用程序）運(yùn)算器的兩個(gè)主要功能是（算術(shù)運(yùn)算（邏輯運(yùn)算）按計(jì)算機(jī)所使用的器件及其規(guī)模，可以將電子計(jì)算機(jī)分為 （電子管計(jì)算機(jī)） （算機(jī)） 中小規(guī)模集成電路計(jì)算機(jī)和大規(guī)模超大規(guī)模集成電路計(jì)算機(jī)。計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu)從底層向上依次為（微程序設(shè)計(jì)或邏輯電路級(jí)（ 一般機(jī)器級(jí)操作系統(tǒng)級(jí)、語言處理程序級(jí)及其它系統(tǒng)軟件級(jí)、應(yīng)用程序級(jí)。7.將 11010.10010112 轉(zhuǎn)換成八進(jìn)制數(shù)的結(jié)果 （32

2、.454) 轉(zhuǎn)換成十六進(jìn)制的結(jié)果是 (1A.96).8.二進(jìn)制數(shù)1011 的原碼是 (11011) 補(bǔ)碼是 (10101)cache CPU 和主存之間 ( 速度 )項(xiàng)重要技術(shù)。它與主存的替換算法有（隨機(jī)替換算法（LRU 算法。按IEEE754標(biāo)準(zhǔn)，一個(gè)浮點(diǎn)數(shù)由（符號(hào)位（階碼域（尾數(shù)域）三個(gè)域組成機(jī)器數(shù)是數(shù)值數(shù)據(jù)在機(jī)器中的表示形式，根據(jù)小數(shù)點(diǎn)的位置是否浮動(dòng)，可以分為 （點(diǎn)格式（浮點(diǎn)格式。（純小數(shù)） （純整數(shù)）浮點(diǎn)機(jī)器數(shù)由階碼E和尾數(shù)M兩部分構(gòu)成，階碼是（定點(diǎn)整數(shù)（純小數(shù)）IEEE75432 （9） 位 （23）位IEEE754 中階碼采用（移碼或補(bǔ)碼）碼來表示，而尾數(shù)采用（原碼或補(bǔ)碼）碼來表示

3、。cache)，(。)和().()的存儲(chǔ)器可分為主存和外存，必須將指令放在（主存。() 和 (型。32k的SRAM （15）000016 到。層次化的存儲(chǔ)器系統(tǒng)一般分為三級(jí)高速緩沖存儲(chǔ)、主存外存儲(chǔ))。存儲(chǔ)（程序）并按（地址）諾依曼型計(jì)算機(jī)的工作原理CPU 能直接訪問 和（主存儲(chǔ)器） ，但不能直接訪問磁盤和光盤。主存儲(chǔ)器的性能指標(biāo)主要是存儲(chǔ)容量、存取時(shí)間（存取周期）和（存儲(chǔ)器帶寬。SRAM 依靠（觸發(fā)器）原理保存信息，單元電路復(fù)雜，速度較DRAM 快；DRAM 依靠（電容器上的電荷量存儲(chǔ)）原理保存信息，單元電路相對簡單，但由于電荷的泄漏，需要定時(shí)刷新。提高主存速度的方法有：縮短存儲(chǔ)器的讀出時(shí)間或

4、加長存儲(chǔ)器的字長，采用（儲(chǔ)器，采用（高速緩存，采用多體交叉存儲(chǔ)器和采用相聯(lián)存儲(chǔ)器等。Cache 的命中率與程序的行為（cache 的容量（塊的大?。┯嘘P(guān)。主存地址與Cache 3 （全相聯(lián)映射（組相聯(lián)映射。和()。指令由操作碼、地址碼兩大部分組成，操作碼用來表示（ 指令的操作特征與性能 地址碼用來表示（。指令格式是指令用（ 二進(jìn)制代碼）,通常格式中由操作碼字段和（碼）字段組成。指令尋址的基本方式有兩種（順序?qū)ぶ贩绞剑┓绞胶停ㄌS尋址方式）方式。PC：Program Counter，程序計(jì)數(shù)器，其功能是(寄存信息和計(jì)數(shù))下一條指令地址。目前的CPU包括（運(yùn)算器（控制器）和（cache）.控制器的設(shè)計(jì)方法有兩種，一種是，另一種是B。若想提高數(shù)據(jù)傳輸率，可以(提高字長)、(改變結(jié)構(gòu))周期個(gè)數(shù)。同步通信：指由統(tǒng)一時(shí)鐘控制的通信，控制方式簡單，靈活性差，當(dāng)系統(tǒng)中各部件工作 速度差異較大時(shí)，總線工作效率明顯下