二相關(guān)知識課件

1、二、相關(guān)知識構(gòu)成積體電路內(nèi)部的主動(dòng)元件，可分成兩大類，一為雙載子型(bipolar)，另一則為單載子型(unipolar)。所謂雙載子型即是主動(dòng)元件內(nèi)部信號(電流)的傳遞是以電子(electron)及電洞(hole)這兩種當(dāng)作載子(carrier)來傳送，電晶體(BJT)就是此種元件。而單載子就是傳送信號僅有一種載子，可為電子，也可為電洞。若以電子為載子的，稱為n-FET或n-MOS，以電洞為載子的，稱為p-FET或p-MOS，若將n-MOS及p-MOS組成一個(gè)元件則稱為C-MOS(Complementary Metal-Oxide-Semiconductor)。飽和型是工作於飽和區(qū)與截止區(qū)的

2、兩種狀態(tài)，故輸出的邏輯電壓變化較大，且受儲存電荷的影響，以致交換速度較為緩慢，但耗電小。非飽和型數(shù)位IC，由於工作在不飽和狀態(tài)，它是工作於截止區(qū)與工作區(qū)的兩種狀態(tài)，所以交換速度迅速，耗電也較飽和型多些。超大型積體電路(VLSI)：零件數(shù)在10000100000個(gè)之間；邏輯閘數(shù)在數(shù)千個(gè)。特大型積體電路(ULSI)：零件數(shù)在100000個(gè)以上；邏輯閘數(shù)在10000個(gè)以上。TTL主要的特點(diǎn)在輸入部分採用多射極(multi-emitter)的方式。(二)基本TTL閘輸入端A及B為多射極電晶體的一個(gè)射極，此為TTL的特性。輸出狀態(tài)是由相位分離電晶體TR2決定，TR2推動(dòng)所謂圖騰式(totem-pole)

3、的輸出電晶體。TR1的CE則提供了一低阻抗路徑，可將TR2的基極儲存電荷很快的放電，因而大為降低儲存時(shí)間，增進(jìn)交換速度，此為TTL電路的優(yōu)點(diǎn)。TR3及TR4組成了所謂的圖騰柱(totem-pole)或主動(dòng)提升(active pull-up)輸出。其目的為提供一個(gè)低推動(dòng)源阻抗。2.TTL邏輯閘種類目前，SN54/74TTL數(shù)位1C已發(fā)展成較重要的7個(gè)大類(如表1-3)，標(biāo)準(zhǔn)型(SN54/74編號)；高速型(SN54H/74H編號)；低功率型(SN54L/74L編號)；蕭特基(schottky)TTL(SN54S/74S編號)；低功率蕭特基TTL(SN54LS/74LS編號)；高級蕭特基(74AS

4、編號)；高級低功率蕭特基(74ACS編號)。雖然有各種的54/74數(shù)位1C可供選擇，但標(biāo)準(zhǔn)型與低功率蕭特基TTL目前用的較普遍。3.TTL的電氣特性(1) VIH：其最少值不得低於2V(VIH(mix)。(2) VIL：其最大值不得超過0.8V(VIL(max)。(3) VOH：其最低的邏輯1輸出電壓為 2.4V(VOH(min)。(4) VOL：其最高的邏輯0輸出電壓為0.4V(VOL(max)。(5) VT：電壓約1.3V。(6) IIL：其最大值為1.6mA。(電流方向以流進(jìn)為正，流出為負(fù))。(7) IIH：其最大值為40A。(電流方向以流進(jìn)為正，流出為40 A)。(8) IOL ：其值

5、不得低於16mA。(此時(shí)輸出配對TR下方電晶體所能承受的最小電流)。(9) IOH：其值不得低於400A。(10)IOS：其短路電流範(fàn)圍為18mA55mA。5.雜訊邊限(noise margin)在邏輯1的時(shí)候，VOH不能低於VIH ，此時(shí)我們定邏輯1的雜訊邊限為1， 且邏輯0的時(shí)候，VOL不能高於VIL，此時(shí)我們定邏輯0的雜訊邊限為0， 且設(shè)計(jì)邏輯電路時(shí)，扇出數(shù)最好不要太大，若一定要使用時(shí)，則可用緩衝器(buffer)以增加驅(qū)動(dòng)能力，或外加電晶體來使用，才不至於造成VOH下降或VOL上升的情況。若遭受到嚴(yán)重的干擾，也可以選擇具有高雜訊邊限的邏輯電路(HTL)。6.傳播延遲時(shí)間(propaga

6、tion delay time)通常tPLH與tPHL相當(dāng)接近，而所謂傳播延遲時(shí)間是取兩者的平均值。(2) 集極開路(open collector)稱為集極開路輸出，TTL閘的輸出是由Q3的集極開路取出，它的輸出只有0及空接兩種，至於輸出為1的情況則是需要外接一提昇電阻將輸出挽升(pull up)至高電位。一般集極開路的數(shù)位IC，它的輸出電流IOL比圖騰式的IOL大很多，所以可以用來驅(qū)動(dòng)較大電流的負(fù)載。(3) 三態(tài)(tri-state)三態(tài)的輸出除了原有的0與1狀態(tài)，當(dāng)圖騰式的兩個(gè)電晶體均為截止時(shí)，即為第三態(tài)，此時(shí)它的輸出狀況為高阻抗?fàn)顟B(tài)。8.具有史密特觸發(fā)輸入的數(shù)位IC具有史密特觸發(fā)輸入的數(shù)

7、位IC通常用來克服雜訊的干擾，或是輸入信號變化較慢的情況。當(dāng)輸入的電壓值介於VT+VT-之間，史密特觸發(fā)輸入的數(shù)位IC並不會(huì)受到干擾。9.54/741C的包裝(三) CMOS IC工作溫度範(fàn)圍為55125，工作電壓範(fàn)圍為3Vl8V。CMOS基本電路當(dāng)輸入為High時(shí)，NMOSFET為ON，PMOSFET由於G、S之間沒有獲得足以導(dǎo)電的偏壓而OFF，此時(shí)輸出電位自然與VSS電位相近，為邏輯0。(1) 圖1-17(a)中輸出端與VSS之間，存在 NMOSFET導(dǎo)通內(nèi)阻，而非完全短路。(2) 圖1-17(b)也是一樣。VDD=5V、VSS=0的 MOSFET導(dǎo)通電阻大約在500左右。(3) 在不接負(fù)

8、載時(shí)，圖1-17(a)的Vout=VSS，圖1-17 (b)的Vout=VDD。2. CMOS特性(1)由於CMOS沒有穩(wěn)定的直流迴路，因此直流功率消耗非常小，這是CMOS的最大優(yōu)點(diǎn)。圖1-19表示CMOS的功率消耗與動(dòng)作頻率的關(guān)係，此項(xiàng)優(yōu)點(diǎn)在高頻時(shí)漸漸消失。(2)集積度高。(3)具有很高的輸入阻抗，輸入阻抗(10121015)構(gòu)成並聯(lián)。(4)作電壓範(fàn)圍廣，從3Vl8V。(5)雜訊界限大：CMOS的VOHVOL值接近於VDD值。CMOS頻率特性目前仍不如TTL。CMOS的輸入端浮接時(shí)，它的邏輯狀態(tài)無法確定，因此沒用到的CMOS輸入端不能浮接。(7)CMOS的邏輯電路，比MOS的邏輯電路擁有較快

9、的動(dòng)作速率。但是，比起TTL邏輯電路，CMOS邏輯電路則要慢些。(6)(8) CMOS的扇出(fan Out)很高，數(shù)量上可超過50。(9)CMOS邏輯電路，只須要一個(gè)外加電源。(10) CMOS具有良好的溫度穩(wěn)定性。3. CMOS邏輯閘種類4. CMOS和TTL的電氣特性比較5. 使用CMOS應(yīng)注意事項(xiàng)所有CMOS元件必須儲存或裝在不會(huì)產(chǎn)生靜電的物質(zhì)上或容器中。要扳直IC腳或用手銲接在印刷電路板上時(shí)，請用有接地端的工具。所有低輸出阻抗的儀器(如函數(shù)產(chǎn)生器等)請勿在CMOS電源加上之前即送出信號，要關(guān)機(jī)也應(yīng)在CMOS電源加上時(shí)為之，請勿在CMOS電源關(guān)掉後再關(guān)儀器電源。(四) CMOS與TTL的介接技術(shù)1. TTL驅(qū)動(dòng)CMOS的方式使用能和TTL匹配的74HCT系列IC。提升TTL的VOH，以符合VOH(TTL)VIH(CMOS) 條件。2. CMOS 驅(qū)動(dòng)TTL(1) VDD=VCC=5VCMOS的IOL在VDD=5V時(shí)，只能保