電子技術(shù)觸發(fā)器課件

1、第16講第14章 時(shí)序邏輯電路14.1 觸發(fā)器 R-S觸發(fā)器 D觸發(fā)器14.2 寄存器第16講第14章 時(shí)序邏輯電路14.1 觸發(fā)器第14章 時(shí)序邏輯電路 14.1 觸發(fā)器14.1.1 R-S觸發(fā)器&RDSDQQRD RESET直接復(fù)位端S D SET直接置位端Q, Q 輸出端 1. 基本的R-S觸發(fā)器組成：用2個(gè)與非門(或或非門)構(gòu)成第14章 時(shí)序邏輯電路 14.1 觸發(fā)器14.1.1 R-SR-S觸發(fā)器真值表RDSDQQ 0 1 0 1(復(fù)位) 1 0 1 0(置位) 1 1 保持原狀 0 0 不確定&RDSDQQ011100RD=0同時(shí)SD=1時(shí), Q=0。故RD稱為復(fù)位端,或稱為清0端

2、R-S觸發(fā)器真值表RDSDQQ 0 1 R-S觸發(fā)器真值表&RDSDQQ011100RDSDQQ 0 1 0 1(復(fù)位) 1 0 1 0(置位) 1 1 保持原狀 0 0 不確定SD=0同時(shí)RD=1時(shí), Q=1。故SD稱為置位端,或稱為置1端R-S觸發(fā)器真值表&RDSDQQ011100RDSDQQ &RDSDQQR-S觸發(fā)器真值表RDSDQQ 0 1 0 1(復(fù)位) 1 0 1 0(置位) 1 1 保持原狀 0 0 不確定 指R、S從01或10變成11時(shí),輸出端狀態(tài)不變111100&RDSDQQR-S觸發(fā)器真值表RDSDQQ 0 &RDSDQQR-S觸發(fā)器真值表RDSDQQ 0 1 0 1(復(fù)

3、位) 1 0 1 0(置位) 1 1 保持原狀 0 0 不確定 指RD、SD同時(shí)從00變成11時(shí), 輸出端狀態(tài)不定001111&RDSDQQR-S觸發(fā)器真值表RDSDQQ 0 R-S觸發(fā)器真值表RDSDQQ 0 1 0 1(復(fù)位) 1 0 1 0(置位) 1 1 保持原狀 0 0 不確定 指RD、SD同時(shí)從00變成11時(shí), 輸出端狀態(tài)不定&RDSDQQ00111111&RDSDQQ001111110000即Q、Q也可能是01,也可能是10設(shè)計(jì)電路時(shí)此種情況應(yīng)避免R-S觸發(fā)器真值表RDSDQQ 0 1 R-S 觸發(fā)器特點(diǎn):(1) 具有兩個(gè)穩(wěn)態(tài)(Q=0,Q=1或Q=1,Q=0), 稱為 雙穩(wěn)態(tài)觸發(fā)

4、器.(2) 可觸發(fā)使之翻轉(zhuǎn) (使RD、SD之一為0時(shí)可翻轉(zhuǎn)).(3) 具有記憶功能(RD、SD都為1時(shí)，保持原來狀態(tài)).R-S 觸發(fā)器特點(diǎn):(1) 具有兩個(gè)穩(wěn)態(tài)(Q=0,Q=1或QR-S觸發(fā)器應(yīng)用舉例: 單脈沖發(fā)生器&RDSDQQ+5V+5V4.7k4.7kKR-S觸發(fā)器應(yīng)用舉例: 單脈沖發(fā)生器&RDSDQQ+5R-S觸發(fā)器應(yīng)用舉例: 單脈沖發(fā)生器&RDSDQQ+5V+5V4.7k4.7kKR-S觸發(fā)器應(yīng)用舉例: 單脈沖發(fā)生器&RDSDQQ+5R-S觸發(fā)器應(yīng)用舉例: 單脈沖發(fā)生器&RDSDQQ+5V+5V4.7k4.7kKQQt正脈沖負(fù)脈沖R-S觸發(fā)器應(yīng)用舉例: 單脈沖發(fā)生器&RDSDQQ+5

5、2. 時(shí)鐘控制電平觸發(fā)的R-S觸發(fā)器觸發(fā)器功能表&RDSDQQ&RSCPCP: 時(shí)鐘脈沖(Clock Pulse) R、S控制端CP R S Q n+1 說明 1 0 0 Qn 保持 1 0 1 1 置1 1 1 0 0 清0 1 1 1 不定 避免 0 Qn 保持2. 時(shí)鐘控制電平觸發(fā)的R-S觸發(fā)器觸發(fā)器功能表&RDSD時(shí)鐘控制電平觸發(fā)的R-S觸發(fā)器(續(xù))時(shí)鐘控制 只有CP=1時(shí),輸出端狀態(tài)才能改變電平觸發(fā) 在CP=1時(shí),控制端R、S的電平(1或0)發(fā)生變化時(shí),輸出端狀態(tài)才改變CP R S Q n+1 說明 1 0 0 Qn 保持 1 0 1 1 置1 1 1 0 0 清0 1 1 1 不定

6、 避免 0 Qn 保持用途: D觸發(fā)器和J-K觸發(fā)器的內(nèi)部電路時(shí)鐘控制電平觸發(fā)的R-S觸發(fā)器(續(xù))時(shí)鐘控制 只有CP=114.1.2 D觸發(fā)器1. 時(shí)鐘控制電平觸發(fā)的D觸發(fā)器CP R S Q n+1 說明 1 0 0 Qn 保持 1 0 1 1 置1 1 1 0 0 清0 1 1 1 不定 避免 0 Qn 保持1D&RDSDQQ&RSCP其他兩種情況不會(huì)出現(xiàn)14.1.2 D觸發(fā)器1. 時(shí)鐘控制電平觸發(fā)的D觸發(fā)器CP 時(shí)鐘控制電平觸發(fā)的D觸發(fā)器 功能表 CP D Q n+1 1 0 0 1 1 1 0 Q nCP=1時(shí), Q n+1=DCP=0時(shí), 保持原狀1DCP&RDSDQQ&D觸發(fā)器具有數(shù)

7、據(jù)記憶功能 時(shí)鐘控制電平觸發(fā)的D觸發(fā)器 功能表CP=1 時(shí)鐘控制電平觸發(fā)的D觸發(fā)器1DCP&RDSDQQ&RDSD符號(hào)RDSDDCPQQ 時(shí)鐘控制電平觸發(fā)的D觸發(fā)器1DCP&RDSDQQ&RD2.維持阻塞型D觸發(fā)器&RDSDQQ&DCP符號(hào)RDSDDCPQQ2.維持阻塞型D觸發(fā)器&RDSDQQ&DCP符號(hào)RD維持阻塞型D觸發(fā)器的引腳功能符號(hào)RD 直接清0端(復(fù)位端) R=0,S=1時(shí),Q=0SD 直接置1端(置位端) R=1,S=0時(shí),Q=1 小圈 表示低電平有效D數(shù)據(jù)輸入端CP時(shí)鐘脈沖Q、Q 輸出端，Q的小圈 表示是反相輸出端 , 即Q總是與Q相反RDSDDCPQQ維持阻塞型D觸發(fā)器的引腳功

8、能符號(hào)RD 直接清0端(復(fù)位端維持阻塞型D觸發(fā)器的引腳功能(續(xù))功能表CP Q n+1 D觸發(fā)方式: 邊沿觸發(fā) (時(shí)鐘上升沿觸發(fā))功能表說明： 在CP上升沿時(shí)，Q等于D；在CP高電平、低電平和下降沿時(shí)，Q保持不變RDSDDCPQQ維持阻塞型D觸發(fā)器的引腳功能(續(xù))功能表CP 時(shí)鐘下降沿觸發(fā)的維持阻塞型D觸發(fā)器RDSDDCPQQ功能表CP Q n+1 D功能表說明： 在CP下降沿時(shí)，Q等于D；在CP高電平、低電平和上升沿時(shí)，Q保持不變時(shí)鐘下降沿觸發(fā)的維持阻塞型D觸發(fā)器RDSDDCPQQ功能表C3. 集成D觸發(fā)器介紹(1) 集成雙D觸發(fā)器74LS74RDSDDCPQQRDSDDCPQQVcc(+5

9、V)GND(地)3. 集成D觸發(fā)器介紹(1) 集成雙D觸發(fā)器74LS74RD觸發(fā)器應(yīng)用舉例: 用D觸發(fā)器 將一個(gè)時(shí)鐘進(jìn)行2分頻.DCPQQCPCPQQ01RD、SD不用時(shí),甩空或通過4.7k的電阻吊高電平頻率FQ = FCP/2D觸發(fā)器功能CP 時(shí)，Q=DD觸發(fā)器應(yīng)用舉例:DCPQQCPCPQQ01RD、SD不用時(shí)用2個(gè)2分頻器級(jí)聯(lián)組成一個(gè)4分頻器DCPQQDCPQQCP1Q2QF2Q =F1Q /2 = FCP/4用2個(gè)2分頻器級(jí)聯(lián)組成一個(gè)4分頻器DCPQQDCPQQCP1(2) 集成4D觸發(fā)器74LS175特點(diǎn): 一個(gè)集成電路中有4個(gè)D觸發(fā)器, 時(shí)鐘CP公共, 清0端RD公共RDQQRDQ

10、QRDQQRDQQCP1D2D3D4DRD2Q1Q3Q4Q1Q2Q3Q4QVcc(+5V)GND(2) 集成4D觸發(fā)器74LS175特點(diǎn): 一個(gè)集成電路集成4D觸發(fā)器74LS175的應(yīng)用舉例搶答電路1Q 1Q 2Q 2Q 3Q 3Q 4Q 4QVccGND1D 2D 3D 4D CPR5004+5V111&1+5V4.7k風(fēng)鳴器CP1kHz主持人清0甲乙丙丁74LS175參賽人搶答按鍵1集成4D觸發(fā)器74LS175的應(yīng)用舉例搶答電路1Q 1(3) 集成8D觸發(fā)器內(nèi)部有8個(gè)D觸發(fā)器 Q輸出 R公共 CP公共QDRQDR內(nèi)部有8個(gè)D觸發(fā)器CP1D8DRDGNDVcc1Q2D3D4D5D6D7D2Q

11、3Q4Q5Q6Q7Q8Q(3) 集成8D觸發(fā)器內(nèi)部有8個(gè)D觸發(fā)器QDRQDR內(nèi)部有8課堂練習(xí)題目:時(shí)鐘CP及輸入信號(hào)D 的波形如圖所示,試畫 出各觸發(fā)器輸出端Q的波形,設(shè)各輸出端Q的 初始狀態(tài)=0.DQDCPQ1Q2DQDCP課堂練習(xí)題目:時(shí)鐘CP及輸入信號(hào)D 的波形如圖所示,試畫DQDQDCPQ1課堂練習(xí)(續(xù))CPDQ1DQDCPQ1課堂練習(xí)(續(xù))CPDQ1課堂練習(xí)(續(xù))Q2DQDCPCPDQ1課堂練習(xí)(續(xù))Q2DQDCPCPDQ114.2寄存器14.2.1 數(shù)碼寄存器(并行寄存器)DCP一個(gè)D觸發(fā)器組成1位的數(shù)碼寄存器CP上升沿,Q =DCP高電平、低電平、 下降沿，Q不變由D觸發(fā)器組成，

12、用于存放數(shù)碼RDSDDCPQQ14.2寄存器14.2.1 數(shù)碼寄存器(并行寄存器)DCP一由4D集成電路74LS175組成4位二進(jìn)制數(shù)寄存器RDQQRDQQRDQQRDQQCP1D2D3D4DR2Q1Q3Q4Q1Q2Q3Q4QVcc(+5V)GND吊高電平D3D2D1D0CPQ3Q2Q1Q0RGNDVcc+5V+5V 74LS175（電源CP1D2D3D4D1Q2Q3Q4Q4D鎖存器數(shù)碼寄存器(續(xù))4位二進(jìn)制數(shù)由4D集成電路74LS175RDQQRDQQRDQQRDQQ數(shù)碼寄存器(續(xù))由8D集成電路74LS273組成8位二進(jìn)制數(shù)寄存器D3D2D1D0CPQ3Q2Q1Q0R+5V 74LS273

13、1D8D1Q8Q8D鎖存器Q4Q5Q6Q7D4D5D6D7 CP8位二進(jìn)制數(shù)D7D0數(shù)碼寄存器(續(xù))由8D集成電路74LS273組成D3D2D1數(shù)碼寄存器用于計(jì)算機(jī) 并行輸入/輸出接口外部設(shè)備(打印機(jī))8D鎖存器1D8D1Q8QCPD7D0計(jì)算機(jī)CPU控制信號(hào)計(jì)算機(jī)CPU數(shù)據(jù)總線輸出接口計(jì)算機(jī)總線畫法:一條粗線代表8條線數(shù)碼寄存器用于計(jì)算機(jī) 并行輸入/輸出接口外部設(shè)備(打印機(jī))814.2.2 串行移位寄存器1. 用D觸發(fā)器組成的移位寄存器QSRDQSRDQSRDQSRDDiCQ1Q2Q3Q4CP串行輸入14.2.2 串行移位寄存器1. 用D觸發(fā)器組成的移位寄存器13.6 寄存器13.6.2 串

14、行移位寄存器1. 用D觸發(fā)器組成的移位寄存器經(jīng)4個(gè)CP脈沖,Di 出現(xiàn)在Q4上Q1 Q2 Q3 Q4CP Di Di Di DiCP Di Di Di 0CP Di Di 0 0CP Di 0 0 0C 0 0 0 0由D觸發(fā)器組成的串行移位寄存器功能表QSRDQSRDQSRDQSRDDiCQ1Q2Q3Q4CP串行輸入13.6 寄存器13.6.2 串行移位寄存器1. 用D觸發(fā)器循環(huán)移位寄存器CQSRDQSRDQSRDQSRDQ1Q2Q3Q4CP經(jīng)4個(gè)CP脈沖循環(huán)一周CP Q1 Q2 Q3 Q4 0 1 0 0 0 1 0 1 0 0 2 0 0 1 0 3 0 0 0 1 4 1 0 0 0循

15、環(huán)移位寄存器CQSRDQSRDQSRDQSRDQ1Q2Q3既具有串行輸入又具有并行輸入的移位寄存器CPQ4CQSRDQSRDQSRDQSRDQ1Q2Q3串行輸入數(shù)據(jù)Di清0脈沖&D1D2D3D4L并行輸入脈沖并行輸入數(shù)據(jù)00001 0 1 0011101R=1S=0Q1=1R=1S=0Q3=1R=1S=1Q2不變R=1S=1Q4不變1既具有串行輸入又具有并行輸入的移位寄存器CPQ4CQSRDQ14.2.3 集成電路雙向移位寄存器(74LS194)并行輸入數(shù)據(jù)右移串入數(shù)據(jù)控制端輸出清0端時(shí)鐘左移串入數(shù)據(jù)Q0 Q1 Q2 Q3 DSR D0 D1 D2 D3 DSL CRMBMACP74LS19414.2.3 集成電路雙向移位寄存器(74LS194)并行輸Q0 Q1 Q2 Q3 DSR D0 D1 D2 D3 DSL CRMBMACP74LS194雙向移位寄存器74LS194的功能CR CP MB MA Q0 Q1 Q2 Q3 0 0 0 0 0 1 0 0 保持 1 0 1 DSR 右移一位 1 1 0 左移一位 DSL 1 1 1 D0 D1 D2 D3 (并行輸入) Q0 Q1 Q2 Q3 DSR D0用雙向移位寄存器74LS194組成節(jié)日彩燈控制電路Q0 Q1 Q2 Q