半導(dǎo)體常用英語詞匯

MFG常用英文單字Semiconductor半導(dǎo)體導(dǎo)體、絕緣體和半導(dǎo)體主要依據(jù)導(dǎo)電系數(shù)的大小，決定了電子的移動速度。導(dǎo)體：金、銀、銅、鐵、人、水……導(dǎo)電系數(shù)大，傳導(dǎo)絕緣體：塑料、木頭、皮革、紙……導(dǎo)電系數(shù)小、傳導(dǎo)不半導(dǎo)體：硅中加鍺、砷、錢、磷……平時不導(dǎo)電加特定電壓后導(dǎo)電Wafer 芯片或晶圓：原意為法國的松餅，餅干上有格子狀的飾紋，與FAB內(nèi)生產(chǎn)的芯片圖形類Lot 批；一批芯片中最多可以有25片，最少可以只有一片。ID Identification的縮寫。用以辨識各個獨(dú)立的個體，就像公司內(nèi)每一個人有自己的識別證。WaferID 每一片芯片有自己的芯片刻號，叫WaferIHLotID 每一批芯片有自己的批號，叫LotID。PartID 各個獨(dú)立的批號可以共享一個型號，叫PartID。WIP WorkInProcess，在制品。從芯片投入到芯片產(chǎn)品，F(xiàn)AB內(nèi)各站積存了相當(dāng)數(shù)量的芯片，統(tǒng)稱為FAB內(nèi)的WIP。一整個制程又可細(xì)分為數(shù)百個Stage和Step，每一個Stage所堆積的芯片，稱為StageWIPoLotPriority 每一批產(chǎn)品在加工的過程中在WIP中被選擇進(jìn)機(jī)臺的優(yōu)先級。SuperHotRun的優(yōu)先級為1,視為等級最高，必要時，當(dāng)Lo上一站加工時，本站便要空著機(jī)臺等待SuperHotRuHotRun的優(yōu)先級為2,緊急程度比SuperHotRur次一級。Normal的優(yōu)先級為3,視為正常的等級，按正常的派貨原則視常班向生

產(chǎn)指令而Cycletime生產(chǎn)周期，F(xiàn)ABCycleTime定義為：從芯片投入到芯片產(chǎn)

生的這一段時間。StageCycleTime：Lot從進(jìn)站等候開始到當(dāng)站加工后出

貨時間點(diǎn)截Spec.規(guī)格Specification的縮寫。產(chǎn)品在機(jī)臺加工過程中，每一站均設(shè)定規(guī)格。機(jī)臺加工后，產(chǎn)品或控片經(jīng)由量測機(jī)臺量測，該產(chǎn)品加工后，是否在規(guī)格內(nèi)。若超出規(guī)格(OutofSPEC)，必須通知組長將產(chǎn)品Hold,并同時通知制程工程師前來處理，必要時機(jī)臺要停工，重新monitor,確定量測規(guī)格,藉以提升制程能SPC StatisticsProcessControl統(tǒng)計制程管制；透過統(tǒng)計的手法，搜集分析資料，然后調(diào)整機(jī)臺參數(shù)設(shè)備改善機(jī)臺狀況或請讓機(jī)臺再處理每一批產(chǎn)品時，

都能接近規(guī)定的規(guī)格，藉以提升制程能OI OperationInstruction操作指導(dǎo)手冊；每同一型號的機(jī)臺都有一份OIo可以共享一份OIoOI含括制程參數(shù)、機(jī)臺程序、機(jī)器簡介、操作步驟與

注意事項。其中操作步驟與注意事項是我們該熟記的部TECNTemporaryEngineeringChangeNotice臨時工程變更通知。因應(yīng)客戶需求或制程規(guī)格短期變更而與O.I.所訂定的規(guī)格有所沖突時制程工程師發(fā)出TECN到線上，通知線上的操作人員規(guī)格變更。所以交接之后，第一件事應(yīng)先閱讀TECN并熟記，閱讀后并要在窗體上簽TECN既為短暫，就必須設(shè)定期限，過期的TECN必須交由組長，轉(zhuǎn)交Key-iQ：當(dāng)O.I.與TECN有沖突時，以哪一個為標(biāo)準(zhǔn)？Yield 當(dāng)月出貨片數(shù)良率二當(dāng)月出貨片數(shù)+當(dāng)月報廢片數(shù)良率越高，成本越低。Discipline簡單稱之為『紀(jì)律』。泛指經(jīng)由訓(xùn)練與思考，對群體的價值觀產(chǎn)生認(rèn)同而自我約束，使群體能在既定的規(guī)范內(nèi)達(dá)成目標(biāo)，與一般的盲從不同。制造部整體紀(jì)律的表現(xiàn)，可以由FAB執(zhí)行6S夠不夠徹底和操作錯誤多寡作為衡量標(biāo)準(zhǔn)！FAB內(nèi)整體的紀(jì)律表現(xiàn)，可以反應(yīng)在Yield上。AMHSAutomaticMaterialHandlingSystem：自動化物料傳輸系統(tǒng)。FAB內(nèi)工作面積越來越大，且放8口寸芯片的POD重達(dá)5.8公斤左右，利用人力運(yùn)送的情況要盡量避免，再則考慮FABWIP的增加，要有效追蹤管理每個LOT，讓FAB的儲存空間向上發(fā)展，而不治對FAB內(nèi)的AirFlow影響太大，所以發(fā)展AMHS。有人稱呼AMHS微Interbay或是OverheadTransportationo廣義的AMHS，應(yīng)包含Interbay和Intrabay。ProcessandEquipmentProcess：以化工反應(yīng)加工、處理。FAB內(nèi)芯片加工包含了物理和化學(xué)反應(yīng)。ProcessEngineering叫做制程工程師，簡稱為P.E.簡單稱為制程。Equipment：機(jī)器設(shè)備的統(tǒng)稱，泛指FAB內(nèi)所有的生產(chǎn)機(jī)臺與輔助機(jī)臺。EquipmentEngineering叫做設(shè)備工程師，簡稱為E.E.簡單稱為設(shè)備。AutomationEng+MFG+P.E+E.E.構(gòu)成FAB內(nèi)基礎(chǔ)OperationoO.I.是四者共同的語言，最高指導(dǎo)原則。Recipe(PPID)程序；當(dāng)wafer進(jìn)入機(jī)臺加工時，機(jī)臺所提供的一定步驟，與每個步驟具備的條件。機(jī)臺的Recipe則記錄Wafer進(jìn)機(jī)臺后要先經(jīng)過那一個Chamber（反應(yīng)室），再進(jìn)入那一個Chamber。每一個Chamber反應(yīng)時要通

過那些氣體、流量各多少？當(dāng)時Chamber內(nèi)的溫度、壓力、反應(yīng)時間應(yīng)

該控制在那一個范CleanRoom潔凈室；在半導(dǎo)體廠引申為從事生產(chǎn)活動的地方，也就是我們所說的FAB。Area區(qū)域；。某一特定的地方。在FAB內(nèi)又可區(qū)分為以下的幾個工作區(qū)域，每一個區(qū)域在制程上均有特定的目的。WAFERSTARTAREA-芯片下線區(qū)DIFFAREA-爐管（擴(kuò)散）區(qū)PHOTOAREA-黃光區(qū)ETCHAREA-蝕亥1」區(qū)IMPAREA-離子植入?yún)^(qū)CVDAREA-化學(xué)氣相沉積區(qū)SPUTAREA-金屬濺鍍區(qū)CMPAREA-化學(xué)機(jī)械研磨區(qū)WATAREA-芯片允收測試區(qū)GRIND-晶背研磨區(qū)CWR（ControlWaferRecycle）--控?fù)跗厥罩行腂ay由走道兩旁機(jī)器區(qū)隔出來的區(qū)域。FAB內(nèi)的Bay排列在中央走道兩旁，與中央走道構(gòu)成一個「非」字型，多條Bay可以并成一個Area。BayOPI OperatorInterface操作者接口；PROMIS系統(tǒng)呈現(xiàn)在操作端的畫面，使用者可以由起始畫面進(jìn)入特定的功能畫面，完成工作。某些常用的功能畫面經(jīng)過整合以圖形顯示在一個畫面上，每個圖形代表一項功能，這些圖形叫做GUI（GraphicUserInterface）。Rack 貨架；擺放POD的地方，固定不動。PN ProductionNotice制造通報；凡OI未規(guī)定之范圍，或已規(guī)定但需再強(qiáng)調(diào)所及的臨時性通知最長為期一個月，需經(jīng)制造部副理簽核過。PN也是每天一上班交接后必讀的資料，需簽名，列入Audit項目。Controlwafer控片；控片進(jìn)機(jī)臺加工后，要經(jīng)過量測機(jī)臺量測，測量后的值可以判定機(jī)臺是否處在穩(wěn)定的狀態(tài)，可以從事生產(chǎn)或RUN出來的產(chǎn)品是否在制程規(guī)格內(nèi)，才決定產(chǎn)品是不是可以送到下一站，還是要停下來，待制程工程師檢查?？仄褂靡淮尉鸵M(jìn)入回收流程。DummyWafer擋片；擋片的用途有2種：（1）暖機(jī)（2）補(bǔ)足機(jī)臺內(nèi)應(yīng)擺芯片而未擺的空位置。擋片可重復(fù)使用到限定的時間（RUN數(shù)、厚度…）后，再送去回收。Alarm警訊；機(jī)臺經(jīng)常會送出一些AlarmMessage,告訴操作人

員當(dāng)時機(jī)臺不正常的地方。透過設(shè)備工程師的處理，將機(jī)臺恢復(fù)正?？?/p>

以生產(chǎn)的狀部分Alarm并不影響生產(chǎn)，只是一個警告訊號，嚴(yán)重的AlarmAlarm，會將機(jī)臺停下來。不論是哪一種Alarm制造部操作人員都應(yīng)將訊

息轉(zhuǎn)告工程部人員，不能私自處Move 產(chǎn)量；FAB以芯片的MOVE作當(dāng)天生產(chǎn)結(jié)果的MOVE有Stagemove、stepmove、locationmove或layermove，大致上我們會以Stagemove力口上

stepmove去計算各區(qū)的表KSR 生產(chǎn)報表；從KSR的MOVE量，可以比較出當(dāng)天生產(chǎn)狀況的好壞。一個Lot如果有25pcs,當(dāng)天移動3個stage的話，則該Lot當(dāng)天的MOVE量為75pcs。如果這三個Stage內(nèi)有12Steps再加上第四個Stage(已過了2個step,尚有1個stepmove未過)，則該Lot當(dāng)天stepmov25*(12+2)=350pcsTurnRatio 周轉(zhuǎn)率(T/R)；周轉(zhuǎn)率可以判斷FABCycleTime的長短，在制品(WIP)的多寡。如果一批貨一天平均過三個Stage,該批或從下線到出貨一共要過120個stage,則該批貨的平均周轉(zhuǎn)率(T/R)為3,CycleTime為40天。將FAB所有的Lot加起來，就等于FAB現(xiàn)有在制品WIP數(shù)目。統(tǒng)計這些現(xiàn)有在制品當(dāng)天的移動量就可以得到當(dāng)天的FAB所有的MOVE量。FAB當(dāng)天的MOVE量該FAB當(dāng)天所有產(chǎn)品的turnratio=FAB當(dāng)天的WIPQ：一批貨有100個stage,該批每天平均T/R為4,若該批貨12/30要出貨，理論上要在什么時候下線？WPH WaferPerHour每小時機(jī)臺產(chǎn)出芯片數(shù)量；機(jī)臺也有MOVE，指的是該機(jī)臺在某段時間，所加工的芯片數(shù)量。這段時間，機(jī)臺實際從事生產(chǎn)的時間即為UPTime。WPH可以用來衡量直接人員的工作績效。WPH=MOVE/UPTime。例如：從早上8：00到下午18：00A機(jī)臺一天產(chǎn)出的300片Wafer。而該機(jī)臺從11：00---15：00因維修保養(yǎng)而停止生產(chǎn)，所以A機(jī)臺從08：00到18：00的平均WPH為300/(10-4)=50片。PM PreventionMaintenance預(yù)防保養(yǎng)；機(jī)器經(jīng)過一段時間連續(xù)生產(chǎn)，必須更換部分零件或耗材，而中止生產(chǎn)交由設(shè)備工程師維修，便叫PM,異常狀況下當(dāng)機(jī)而中止生產(chǎn)不同。PM的堅隔依機(jī)臺特性而各有不同，有的算片數(shù)或RUN數(shù)，有的固定每周每月。想象汽車每隔5000/10000公里要換機(jī)油、檢查各部位的零件，道理是一樣的。Monitor測機(jī)；O.I規(guī)定周期性之制程規(guī)格測機(jī)A:每日換班時之dailymonitorB:累積特定RUN數(shù)/片數(shù)時之monitorC:超過某一特定時間后欲執(zhí)行run貨時所必須加做之monitorD:累積特定厚度時之monitorParticle 含塵量/微塵粒子Pod 晶盒Cassette 晶舟Tag 電子顯示器Split/Merge Split：分批Merge:合并；一批貨跑到某一點(diǎn)，因為某些原因而需要作分批（Split）。TE除了要將實際的Wafer分成兩批放在不同的POD內(nèi)外，還要在GUI帳上將原批號分帳。這個時候原批號被要求將部分芯片的帳轉(zhuǎn)出來，變成另一批，即產(chǎn)生子批，原批號便成為母批舉例說明：LotID：K00001.1有25片，芯片刻號#1?#25其中#13?#25（共13pcs）,各被客戶要求分批出來做其它加工程序，則產(chǎn)生：K00001.1#1~#12（母批）、K00001.2#13?#25（子批） 子批的批號由MES自動產(chǎn)生分批的原因不外乎下列幾種：.客戶要求.制程工程師調(diào)整Recipe參數(shù)，提升良率3.Rework重做重工4.

控片使用前5..控片使用前5..報廢芯6.驗機(jī)（新機(jī)臺）7.到其它廠區(qū)Backup（比較異同）半導(dǎo)體名詞解釋2009-11-2416:58半導(dǎo)體名詞解釋半導(dǎo)體技術(shù) 2008-11-2413:19閱讀128評論1字號：大中小何謂PIE?PIE的主要工作是什幺？答：ProcessIntegrationEngineer（工藝整合工程師），主要工作是整合各部門的資源，對工藝持續(xù)進(jìn)行改善，確保產(chǎn)品的良率（yield）穩(wěn)定良好。200mm，300mmWafer代表何意義？答：8口寸硅片（wafer）直徑為200mm,直徑為300mm硅片即12口寸.目前中芯國際現(xiàn)有的三個工廠采用多少mm的硅片（wafer）工藝？未來北京的Fab4（四廠）采用多少mm的wafer工藝？答：當(dāng)前1~3廠為200mm（8英寸）的wafer,工藝水平已達(dá)0.13um工藝。未來北京廠工藝wafer將使用300mm（12英寸）。我們?yōu)楹涡枰?00mm?答：wafersize變大，單一wafer上的芯片數(shù)（chip）變多，單位成本降低200f300面積增加2.25倍，芯片數(shù)目約增加2.5倍所謂的0.13um的工藝能力（technology）代表的是什幺意義？答：是指工廠的工藝能力可以達(dá)到0.13um的柵極線寬。當(dāng)柵極的線寬做的越小時，整個器件就可以變的越小，工作速度也越快。從0.35um->0.25um->0.18um->0.15um->0.13um的technology改變又代表的是什幺意義？答：柵極線的寬（該尺寸的大小代表半導(dǎo)體工藝水平的高低）做的越小時，工藝的難度便相對提高。從0.35um->0.25um->0.18um->0.15um->0.13um代表著每一個階段工藝能力的提升。一般的硅片（wafer）基材（substrate）可區(qū)分為N,P兩種類型（type），何謂N,P-typewafer?答：N-typewafer是指摻雜negative元素（5價電荷元素，例如：P、As）的硅片,P-type的wafer是指摻雜positive元素（3價電荷元素，例如：B、In）的硅片。工廠中硅片（wafer）的制造過程可分哪幾個工藝過程（module）?答：主要有四個部分：DIFF（擴(kuò)散）、TF（薄膜）、PHOTO（光刻）、ETCH（刻蝕）。其中DIFF又包括FURNACE（爐管）、WET（濕刻）、IMP（離子 注入）、RTP（快速熱處理）。TF包括PVD（物理氣相淀積）、CVD（化學(xué)氣相淀積）、CMP（化學(xué)機(jī)械研磨）。硅片的制造就是依據(jù)客戶的要求，不斷的在不同工藝過程（module）間重復(fù)進(jìn)行的生產(chǎn)過程，最后再利用電性的測試，確保產(chǎn)品良好。一般硅片的制造常以幾P幾M及光罩層數(shù)（masklayer）來代表硅片工藝的時間長短，請問幾P幾M及光罩層數(shù)（masklayer）代表什幺意義？答：幾P幾M代表硅片的制造有幾層的Poly（多晶硅）和幾層的metal（金屬導(dǎo)線）.一般0.15um的邏輯產(chǎn)品為1P6M（1層的Poly和6層的metal）。而光罩層數(shù)（masklayer）代表硅片的制造必需經(jīng)過幾次的PHOTO（光刻）.Wafer下線的第一道步驟是形成startoxide和zerolayer?其中startoxide的目的是為何？答：①不希望有機(jī)成分的光刻膠直接碰觸Si表面。②在laser刻號過程中，亦可避免被產(chǎn)生的粉塵污染。為何需要zerolayer?答：芯片的工藝由許多不同層次堆棧而成的，各層次之間以zerolayer當(dāng)做對準(zhǔn)的基準(zhǔn)。Lasermark是什幺用途？WaferID又代表什幺意義？答：Lasermark是用來刻waferID,WaferID就如同硅片的身份證一樣，一個ID代表一片硅片的身份。一般硅片的制造（waferprocess）過程包含哪些主要部分？答：①前段（frontend）-元器件（device）的制造過程。②后段（backend）-金屬導(dǎo)線的連接及護(hù)層（passivation）前段（frontend）的工藝大致可區(qū)分為那些部份？答：①STI的形成（定義AA區(qū)域及器件間的隔離）②阱區(qū)離子注入（W。11implant）用以調(diào)整電性③柵極（polygate）的形成④源/漏極（source/drain）的形成⑤硅化物（salicide）的形成STI是什幺的縮寫？為何需要STI?答：STI:ShallowTrenchIsolation（淺溝道隔離），STI可以當(dāng)做兩個組件（device）間的阻隔，避免兩個組件間的短路.AA是哪兩個字的縮寫？簡單說明AA的用途？答：ActiveArea,即有源區(qū)，是用來建立晶體管主體的位置所在，在其上形成源、漏和柵極。兩個AA區(qū)之間便是以STI來做隔離的。在STI的刻蝕工藝過程中，要注意哪些工藝參數(shù)？答：①STIetch（刻蝕）的角度；②STIetch的深度；③STIetch后的CD尺寸大小控制。（CDcontrol,CD=criticaldimension）在STI的形成步驟中有一道lineroxide（線形氧化層）,lineroxide的特性功能為何？答：Lineroxide為1100C,120min高溫爐管形成的氧化層，其功能為:①修補(bǔ)進(jìn)STIetch造成的基材損傷；②將STIetch造成的etch尖角給于圓化（cornerrounding）。一般的阱區(qū)離子注入調(diào)整電性可分為那三道步驟？功能為何？答：阱區(qū)離子注入調(diào)整是利用離子注入的方法在硅片上形成所需要的組件電子特性，一般包含下面幾道步驟：①WellImplant：形成N,P阱區(qū)；②ChannelImplant：防止源/漏極間的漏電；③VtImplant：調(diào)整Vt（閾值電壓）。一般的離子注入層次（Implantlayer）工藝制造可分為那幾道步驟？ 答：一般包含下面幾道步驟：①光刻（Photo）及圖形的形成；②離子注入調(diào)整；③離子注入完后的ash（plasma（等離子體）清洗）④光刻膠去除（PRstrip）Poly（多晶硅）柵極形成的步驟大致可分為那些？答：①Gateoxide（柵極氧化層）的沉積；②Polyfilm的沉積及SiON（在光刻中作為抗反射層的物質(zhì)）的沉積）；③Poly圖形的形成（Photo）；④Poly及SiON的Etch；⑤Etch完后的ash（plasma（等離子體）清洗）及光刻膠去除（PRstrip）；⑥Poly的Re-oxidation（二次氧化）。22.Poly（多晶硅）柵極的刻蝕（etch）要注意哪些地方?22.答：①Poly的CD（尺寸大小控制；②避免Gateoxie被蝕刻掉，造成基材（substrate）受損.23. 何謂Gateoxide（柵極氧化層）？答：用來當(dāng)器件的介電層，利用不同厚度的gateoxide，可調(diào)節(jié)柵極電壓對不同器件進(jìn)行開關(guān)源/漏極（source/drain）的形成步驟可分為那些？ 答：①LDD的離子注入（Implant）；②Spacer的形成；③N+/P+IMP高濃度源/漏極位/口）注入及快速熱處理（RTA：RapidThermalAnneal）。LDD是什幺的縮寫？用途為何？答：LDD:LightlyDopedDrain.LDD是使用較低濃度的源/漏極，以防止組件產(chǎn)生熱載子效應(yīng)的一項工藝。何謂Hotcarriereffect（熱載流子效應(yīng)）？ 答：在線竟小于0.5um以下時，因為源/漏極間的高濃度所產(chǎn)生的高電場，導(dǎo)致載流子在移動時被加速產(chǎn)生熱載子效應(yīng)，此熱載子效應(yīng)會對gateoxide造成破壞,造成組件損傷。何謂Spacer?Spacer蝕刻時要注意哪些地方？答：在柵極（Poly）的兩旁用dielectric（介電質(zhì)）形成的側(cè)壁，主要由Ox/SiN/Ox組成。蝕刻spacer時要注意其CD大小，profile（剖面輪廓），及remainoxide（殘留氧化層的厚度）Spacer的主要功能？答：①使高濃度的源/漏極與柵極間產(chǎn)生一段LDD區(qū)域； ②作為ContactEtch時柵極的保護(hù)層。為何在離子注入后，需要熱處理（ThermalAnneal）的工藝？答：①為恢復(fù)經(jīng)離子注入后造成的芯片表面損傷；②使注入離子擴(kuò)散至適當(dāng)?shù)纳疃?；③使注入離子移動到適當(dāng)?shù)木Ц裎恢谩AB是什幺的縮寫？目的為何？答：SAB：Salicideblock,用于保護(hù)硅片表面，在RPO（ResistProtectOxide）的保護(hù)下硅片不與其它Ti,Co形成硅化物（salicide）31.簡單說明SAB工藝的流層中要注意哪些？ 答：①SAB光刻后（photo），亥U蝕后（etch）的圖案（特別是小塊區(qū)域）。要確定有完整的包覆（block）住必需被包覆（block）的地方。②remainoxide（殘留氧化層的厚度）。何謂硅化物（salicide）? 答：Si與Ti或Co形成TiSix或CoSix,一般來說是用來降低接觸電阻值（Rs,Rc）。硅化物（salicide）的形成步驟主要可分為哪些？ 答：①Co（或Ti）+TiN的沉積；②第一次RTA（快速熱處理）來形成Salicideo③將未反應(yīng)的Co（Ti）以化學(xué)酸去除。④第二次RTA用來形成Ti的晶相轉(zhuǎn)化，降低其阻值）。MOS器件的主要特性是什幺？答：它主要是通過柵極電壓（Vg）來控制源，漏極（S/D）之間電流，實現(xiàn)其開關(guān)特性。我們一般用哪些參數(shù)來評價device的特性？答：主要有Idsat、Ioff、Vt、Vbk（breakdown）、Rs、Rc；一般要求Idsat、Vbk（breakdown）值盡量大，Ioff、Rc盡量小，Vt、Rs盡量接近設(shè)計值.36. 什幺是Idsat?Idsat代表什幺意義？答：飽和電流。也就是在柵壓（Vg）一定時，源/漏（Source/Drain）之間流動的最大電流.在工藝制作過程中哪些工藝可以影響到Idsat?答：PolyCD（多晶硅尺寸）、GateoxideThk（柵氧化層厚度）、AA（有源區(qū)）寬度、Vtimp.條件、LDDimp.條件、N+/P+imp.條件。什幺是Vt?Vt代表什幺意義？答：閾值電壓（ThresholdVoltage），就是產(chǎn)生強(qiáng)反轉(zhuǎn)所需的最小電壓。當(dāng)柵極電壓Vg<Vt時,MOS處于關(guān)的狀態(tài)，而Vg〉=Vt時，源/漏之間便產(chǎn)生導(dǎo)電溝道，MOS處于開的狀態(tài)。在工藝制作過程中哪些工藝可以影響到Vt?答：PolyCD、GateoxideThk.（柵氧化層厚度）、AA（有源區(qū)）寬度及Vtimp.條件。

40.什幺是40.什幺是Ioff?Ioff小有什幺好處答：關(guān)態(tài)電流，Vg=0時的源、漏級之間的電流，一般要求此電流值越小越好。Ioff越小，表示柵極的控制能力愈好，可以避免不必要的漏電流（省電）。什幺是devicebreakdownvoltage?答：指崩潰電壓（擊穿電壓），在Vg=Vs=0時，Vd所能承受的最大電壓，當(dāng)Vd大于此電壓時，源、漏之間形成導(dǎo)電溝道而不受柵壓的影響。在器件越做越小的情況下，這種情形會將會越來越嚴(yán)重。何謂ILD?IMD?其目的為何？答：ILD：InterLayerDielectric,是用來做device與第一層metal的隔離（isolation），而IMD：InterMetalDielectric，是用來做metal與metal的隔離（isolation）.要注意ILD及IMD在CMP后的厚度控制。一般介電層ILD的形成由那些層次組成？答：①SiON層沉積（用來避免上層B,P滲入器件）；②BPSG（摻有硼、磷的硅玻璃）層沉積；③PETEOS（等離子體增強(qiáng)正硅酸乙脂）層沉積；最后再經(jīng)ILDOxideCMP（SiO2的化學(xué)機(jī)械研磨）來做平坦化。一般介電層IMD的形成由那些層次組成？答：①SRO層沉積（用來避免上層的氟離子往下滲入器件）；②HDP-FSG（摻有氟離子的硅玻璃）層沉積；③PE-FSG（等離子體增強(qiáng)，摻有氟離子的硅玻璃）層沉積；使用FSG的目的是用來降低dielectrick值，減低金屬層間的寄生電容。最后再經(jīng)IMDOxideCMP（SiO2的化學(xué)機(jī)械研磨）來做平坦化。簡單說明Contact（CT）的形成步驟有那些？答：Contact是指器件與金屬線連接部分，分布在poly、AA上。Contact的Photo（光刻）；Contact的Etch及光刻膠去除（ash&PRstrip）；③Gluelayer（粘合層）的沉積；④CVDW（鴇）的沉積W-CMP。Gluelayer（粘合層）的沉積所處的位置、成分、薄膜沉積方法是什幺？答：因為W較難附著在Salicide上，所以必須先沉積只Gluelayer再沉積WGluelayer是為了增強(qiáng)粘合性而加入的一層。主要在salicide與W（CT）、W（VIA）與metal之間，其成分為Ti和TiN,分別采用PVD和CVD方式制作。為何各金屬層之間的連接大多都是采用CVD的W-plug（鴇插塞）？ 答：①因為W有較低的電阻；②W有較佳的stepcoverage（階梯覆蓋能力）。48.一般金屬層（metallayer）的形成工藝是采用哪種方式?大致可分48.為那些步驟？ 答：①PVD（物理氣相淀積）Metalfilm沉積②光刻（Photo）及圖形的形成；③Metalfilmetch及plasma（等離子體）清洗（此步騶為連序工藝，在同一個機(jī)臺內(nèi)完成，其目的在避免金屬腐蝕）④Solvent光刻膠去除。Topmetal和intermetal的厚度，線寬有何不同？答：Topmetal通常要比intermetal厚得多，0.18um工藝中intermetal為4KA,而topmetal要8KA.主要是因為topmetal直接與外部電路相接，所承受負(fù)載較大。一般topmetal的線寬也比intermetal寬些。在量測Contact/Via（是指metal與metal之間的連接）的接觸窗開的好不好時，我們是利用什幺電性參數(shù)來得知的？答：通過Contact或Via的Rc值，Rc值越高，代表接觸窗的電阻越大，一般來說我們希望Rc是越小越好的。什幺是Rc?Rc代表什幺意義？答：接觸窗電阻，具體指金屬和半導(dǎo)體（contact）或金屬和金屬（via），在相接觸時在節(jié)處所形成的電阻，一般要求此電阻越小越好。影響Contact（CT）Rc的主要原因可能有哪些？ 答：①ILDCMP的厚度是否異常；②CT的CD大??；③CT的刻蝕過程是否正常；

④接觸底材的質(zhì)量或濃度(Salicide,non-salicide)；⑤CT的gluelayer(粘合層)形成；⑥CT的W-plugo在量測Poly/metal導(dǎo)線的特性時，是利用什幺電性參數(shù)得知？答：可由電性量測所得的spacing&Rs值來表現(xiàn)導(dǎo)線是否異常。什幺是spacing?如何量測？答：在電性測量中，給一條線(polyormetal)加一定電壓，測量與此線相鄰但不相交的另外一線的電流，此電流越小越好。當(dāng)電流偏大時代表導(dǎo)線間可能發(fā)生短路的現(xiàn)象。什幺是Rs?答：片電阻(單位面積、單位長度的電阻)，用來量測導(dǎo)線的導(dǎo)電情況如何。一般可以量測的為AA(N+,P+),poly&metal.影響Rs有那些工藝？答：①導(dǎo)線line(AA,poly&metal)的尺寸大小。(CD二criticaldimension)②導(dǎo)線line(poly&metal)的厚度。③導(dǎo)線line(AA,poly&metal)的本身電導(dǎo)性。(在AA,polyline時可能為注入離子的劑量有關(guān))一般護(hù)層的結(jié)構(gòu)是由哪三層組成？答：①HDPOxide(高濃度等離子體二氧化硅)②SROOxide(Siliconrichoxygen富氧二氧化硅)③SiNOxide58.護(hù)層的功能是什幺58.護(hù)層的功能是什幺?答：使用oxide或SiN層，用來保護(hù)下層的線路，以避免與外界的水汽、空氣相接觸而造成電路損害。Alloy的目的為何？答：①Release各層間的stress(應(yīng)力)，形成良好的層與層之間的接觸面②降低層與層接觸面之間的電阻。工藝流程結(jié)束后有一步驟為WAT，其目的為何？答：WAT(waferacceptancetest),是在工藝流程結(jié)束后對芯片做的電性測量，用來檢驗各段工藝流程是否符合標(biāo)準(zhǔn)。(前段所講電學(xué)參數(shù)Idsat,Ioff,Vt,Vbk(breakdown),Rs,Rc就是在此步驟完成)61. WAT電性測試的主要項目有那些？答：①器件特性測試；Contactresistant(Rc)；Sheetresistant(Rs)；Breakdowntest；⑤電容測試；Isolation(spacingtest)。什么是WATWatch系統(tǒng)？它有什么功能？ 答：Watch系統(tǒng)提供PIE工程師一個工具，來針對不同WAT測試項目，設(shè)置不同的欄住產(chǎn)品及發(fā)出Warning警告標(biāo)準(zhǔn)，能使PIE工程師早期發(fā)現(xiàn)工藝上的問題。什么是PCMSPEC?答：PCM(Processcontrolmonitor)SPEC廣義而言是指芯片制造過程中所有工藝量測項目的規(guī)格，狹義而言則是指WAT測試參數(shù)的規(guī)格。64. 當(dāng)WAT量測到異常是要如何處理？答：①查看WAT機(jī)臺是否異常，若有則重測之②利用手動機(jī)臺Doubleconfirm③檢查產(chǎn)品是在工藝流程制作上是否有異常記錄④切片檢查什么是EN?EN有何功能或用途？答：由CE發(fā)出，詳記關(guān)于某一產(chǎn)品的相關(guān)信息(包括TechnologyID,ReticleandsomesplitconditionETC-.)或是客戶要求的事項(包括HOLD,Split,Bank,Runtocomplete,Package….)，根據(jù)EN提供信息我們才可以建立Processflow及處理此產(chǎn)品的相關(guān)動作。PIE工程師每天來公司需要Check哪些項目(開門五件事)？答：①CheckMES系統(tǒng)，察看自己Lot情況②處理inlineholdlot.(defect,process,WAT)③分析匯總相關(guān)產(chǎn)品inline數(shù)據(jù).(rawdata&SPC)④分析匯總相關(guān)產(chǎn)品CPtest結(jié)果⑤參加晨會，匯報相關(guān)產(chǎn)品信息WAT工程師每天來公司需要Check哪些項目(開門五件事)？答：①檢查WAT機(jī)臺Status②檢查及處理WATholdlot③檢查前一天的retestwafer及量測是否有異常④是否有新產(chǎn)品要到WAT⑤交接事項BR工程師每天來公司需要Check哪些項目（開門五件事）?答：①Passdown②Reviewurgentcasestatus③CheckMESissueswhichreportedbymoduleandline④Reviewdocumentation⑤ReviewtaskstatusROM是什幺的縮寫？答：ROM:Readonlymemory唯讀存儲器何謂YE?答：YieldEnhancement良率改善YE在FAB中所扮演的角色？答：針對工藝中產(chǎn)生缺陷的成因進(jìn)行追蹤，數(shù)據(jù)收集與分析，改善評估等工作。進(jìn)而與相關(guān)工程部門工程師合作提出改善方案并作效果評估。YE工程師的主要任務(wù)？答：①降低突發(fā)性異常狀況。(Excursionreduction)②改善常態(tài)性缺陷狀況。(Baselinedefectimprovement)73. 如何reduceexcursion? 答：有效監(jiān)控各生產(chǎn)機(jī)臺及工藝上的缺陷現(xiàn)況,defectlevel異常升高時迅速予以查明，并協(xié)助異常排除與防止再發(fā)。74.如何improvebaselinedefect?74.答：藉由分析產(chǎn)品失效或線上缺陷監(jiān)控等資料，而發(fā)掘重點(diǎn)改善目標(biāo)。持續(xù)不斷推動機(jī)臺與工藝缺陷改善活動，降低defectlevel使產(chǎn)品良率于穩(wěn)定中不斷提升YE工程師的主要工作內(nèi)容？答：①負(fù)責(zé)生產(chǎn)過程中異常缺陷事故的追查分析及改善工作的調(diào)查與推動。②評估并建立各項缺陷監(jiān)控（monitor）與分析系統(tǒng)。③開發(fā)并建立有效率的缺陷工程系統(tǒng)，提升缺陷分析與改善的能力。④協(xié)助module建立off-linedefectmonitorsystem,以有效反應(yīng)生產(chǎn)機(jī)臺狀況。何謂Defect?答：Wafer上存在的有形污染與不完美，包括①Wafer上的物理性異物（如：微塵，工藝殘留物，不正常反應(yīng)生成物）。②化學(xué)性污染（如：殘留化學(xué)藥品，有機(jī)溶劑）。③圖案缺陷（如：Photo或etch造成的異常成象，機(jī)械性刮傷變形，厚度不均勻造成的顏色異常）。④Wafer本身或制造過程中引起的晶格缺陷。Defect的來源？答：①素材本身：包括wafer,氣體，純水，化學(xué)藥品。②外在環(huán)境：包含潔凈室，傳送系統(tǒng)與程序。③操作人員：包含無塵衣，手套。④設(shè)備零件老化與制程反應(yīng)中所產(chǎn)生的副生成物。Defect的種類依掉落位置區(qū)分可分為？ 答：①Randomdefect:defect分布很散亂②clusterdefect:defect集中在某一區(qū)域③Repeatingdefect:defect重復(fù)出現(xiàn)在同一區(qū)域依對良率的影響Defect可分為？ 答：①Killerdefect=＞對良率有影響Non-Killerdefect=＞不會對良率造成影響Nuisancedefect=＞因顏色異?；騠ilmgrain造成的defect,對良率亦無影響YE一般的工作流程？答：①Inspectiontool掃描wafer將defectdata傳至YMS檢查defect增加數(shù)是否超出規(guī)格若超出規(guī)格則將wafer送到re