華中科技大學(xué)計(jì)算機(jī)組成原理慕課答案

華中科技大學(xué)計(jì)算機(jī)組成原理慕課答案華中科技大學(xué)計(jì)算機(jī)組成原理慕課答案華中科技大學(xué)計(jì)算機(jī)組成原理慕課答案xxx公司華中科技大學(xué)計(jì)算機(jī)組成原理慕課答案文件編號(hào)：文件日期：修訂次數(shù)：第1.0次更改批準(zhǔn)審核制定方案設(shè)計(jì)，管理制度一、單項(xiàng)選擇題1、下列說法中，錯(cuò)誤的是（B）A.固件功能類似軟件，形態(tài)類似硬件B.寄存器的數(shù)據(jù)位對(duì)微程序級(jí)用戶透明C.軟件與硬件具有邏輯功能的等效性D.計(jì)算機(jī)系統(tǒng)層次結(jié)構(gòu)中，微程序?qū)儆谟布?jí)2、完整的計(jì)算機(jī)系統(tǒng)通常包括（A）A.硬件系統(tǒng)與軟件系統(tǒng)B.運(yùn)算器、控制器、存儲(chǔ)器C.主機(jī)、外部設(shè)備D.主機(jī)和應(yīng)用軟件3、CPU地址線數(shù)量與下列哪項(xiàng)指標(biāo)密切相關(guān)（B）A.運(yùn)算精確度B.內(nèi)存容量C.存儲(chǔ)數(shù)據(jù)位D.運(yùn)算速度4、下列屬于馮?諾依曼計(jì)算機(jī)的核心思想是（C）A.采用補(bǔ)碼B.采用總線C.存儲(chǔ)程序和程序控制D.存儲(chǔ)器按地址訪問5、計(jì)算機(jī)中表示地址時(shí)使用（A）A.無符號(hào)數(shù)B.反碼C.補(bǔ)碼D.原碼6、當(dāng)-1<x<0時(shí)，[x]補(bǔ)=（C）A.x+x7、假設(shè)寄存器為8位，用補(bǔ)碼形式存儲(chǔ)機(jī)器數(shù)，包括一位符號(hào)位，那么十進(jìn)制數(shù)一25在寄存器中的十六進(jìn)制形式表示為（C）8、如果某系統(tǒng)15*4=112成立，則系統(tǒng)采用的進(jìn)制是（C）9、某十六進(jìn)制浮點(diǎn)數(shù)A3D00000中最高8位是階碼（含1位階符），尾數(shù)是最低24位（含1位數(shù)符），若階碼和尾數(shù)均采用補(bǔ)碼，則該浮點(diǎn)數(shù)的十進(jìn)制真值是（A）×2^(-93)10、存儲(chǔ)器中地址號(hào)分別為1000#、1001#、1002#、1003的4個(gè)連續(xù)存儲(chǔ)單元，分別保存的字節(jié)數(shù)據(jù)是1A、2B、3C、4D，如果數(shù)據(jù)字長為32位,存儲(chǔ)器采用的是小端對(duì)齊模式，則這4個(gè)存儲(chǔ)單元存儲(chǔ)的數(shù)據(jù)值應(yīng)被解析為（A）11、字長8位的某二進(jìn)制補(bǔ)碼整數(shù)為，則該數(shù)的標(biāo)準(zhǔn)移碼是（B）A.D.12、對(duì)于IEEE754格式的浮點(diǎn)數(shù)，下列描述正確的是（D）A.階碼和尾數(shù)都用補(bǔ)碼表示B.階碼用移碼表示，尾數(shù)用補(bǔ)碼表示C.階碼和尾數(shù)都用原碼表示D.階碼用移碼表示，尾數(shù)用原碼表示13、對(duì)字長為8位的二進(jìn)制代碼，下列說法錯(cuò)誤的是（C）A.如果代碼為無符號(hào)數(shù)，則其十進(jìn)制真值為+141B.如果代碼為補(bǔ)碼數(shù)，則其十進(jìn)制真值為-115C.如果代碼為標(biāo)準(zhǔn)移碼數(shù)，則其十進(jìn)制真值為+115D.如果代碼為原碼數(shù)，則其十進(jìn)制真值為-1314、若浮點(diǎn)數(shù)的尾數(shù)是用5位補(bǔ)碼來表示的，則下列尾數(shù)中規(guī)格化的尾數(shù)是（B）和11010和01001和11110和0101115、若浮點(diǎn)數(shù)的尾數(shù)是用5位補(bǔ)碼來表示(其中符號(hào)位1位)，則下列尾數(shù)中規(guī)格化的尾數(shù)是（B）和01011和01001和11010和1111016、下列關(guān)于補(bǔ)碼和移碼關(guān)系的描述中，錯(cuò)誤的是（C）A.同一個(gè)數(shù)的補(bǔ)碼和移碼，其數(shù)值部分相同，而符號(hào)相反B.相同位數(shù)的補(bǔ)碼和移碼具有相同的數(shù)據(jù)表示范圍C.零的補(bǔ)碼和移碼相同D.一般用移碼表示浮點(diǎn)數(shù)的階碼，而用補(bǔ)碼表示定點(diǎn)數(shù)17、執(zhí)行算術(shù)右移指令的操作過程是（C）A.進(jìn)位標(biāo)志移至符號(hào)位，各位順次右移1位B.操作數(shù)的符號(hào)位填0，各位順次右移1位C.操作數(shù)的符號(hào)位不變，各位順次右移1位，符號(hào)位拷貝至最高數(shù)據(jù)位D.操作數(shù)的符號(hào)位填1，各位順次右移1位18、原碼除法是指（D）A.操作數(shù)用補(bǔ)碼表示并進(jìn)行除法，但商用原碼表示B.操作數(shù)用絕對(duì)值表示，加上符號(hào)位后相除C.操作數(shù)用原碼表示，然后相除D.操作數(shù)取絕對(duì)值相除，符號(hào)位單獨(dú)處理19、對(duì)8位補(bǔ)碼操作數(shù)A5H，進(jìn)行二位算術(shù)右移后的十六進(jìn)制結(jié)果為（C）H20、在定點(diǎn)二進(jìn)制運(yùn)算器中，減法運(yùn)算一般通過（D）來實(shí)現(xiàn)A.補(bǔ)碼運(yùn)算的二進(jìn)制減法器B.反碼運(yùn)算的二進(jìn)制加法器C.原碼運(yùn)算的二進(jìn)制減法器D.補(bǔ)碼運(yùn)算的二進(jìn)制加法器21、浮點(diǎn)數(shù)加減運(yùn)算過程一般包括對(duì)階、尾數(shù)運(yùn)算、規(guī)格化、舍入和判溢出等步驟。設(shè)浮點(diǎn)數(shù)的階碼和尾數(shù)均采用補(bǔ)碼表示，且位數(shù)分別為5位和7位（均包含2位符號(hào)位）。若有兩個(gè)數(shù)X=2^7′29/32,Y=2^5′5/8，則用浮點(diǎn)加法計(jì)算X+Y的最終結(jié)果是（C）11000100010001C.溢出010001022、若浮點(diǎn)數(shù)用補(bǔ)碼表示，則判斷運(yùn)算結(jié)果是否為規(guī)格化數(shù)的方法是（B）A.階符與數(shù)符相同B.數(shù)符與尾數(shù)小數(shù)點(diǎn)后第一位數(shù)字相異C.階符與數(shù)符相異D.數(shù)符與尾數(shù)小數(shù)點(diǎn)后第一位數(shù)字相同23、在定點(diǎn)運(yùn)算器中，為判斷運(yùn)算結(jié)果是否發(fā)生錯(cuò)誤，無論采用雙符號(hào)位還是單符號(hào)位，均需要設(shè)置（A），它一般用異或門來實(shí)現(xiàn)A.溢出判斷電路B.編碼電路C.譯碼電路D.移位電路24、已知A=,B=，則[A+B]補(bǔ)為（B）、下列說法錯(cuò)誤的是（A）A.補(bǔ)碼乘法器中，被乘數(shù)和乘數(shù)的符號(hào)都不參加運(yùn)算B.在小數(shù)除法中，為了避免溢出，要求被除數(shù)的絕對(duì)值小于除數(shù)的絕對(duì)值C.并行加法器中雖然不存在進(jìn)位的串行傳遞，但高位的進(jìn)位依然依賴于數(shù)據(jù)的低位D.運(yùn)算器中通常都有一個(gè)狀態(tài)標(biāo)記寄存器，為計(jì)算機(jī)提供判斷條件，以實(shí)現(xiàn)程序轉(zhuǎn)移26、以下關(guān)于ALU的描述正確的是（A）A.能完成算術(shù)與邏輯運(yùn)算B.不能支持乘法運(yùn)算C.只能完成邏輯運(yùn)算D.只能完成算術(shù)運(yùn)算27、在計(jì)算機(jī)中，對(duì)于正數(shù)，其三種機(jī)器數(shù)右移后符號(hào)位均不變，但若右移時(shí)最低數(shù)位丟1，可導(dǎo)致（B）A.無任何影響B(tài).影響運(yùn)算精度C.無正確答案D.運(yùn)算結(jié)果出錯(cuò)28、CPU可直接訪問的存儲(chǔ)器是（A）A.主存B.磁盤C.光盤D.磁帶29、計(jì)算機(jī)字長32位，主存容量為128MB，按字編址，其尋址范圍為（D）~128M-1~64M-1~16M-1~32M-130、字位結(jié)構(gòu)為256Kｘ4位SRAM存儲(chǔ)芯片，其地址引腳與數(shù)據(jù)引腳之和為（B）31、某SRAM芯片，存儲(chǔ)容量為64K×16位，該芯片的地址線和數(shù)據(jù)線數(shù)目分別為（D），16，64,64，1632、假定用若干塊4K*4位的存儲(chǔ)芯片組成一個(gè)8K*8位的存儲(chǔ)器，則地址0B1F所在芯片的最小地址是（D）33、計(jì)算機(jī)系統(tǒng)中的存貯器系統(tǒng)是指（B）和ROM存貯器、主存貯器和外存貯器D.磁盤存儲(chǔ)器34、動(dòng)態(tài)存儲(chǔ)器刷新以（D）為單位進(jìn)行A.字節(jié)B.存儲(chǔ)單元C.列D.行35、下列存儲(chǔ)器類型中，速度最快的是（B）Memory36、某計(jì)算機(jī)字長32位，下列地址屬性中屬于按雙字長邊界對(duì)齊的是（B）A.存儲(chǔ)器地址線低二位全部為0B.存儲(chǔ)器地址線低三位全部為0C.存儲(chǔ)器地址線最低為0D.存儲(chǔ)器地址線低三位取值隨意37、在32位的機(jī)器上存放0X，假定該存儲(chǔ)單元的最低字節(jié)地址為0X4000，則在小端存儲(chǔ)模式下存在在0X4002單元的內(nèi)容是（B）38、在虛存、內(nèi)存之間進(jìn)行地址變換時(shí)，功能部件（B）將地址從虛擬（邏輯）地址空間映射到物理地址空間39、在程序執(zhí)行過程中，Cache與主存的地址映象是由（A）A.硬件自動(dòng)完成B.操作系統(tǒng)完成C.編譯系統(tǒng)完成D.用戶編寫程序完成40、在Cache的地址映射中，若主存中的任意一塊均可映射到Cache內(nèi)任意一行的位置上，則這種映射方法稱為（B）A.直接映射B.全相聯(lián)映射路組相聯(lián)映射D.混合映射41、采用虛擬存儲(chǔ)器的主要目的是（A）A.擴(kuò)大主存儲(chǔ)器的存儲(chǔ)空間，且能進(jìn)行自動(dòng)管理和調(diào)度B.提高主存儲(chǔ)器的存取速度C.擴(kuò)大外存儲(chǔ)器的存儲(chǔ)空間D.提高外存儲(chǔ)器的存取速度42、虛擬存儲(chǔ)器中，程序執(zhí)行過程中實(shí)現(xiàn)虛擬地址到物理地址映射部件（系統(tǒng)）是（C）A.應(yīng)用程序完成B.編譯器完成C.操作系統(tǒng)和MMU配合完成完成43、相聯(lián)存儲(chǔ)器是按(D)進(jìn)行尋址訪問的存儲(chǔ)器A.地址B.隊(duì)列C.堆棧D.內(nèi)容44、以下哪種情況能更好地發(fā)揮Cache的作用（C）A.遞歸子程序B.程序的大小不超過內(nèi)存容量C.程序具有較好的時(shí)間和空間局部性D.程序中存在較多的函數(shù)調(diào)用45、以下關(guān)于虛擬存儲(chǔ)管理地址轉(zhuǎn)換的敘述中錯(cuò)誤的是（B）在地址轉(zhuǎn)換過程中要訪問頁表項(xiàng)B.一般來說，邏輯地址比物理地址的位數(shù)少C.地址轉(zhuǎn)換是指把邏輯地址轉(zhuǎn)換為物理地址D.地址轉(zhuǎn)換過程中可能會(huì)發(fā)生“缺頁”46、假定主存按字節(jié)編址，cache共有64行，采用4路組相聯(lián)映射方式，主存塊大小為32字節(jié)，所有編號(hào)都從0開始。問主存第3000號(hào)單元所在主存塊對(duì)應(yīng)的cache組號(hào)是（A）47、下列關(guān)于MMU的敘述中，錯(cuò)誤的是（C）是存儲(chǔ)管理部件參與虛擬地址到物理地址的轉(zhuǎn)換負(fù)責(zé)主存地址到Cache地址的映射配合使用TLB地址轉(zhuǎn)換速度更快48、下列關(guān)于主存與cache地址映射方式的敘述中正確的是（A）A.在Cache容量相等條件下，組相聯(lián)方式的命中率比直接映射方式有更高的命中率B.直接映射是一對(duì)一的映射關(guān)系，組相聯(lián)映射是多對(duì)一的映射關(guān)系C.在Cache容量相等條件下，直接映射方式的命中率比組相聯(lián)方式有更高的命中率D.全相聯(lián)映射方式比較適用于大容量Cache49、下列關(guān)于CaChe的說法中，錯(cuò)誤的是（C）行大小與主存塊大小一致B.分離CaChe(也稱哈佛結(jié)構(gòu))是指存放指令的CaChe與存放數(shù)據(jù)CaChe分開設(shè)置C.讀操作也要考慮CaChe與主存的一致性問題對(duì)程序員透明50、下列關(guān)于CaChe的論述中，正確的是（B）的容量與主存的容量差距越大越能提升存儲(chǔ)系統(tǒng)的等效訪問速度B.采用直接映射時(shí)，CaChe無需使用替換算法C.加快CaChe本身速度，比提高CaChe命中率更能提升存儲(chǔ)系統(tǒng)的等效訪問速度D.采用最優(yōu)替換算法，CaChe的命中率可達(dá)到100％51、某計(jì)算機(jī)系統(tǒng)中，CaChe容量為512KB，主存容量為256MB，則CaChe一主存層次的等效容量為（A）MBMB-512KBKBMB+512KB52、以下四種類型指令中，執(zhí)行時(shí)間最長的是（C）(單選)型指令型指令C.SS型指令D.程序控制類指令53、程序控制類指令的功能是（B）（單選）A.進(jìn)行主存與CPU之間的數(shù)據(jù)傳送B.改變程序執(zhí)行的順序C.進(jìn)行CPU和I/O設(shè)備之間的數(shù)據(jù)傳送D.進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算54、下列屬于指令系統(tǒng)中采用不同尋址方式的目的主要是（B）（單選）A.豐富指令功能并降低指令譯碼難度B.縮短指令長度，擴(kuò)大尋址空間，提高編程靈活性C.為了實(shí)現(xiàn)軟件的兼容和移植D.為程序設(shè)計(jì)者提供更多、更靈活、更強(qiáng)大的指令55、寄存器間接尋址方式中，操作數(shù)存放在（C）中（單選）A.指令寄存器B.數(shù)據(jù)緩沖寄存器MDRC.主存D.通用寄存器56、指令采用跳躍尋址方式的主要作用是（A)(單選)A.實(shí)現(xiàn)程序的有條件、無條件轉(zhuǎn)移B.實(shí)現(xiàn)程序浮動(dòng)C.實(shí)現(xiàn)程序調(diào)用D.訪問更大主存空間57、下列尋址方式中，有利于縮短指令地址碼長度的是（C）（單選）A.間接尋址B.直接尋址C.隱含尋址D.寄存器尋址58、假設(shè)某條指令的一個(gè)操作數(shù)采用寄存器間接尋址方式，假定指令中給出的寄存器編號(hào)為8，8號(hào)寄存器的內(nèi)容為1200H，地址1200H中的內(nèi)容為12FCH，地址12FCH中的內(nèi)容為3888H，地址3888H中的內(nèi)容為88F9H．則該操作數(shù)的有效地址為(A)(單選)59、某計(jì)算機(jī)按字節(jié)編址，采用大端方式存儲(chǔ)信息。其中，某指令的一個(gè)操作數(shù)的機(jī)器數(shù)為ABCD00FFH，該操作數(shù)采用基址尋址方式，指令中形式地址（用補(bǔ)碼表示）為FF00H，當(dāng)前基址寄存器的內(nèi)容為C0000000H，則該操作數(shù)的LSB(即該操作數(shù)的最低位FFH)存放的地址是(C)(單選)FF00HFF03HFF03HFF00H60、假定指令地址碼給出的是操作數(shù)所在的寄存器的編號(hào)，則該操作數(shù)采用的尋址方式是(D)(單選)A.寄存器間接尋址B.直接尋址C.間接尋址D.寄存器尋址61、相對(duì)尋址方式中，操作數(shù)有效地址通過(A)與指令地址字段給出的偏移量相加得到(單選)A.程序計(jì)數(shù)器的值B.基址寄存器的值C.變址寄存器的值D.段寄存器的值62、下列關(guān)于二地址指令的敘述中，正確的是(C)(單選)A.地址碼字段一定是操作數(shù)B.地址碼字段一定是操作數(shù)的直接地址C.運(yùn)算結(jié)果通常存放在其中一個(gè)地址碼所指向的位置D.地址碼字段一定是存放操作數(shù)的寄存器編號(hào)63、下列選項(xiàng)中不會(huì)直接成為影響指令長度的是(D)(單選)A.指令中地址碼字段的長度B.指令中操作碼字段的長度C.指令中地址碼字段的個(gè)數(shù)D.通用寄存器的位數(shù)64、通常情況下，不包含在中央處理器(CPU)芯片中的部件是（C）（單選）B.控制器D.寄存器65、一定不屬于馮?諾依曼機(jī)體系結(jié)構(gòu)必要組成部分的是（B）（單選）66、馮?諾依曼計(jì)算機(jī)中指令和數(shù)據(jù)均以二進(jìn)制形式存放在存儲(chǔ)器中，CPU依據(jù)（D）來區(qū)分它們(單選)A.指令和數(shù)據(jù)的地址形式不同B.指令和數(shù)據(jù)的尋址方式不同C.指令和數(shù)據(jù)的表示形式不同D.指令和數(shù)據(jù)的訪問時(shí)間不同67、指令寄存器的位數(shù)取決于（B）。（單選）A.存儲(chǔ)字長B.指令字長C.機(jī)器字長D.存儲(chǔ)器的容量68、下列寄存器中，對(duì)匯編語言程序員不透明的是（A）（單選）A.條件狀態(tài)寄存器B.存儲(chǔ)器數(shù)據(jù)寄存器(MDR)C.存儲(chǔ)器地址寄存器(MAR)D.程序計(jì)數(shù)器(PC)69、PC存放的是下一條指令的地址，故PC的位數(shù)與（B）的位數(shù)相同A.指令寄存器IRB.主存地址寄存器MARC.程序狀態(tài)字寄存器PSWRD.指令譯碼器ID70、在控制器的控制方式中，機(jī)器周期內(nèi)的時(shí)鐘周期個(gè)數(shù)可以不相同，這種控制方式屬于（C）。（單選）A.同步控制B.聯(lián)合控制C.異步控制D.分散控制71、下列不屬于控制器功能的是（B）（單選）A.操作控制B.算術(shù)與邏輯運(yùn)算C.指令的順序控制D.異?？刂?2、當(dāng)CPU內(nèi)部cache發(fā)生缺失時(shí)，CPU如何處理（A)(單選)A.等待數(shù)據(jù)載入B.進(jìn)程調(diào)度C.進(jìn)行異常處理D.執(zhí)行其他指令73、用以指定待執(zhí)行指令所在主存地址的寄存器是（D）。（單選）A.數(shù)據(jù)緩沖寄存器B.存儲(chǔ)器地址寄存器MARC.指令寄存器IRD.程序計(jì)數(shù)器PC74、下列關(guān)于微程序和微指令的敘述中（A）是正確的。（單選）A.微程序控制器比硬連線控制器相對(duì)靈活B.同一條微指令可以發(fā)出互斥的微命令C.控制器產(chǎn)生的所有控制信號(hào)稱為微指令D.微程序控制器的速度一般比硬布線控制快75某計(jì)算機(jī)采用微程序控制器的微指令格式采用編碼方式組織，某互斥命令組由4個(gè)微命令組成，則微指令寄存器中相應(yīng)字段的位數(shù)至少需(D)。（單選）76、多周期CPU中，下列有關(guān)指令和微指令之間關(guān)系的描述中，正確的是（A ）。（單選）A.一條指令的功能通過執(zhí)行一個(gè)微程序來實(shí)現(xiàn)B.一條指令的功能通過執(zhí)行一條微指令來實(shí)現(xiàn)C.通過指令的尋址方式實(shí)現(xiàn)指令與微程序的映射D.通過指令的形式地址字段實(shí)現(xiàn)指令與微程序的映射77、相對(duì)于微程序控制器，硬布線控制器的特點(diǎn)是（C）（單選）A.指令執(zhí)行速度慢，指令功能的修改和擴(kuò)展容易B.指令執(zhí)行速度快，指令功能的修改和擴(kuò)展容易C.指令執(zhí)行速度快，指令功能的修改和擴(kuò)展難D.指令執(zhí)行速度慢，指令功能的修改和擴(kuò)展難78、從信息流的傳送效率來看，（D）工作效率最低。A.雙總線系統(tǒng)B.多總線系統(tǒng)C.三總線系統(tǒng)D.單總線系統(tǒng)79、系統(tǒng)總線地址的功能是（C）。A.選擇主存單元地址B.選擇外存地址C.指定主存和I/O設(shè)備接口電路的地址D.選擇進(jìn)行信息傳輸?shù)脑O(shè)備80、IEEE1394的高速特性適合于新型高速硬盤和多媒體數(shù)據(jù)傳送，它的數(shù)據(jù)傳輸率最高可以達(dá)到（C）。Mb/秒Mb/秒Mb/秒Mb/秒81、異步控制常用于（C）作為其主要控制方式。A.微程序控制器中B.微型機(jī)的CPU中C.在單總線結(jié)構(gòu)計(jì)算機(jī)中訪問主存與外圍設(shè)備時(shí)D.硬布線控制器中82、當(dāng)采用（A）對(duì)設(shè)備進(jìn)行編址情況下，不需要專門的I/O指令。A.統(tǒng)一編址法B.單獨(dú)編址法C.兩者都是D.兩者都不是83、8086CPU對(duì)I/O接口的編址采用了（B）。O端口和存儲(chǔ)器統(tǒng)一編址O端口獨(dú)立編址C.輸入/輸出端口分別編址O端口和寄存器統(tǒng)一編址84、中斷向量地址是（D）。A.子程序入口地址B.中斷服務(wù)例行程序入口地址C.中斷返回地址D.中斷服務(wù)例行程序入口地址的指示器85、為了便于實(shí)現(xiàn)多級(jí)中斷，保存現(xiàn)場信息最有效的辦法是采用（A）。A.堆棧B.通用寄存器C.外存D.存儲(chǔ)器86、在單級(jí)中斷系統(tǒng)中，CPU一旦響應(yīng)中斷，則立即關(guān)閉（B）標(biāo)志，以防本次中斷服務(wù)結(jié)束前同級(jí)的其他中斷源產(chǎn)生另一次中斷進(jìn)行干擾。A.中斷請(qǐng)求B.中斷屏蔽C.中斷保護(hù)D.中斷允許87、通道對(duì)CPU的請(qǐng)求形式是（C）。A.跳轉(zhuǎn)指令B.通道命令C.中斷D.自陷二填空題（每空2分，共20分）1、訪問256KB的存儲(chǔ)空間，需要的地址線數(shù)最少為(18）根（只需要填阿拉伯?dāng)?shù)字）2、程序必須存放在哪里才能被CPU訪問并執(zhí)行（主存或CACHE）請(qǐng)輸入答案3、某計(jì)算機(jī)指令集中共有A、B、C、D四類指令，它們占指令系統(tǒng)的比例分別為40%、20%、20%、20%,各類指令的CPI分別為2、3、4、5；該機(jī)器的主頻為600MHZ，則該機(jī)的MIPS為()（保留到小數(shù)點(diǎn)后一位）4、存放一個(gè)24*24點(diǎn)陣漢字，至少需要多少字節(jié)的存儲(chǔ)空間（只需要填寫十進(jìn)數(shù)）（72）請(qǐng)輸入答案5、設(shè)機(jī)器字長為16位，定點(diǎn)表示時(shí)，數(shù)據(jù)位15位，符號(hào)位1位，則定點(diǎn)原碼表示時(shí)能表示的最小負(fù)數(shù)為（填寫十進(jìn)制數(shù)，要帶符號(hào)，且符號(hào)與數(shù)字間不能有空格）請(qǐng)輸入答案（-2^15+1）將一個(gè)十進(jìn)制數(shù)-129表示成補(bǔ)碼時(shí)，至少應(yīng)采用多少位二進(jìn)制數(shù)（9）6、已知[X]補(bǔ)=1101001,[Y]補(bǔ)=1101010,則用變形補(bǔ)碼計(jì)算2[X]補(bǔ)+1/2[Y]補(bǔ)的結(jié)果為（直接填二進(jìn)制數(shù)即可，數(shù)字間不留空格）請(qǐng)輸入答案（1000111）7、計(jì)算機(jī)字長為8位，若x=-1101101，則[x/4]補(bǔ)的值為（直接填寫二進(jìn)制數(shù)）請(qǐng)輸入答案（）8、移碼表示法主要用于表示浮點(diǎn)數(shù)的（直接填漢字即可）（移碼）9、某計(jì)算機(jī)主存容量為64K*16,其中ROM區(qū)為4K，其余為RAM區(qū)，按字節(jié)編址?，F(xiàn)要用2K*8位的ROM芯片和4K*8位的RAM來設(shè)計(jì)該存儲(chǔ)器，則需要RAM芯片數(shù)是（填寫阿拉伯?dāng)?shù)字即可）（15）請(qǐng)輸入答案10、設(shè)A=0x123456，計(jì)算機(jī)內(nèi)存地址為由低到高。則采用小端方式下，最高地址存放的內(nèi)容為（只填寫2位阿拉伯?dāng)?shù)字）（12）請(qǐng)輸入答案11、某計(jì)算機(jī)存儲(chǔ)器按照字節(jié)編址，采用小端方式存儲(chǔ)數(shù)據(jù)，假定編譯器規(guī)定int