計(jì)算機(jī)組成原理邏輯運(yùn)算公開課一等獎省優(yōu)質(zhì)課大賽獲獎?wù)n件

數(shù)字邏輯邏輯代數(shù)邏輯門電路組合邏輯電路時序邏輯電路11.邏輯代數(shù)§1.1數(shù)字電路基礎(chǔ)知識§1.2基本邏輯關(guān)系§1.3邏輯代數(shù)及運(yùn)算規(guī)則

§1.4邏輯函數(shù)表示法§1.5邏輯函數(shù)化簡2§1.1數(shù)字電路基礎(chǔ)知識數(shù)字信號和模擬信號電子電路中信號模擬信號數(shù)字信號時間連續(xù)信號時間和幅度都是離散例：正弦波信號、鋸齒波信號等。例：產(chǎn)品數(shù)量統(tǒng)計(jì)、數(shù)字表盤讀數(shù)、數(shù)字電路信號等。3模擬信號tV(t)tV(t)數(shù)字信號高電平低電平上跳沿下跳沿4模擬電路主要研究：輸入、輸出信號間大小、相位、失真等方面關(guān)系。主要采取電路分析方法，動態(tài)性能用微變等效電路分析。在模擬電路中，晶體管普通工作在線性放大區(qū)；在數(shù)字電路中，三極管工作在開關(guān)狀態(tài)，即工作在飽和區(qū)和截止區(qū)。數(shù)字電路主要研究：電路輸出、輸入間邏輯關(guān)系。主要工具是邏輯代數(shù)，電路功效用真值表、邏輯表示式及波形圖表示。模擬電路與數(shù)字電路比較1.電路特點(diǎn)2.研究內(nèi)容5模擬電路研究問題基本電路元件:基本模擬電路:晶體三極管場效應(yīng)管集成運(yùn)算放大器信號放大及運(yùn)算(信號放大、功率放大）信號處理（采樣保持、電壓比較、有源濾波）信號發(fā)生（正弦波發(fā)生器、三角波發(fā)生器、…）6數(shù)字電路研究問題基本電路元件基本數(shù)字電路邏輯門電路觸發(fā)器

組合邏輯電路時序電路（存放器、計(jì)數(shù)器、脈沖發(fā)生器、脈沖整形電路）A/D轉(zhuǎn)換器、D/A轉(zhuǎn)換器7§1.2基本邏輯關(guān)系一、“與”邏輯與邏輯：決定事件發(fā)生各條件中，全部條件都具備，事件才會發(fā)生（成立）要求:

開關(guān)合為邏輯“1”開關(guān)斷為邏輯“0”燈亮為邏輯“1”燈滅為邏輯“0”EFAB邏輯：指事物前因和后果所遵照規(guī)律邏輯狀態(tài)：邏輯“真”為“１”，邏輯“假”為“０”基本邏輯關(guān)系：與(and)或(or)非(not)8&ABF邏輯符號：邏輯式：F＝A?B邏輯乘法邏輯與真值表特點(diǎn):任0則0,全1則1與邏輯運(yùn)算規(guī)則：0?0=00?1=01?0=01?1=1EFAB真值表AFB0001000101119二、“或”邏輯AEFB或邏輯：決定事件發(fā)生各條件中，有一個或一個以上條件具備，事件就會發(fā)生（成立）要求:

開關(guān)合為邏輯“1”開關(guān)斷為邏輯“0”燈亮為邏輯“1”燈滅為邏輯“0”101ABF邏輯符號：邏輯式：F＝A＋B邏輯加法邏輯或真值表特點(diǎn)：

任1則1,全0則0?；蜻壿嬤\(yùn)算規(guī)則:0+0=00+1=11+0=11+1=1AEFB真值表AFB00010101111111三、“非”邏輯“非”邏輯：決定事件發(fā)生條件只有一個，條件不具備時事件發(fā)生（成立），條件具備時事件不發(fā)生。要求:

開關(guān)合為邏輯“1”開關(guān)斷為邏輯“0”燈亮為邏輯“1”燈滅為邏輯“0”AEFR12邏輯符號：邏輯非邏輯反AF0110真值表AEFR真值表特點(diǎn):1則0，0則1。邏輯式：運(yùn)算規(guī)則：AF113四、幾個慣用邏輯關(guān)系邏輯“與”、“或”、“非”是三種基本邏輯關(guān)系，任何其它邏輯關(guān)系都能夠以它們?yōu)榛A(chǔ)表示。與非：條件A、B都具備，則F不發(fā)生&ABF其它幾個慣用邏輯關(guān)系以下表：14或非：條件A、B任一具備，則F不發(fā)生1ABF異或：條件A、B有一個具備，另一個不具備則F發(fā)生=1ABF同或：條件A、B相同，則F發(fā)生=1ABF15基本邏輯關(guān)系小結(jié)&ABFABF≥11FA&ABFABF≥1=1ABF表示式F=ABF=A+BF=ABABFABF國家標(biāo)準(zhǔn)慣用國外與或非與非或非異或邏輯符號ABFABFAFAFAABFBFABFABFABFABF⊕16與或非門+ABCDFABCDF&1&17§1.3邏輯代數(shù)及運(yùn)算規(guī)則數(shù)字電路要研究是電路輸入輸出之間邏輯關(guān)系，所以數(shù)字電路又稱邏輯電路，對應(yīng)研究工具是邏輯代數(shù)（布爾代數(shù)）。在邏輯代數(shù)中，邏輯函數(shù)變量只能取兩個值（二值變量），即0和1，中間值沒有意義。0和1表示兩個對立邏輯狀態(tài)，不是數(shù)值0和1邏輯變量－含有邏輯屬性變量邏輯表示式－也可稱作邏輯函數(shù)，描述邏輯自變量和邏輯因變量之間邏輯關(guān)系181.3.1邏輯代數(shù)基本運(yùn)算規(guī)則加運(yùn)算規(guī)則:0+0=0，0+1=1，1+0=1，1+1=1乘運(yùn)算規(guī)則:0?0=00?1=01?0=01?1=1非運(yùn)算規(guī)則:191.3.2邏輯代數(shù)運(yùn)算規(guī)律一、交換律二、結(jié)合律三、分配律A+B=B+AA?B=B?AA+(B+C)=(A+B)+C=(A+C)+BA?(B?C)=(A?B)?CA(B+C)=A?B+A?CA+B?C=(A+B)(A+C)普通代數(shù)不適用!20求證:（分配律第2條）A+BC=(A+B)(A+C)證實(shí):右邊=(A+B)(A+C)=AA+AB+AC+BC;分配律=A+A(B+C)+BC;結(jié)合律,AA=A=A(1+B+C)+BC;結(jié)合律=A?1+BC;1+B+C=1=A+BC;A?1=1=左邊21四、吸收規(guī)則1.原變量吸收：A+AB=A證實(shí)：A+AB=A(1+B)=A?1=A利用運(yùn)算規(guī)則能夠?qū)壿嬍竭M(jìn)行化簡。比如：被吸收吸收是指吸收多出（冗余）項(xiàng)，多出（冗余）因子被取消、去掉

被消化了。長中含短，留下短。222.反變量吸收：證實(shí)：比如：被吸收長中含反，去掉反。字母上面沒有非運(yùn)算符叫做原變量有非運(yùn)算符叫做反變量23五、反演定理能夠用列真值表方法證實(shí)：德?摩根(De

?Morgan)定理：24反演定理內(nèi)容：將函數(shù)式F中全部?++?變量與常數(shù)均取反（求反運(yùn)算）互補(bǔ)運(yùn)算1.運(yùn)算次序：先括號再乘法后加法。2.不是一個變量上反號不動。注意:用處：實(shí)現(xiàn)互補(bǔ)運(yùn)算（求反運(yùn)算）。新表示式：F'顯然：(變換時，原函數(shù)運(yùn)算先后次序不變)(反函數(shù)，補(bǔ)函數(shù))25例題：與或式注意括號注意括號26§1.4邏輯函數(shù)表示法四種表示方法邏輯代數(shù)式

(邏輯表示式,邏輯函數(shù)式)11&&≥1ABY邏輯電路圖:卡諾圖n個輸入變量種組合。真值表：將邏輯函數(shù)輸入變量取值不一樣組合與所對應(yīng)輸出變量值用列表方式一一對應(yīng)列出表格。27將輸入、輸出全部可能狀態(tài)一一對應(yīng)地列出。n個變量能夠有2n個輸入狀態(tài)。1.4.1真值表列真值表方法：

普通按二進(jìn)制次序，輸出與輸入狀態(tài)一一對應(yīng)，列出全部可能狀態(tài)。281.4.2邏輯函數(shù)式邏輯代數(shù)式：把邏輯函數(shù)輸入、輸出關(guān)系寫成與、或、非等邏輯運(yùn)算組合式。也稱為邏輯函數(shù)式，通常采取“與或”形式。例：與普通代數(shù)不一樣是，在邏輯代數(shù)中，不論是變量還是函數(shù)，其取值都只能是0或1，而且這里0和1只表示兩種不一樣狀態(tài)，沒有數(shù)量含義。29一個邏輯函數(shù)表示式能夠有與或表示式、或與表示式、與非-與非表示式、或非-或非表示式、與或非表示式5種表示形式一個形式函數(shù)表示式對應(yīng)于一個邏輯電路。盡管一個邏輯函數(shù)表示式各種表示形式不一樣，但邏輯功效是相同301.4.3卡諾圖卡諾圖組成：將n個輸入變量全部最小項(xiàng)用小方塊陣列圖表示，而且將邏輯相鄰最小項(xiàng)放在相鄰幾何位置上，所得到陣列圖就是n變量卡諾圖。最小項(xiàng)：組成邏輯函數(shù)基本單元。對應(yīng)于輸入變量每一個組合。變量賦值為1時用該變量表示（原變量）變量賦值為0時用該變量反來表示（反變量）邏輯相鄰：若兩個最小項(xiàng)只有一個變量以原、反區(qū)分，其它變量均相同，則稱這兩個最小項(xiàng)邏輯相鄰31最小項(xiàng)：輸入變量每一個組合。ABY001011101110AB01010111輸出變量Y值輸入變量二輸入變量卡諾圖卡諾圖每一個方塊（最小項(xiàng)）代表一個輸入組合，而且把對應(yīng)輸入組合注明在陣列圖上方和左方。321.4.4邏輯圖把對應(yīng)邏輯關(guān)系用邏輯符號和連線表示出來，就組成了邏輯圖。&AB&CD1FF=AB+CD331.4.5邏輯函數(shù)四種表示方式相互轉(zhuǎn)換一、邏輯電路圖邏輯代數(shù)式BABY=AB+ABABA1&AB&1≥134

二、真值表卡諾圖ABY001011101110二變量卡諾圖真值表AB1010111035三、真值表、卡諾圖邏輯代數(shù)式方法：將真值表或卡諾圖中為1項(xiàng)相加，寫成“與或式”

真值表

ABY001011101110AB01010111AB實(shí)際上這是與非門真值表：Y＝AB故此邏輯代數(shù)式并非是最簡單形式，需要化簡ABAB36§1.5邏輯函數(shù)化簡最簡與或式乘積項(xiàng)項(xiàng)數(shù)最少。每個乘積項(xiàng)中變量個數(shù)最少。邏輯函數(shù)化簡意義：邏輯表示式越簡單，實(shí)現(xiàn)它電路越簡單，電路工作越穩(wěn)定可靠。利用邏輯代數(shù)基本公式邏輯函數(shù)公式化簡法就是利用邏輯代數(shù)基本公式、定理和規(guī)則來化簡邏輯函數(shù)。利用卡諾圖化簡卡諾圖適合用于輸入變量為3、4個邏輯代數(shù)式化簡；化簡過程比公式法簡單直觀。37利用邏輯代數(shù)基本公式例1：反變量吸收提出AB=1提出A38例2：反演配項(xiàng)被吸收被吸收利用邏輯代數(shù)基本公式392.邏輯門電路§2.1概述§2.2門電路實(shí)現(xiàn)§2.3集成電路

§2.4OC門§2.5三態(tài)門40§2.1概述門電路：實(shí)現(xiàn)基本邏輯運(yùn)算和慣用復(fù)合邏輯運(yùn)算電子電路（邏輯器件）門電路主要類型：與門、或門、與非門、或非門、異或門等。門電路輸出狀態(tài)與賦值對應(yīng)關(guān)系：正邏輯：高電位對應(yīng)“1”；低電位對應(yīng)“0”?；旌线壿嫞狠斎胗谜壿?、輸出用負(fù)邏輯；或者輸入用負(fù)邏輯、輸出用正邏輯。普通采取正邏輯負(fù)邏輯：高電位對應(yīng)“0”；低電位對應(yīng)“1”。41負(fù)邏輯門符號畫法在對應(yīng)輸入端、輸出端上加一個小圓圈O（表示相反含義）加以區(qū)分小圓圈看成非號，一條線兩端同時加上或消去小圓圈邏輯功效不變一條線上小圓圈從一端可移到另一端，其邏輯功效不變在一個邏輯符號輸入端和輸出端同時加上（或去掉）小圓圈，并將加小圓圈門如是與門改為或門，如是或門改為與門，其邏輯功效不變42門(電子開關(guān))滿足一定條件時，電路允許信號經(jīng)過開關(guān)接通。開門狀態(tài)：關(guān)門狀態(tài)：條件不滿足時，信號通不過開關(guān)斷開。43100VVcc在數(shù)字電路中，對電壓值為多少并不主要，只要能判斷高低電平即可。K開------VO輸出高電平，對應(yīng)“1”K合------VO輸出低電平，對應(yīng)“0”VOKVccRVV44開關(guān)作用二極管反向截止：開關(guān)接通開關(guān)斷開三極管（C,E)飽和區(qū)：截止區(qū)：開關(guān)接通CEB開關(guān)斷開正向?qū)ǎ篊EB45§2.2門電路實(shí)現(xiàn)1.分立元件門電路體積大、工作不可靠需要不一樣電源各種門輸入、輸出電平不匹配2.集成電路TTL型門電路輸入和輸出端結(jié)構(gòu)都采取半導(dǎo)體晶體管（TTL：

Transistor-TransistorLogic）優(yōu)點(diǎn)是開關(guān)速度較高，抗干擾能力較強(qiáng)，帶負(fù)載能力也比較強(qiáng)，缺點(diǎn)是功耗較大缺點(diǎn)46金屬-氧化物-半導(dǎo)體場效應(yīng)管MOS(Metel-Oxide-SemiconductorFieldEffectTransister)缺點(diǎn)：工作速度比TTL低2.電壓控制元件，靜態(tài)功耗小3.允許電源電壓范圍寬（318V）4.扇出系數(shù)大，抗噪聲容限大優(yōu)點(diǎn)1.工藝簡單，集成度高扇出系數(shù)：與非門電路輸出能夠驅(qū)動同類門個數(shù)3.集成電路MOS型門電路47在一塊半導(dǎo)體基片上制作出一個完整邏輯電路所需要全部元件和連線。使用時接：電源、輸入和輸出。數(shù)字集成電路含有體積小、可靠性高、速度快、而且價格廉價特點(diǎn)。邏輯門數(shù)10個以下：小規(guī)模集成電路 (SmallScaleIntegration:SSI)邏輯門數(shù)10～99個：中規(guī)模集成電路 （MediumScaleIntegration:MSI

)邏輯門數(shù)100～9999個：大規(guī)模集成電路 （LargeScaleIntegration:LSI

)邏輯門數(shù)10000個以上：超大規(guī)模集成電路 （VeryLargeScaleIntegration:VLSI

)§2.3集成電路IC48集成電路類型

二極管----晶體三極管邏輯門（DTL）集晶體三極管----晶體三極管邏輯門（TTL）成雙極型射極耦合邏輯門（ECL）邏集成注入邏輯門電路（）輯N溝道MOS門(NMOS)門單極型(MOS型)P溝道MOS門(PMOS)互補(bǔ)MOS門(CMOS)49TTL門電路及改進(jìn)74系列74xx 普通標(biāo)準(zhǔn)TTL74LSxx 低功耗肖特基TTL74Sxx 肖特基TTL(抗飽和)74ALSxx 先進(jìn)低功耗肖特基TTL74ASxx 先進(jìn)肖特基TTL74Fxx 高速TTL5074LS00

4個2輸入與非門74LS20

2個4輸入與非門5174LS046個反相器5274LS024個2輸入或非門53&ABEF&CD&G1&ABEF&CDG能否“線與”？答案：TTL與非門不允許直接線與集電極開路邏輯門（OpenCollector)§2.4OC門問題：TTL與非門能否直接線與？54OC門能夠?qū)崿F(xiàn)“線與”功效。&&&UCCF1F2F3FRLF=F1F2F3&符號輸出端要接上拉負(fù)載電阻RLRL

和UCC

能夠外接ABF國家標(biāo)準(zhǔn)ABF慣用55OC門應(yīng)用實(shí)現(xiàn)“線與”邏輯功效實(shí)現(xiàn)電平轉(zhuǎn)換比如，把輸出高電平轉(zhuǎn)換為10V時，可將外接上拉電阻接到10V電源上用做驅(qū)動器用OC門來驅(qū)動指示燈，繼電器和脈沖變壓器等實(shí)現(xiàn)總線傳輸56正常輸出端有兩種狀態(tài)高電平狀態(tài)低電平狀態(tài)

三態(tài)門含有第三種狀態(tài)高阻狀態(tài)（懸空狀態(tài)、禁止?fàn)顟B(tài)）輸出阻抗很高（相當(dāng)于與其它電路無關(guān)）不是高電平，也不是低電平含有一個控制端控制端無效，輸出高阻狀態(tài)§2.5三態(tài)門（TS門）57&ABF符號功效表三態(tài)門符號及功效表&ABF符號功效表使能端高電平起作用使能端低電平起作用58E1E2E3公用總線０１０三態(tài)門主要作為TTL電路與總線間接口電路。三態(tài)門用途工作時，E1、E2、E3分時接入高電平59三態(tài)門(兩輸入與非)

AB&AB&AB國家標(biāo)準(zhǔn)國外AFEAFAFEAF三態(tài)緩沖器反相器高電平有效反相器低電平有效同相器低電平有效同相器高電平有效603.組合邏輯電路§3.1概述§3.2編碼器§3.3譯碼器

§3.4加法器§3.5數(shù)據(jù)選擇器61§3.1概述邏輯電路組合邏輯電路時序邏輯電路功效：輸出只取決于當(dāng)前輸入。組成：門電路，不存在記憶元件。功效：輸出取決于當(dāng)前輸入和原來狀態(tài)。組成：組合電路、記憶元件。62組合電路研究內(nèi)容：分析：設(shè)計(jì)：給定邏輯圖得到邏輯功效分析給定邏輯功效畫出邏輯圖設(shè)計(jì)63§3.2編碼器所謂編碼就是賦予選定一系列二進(jìn)制代碼以固定含義。n個二進(jìn)制代碼（n位二進(jìn)制數(shù)）有2n種不一樣組合，能夠表示2n個信號。一、二進(jìn)制編碼器二進(jìn)制編碼器作用：將一系列信號狀態(tài)編制成二進(jìn)制代碼。64例：用與非門組成三位二進(jìn)制編碼器。---八線-三線編碼器設(shè)八個輸入端為I1I8，八種狀態(tài)，與之對應(yīng)輸出設(shè)為F1、F2、F3，共三位二進(jìn)制數(shù)。設(shè)計(jì)編碼器過程與設(shè)計(jì)普通組合邏輯電路相同，首先要列出狀態(tài)表（即真值表），然后寫出邏輯表示式并進(jìn)行化簡，最終畫出邏輯圖。65真值表66I1I2I3I4I5I6I7I8&&&F3F2F18-3編碼器邏輯圖67譯碼是編碼逆過程，即將某二進(jìn)制翻譯成電路某種狀態(tài)。一、二進(jìn)制譯碼器二進(jìn)制譯碼器作用：將n種輸入組合譯成2n種電路狀態(tài)。也叫n---2n線譯碼器。譯碼器輸入——一組二進(jìn)制代碼譯碼器輸出——一組高低電平信號§3.3譯碼器68&&&&A1A02-4線譯碼器74LS139內(nèi)部線路輸入控制端輸出6974LS139功效表“–”表示低電平有效。7074LS139管腳圖一片139種含兩個2-4譯碼器71例：利用線譯碼器分時將采樣數(shù)據(jù)送入計(jì)算機(jī)。2-4線譯碼器ABCD三態(tài)門三態(tài)門三態(tài)門三態(tài)門總線722-4線譯碼器ABCD三態(tài)門三態(tài)門三態(tài)門三態(tài)門總線000全為1工作原理：（以A0A1=00為例）數(shù)據(jù)脫離總線733位二進(jìn)制譯碼器真值表輸入：3位二進(jìn)制代碼輸出：8個互斥信號74邏輯表示式邏輯圖電路特點(diǎn)：與門組成陣列75集成二進(jìn)制譯碼器74LS138A2、A1、A0為二進(jìn)制譯碼輸入端，為譯碼輸出端（低電平有效），G1、、為選通控制端。當(dāng)G1＝1、時，譯碼器處于工作狀態(tài)；當(dāng)G1＝0、時，譯碼器處于禁止?fàn)顟B(tài)。76真值表輸入：自然二進(jìn)制碼輸出：低電平有效7711011001+舉例：A=1101,B=1001，計(jì)算A+B。011010011加法運(yùn)算基本規(guī)則：(1)逢二進(jìn)一。(2)最低位是兩個數(shù)最低位疊加，不需考慮進(jìn)位。(3)其余各位都是三個數(shù)相加，包含被加數(shù)、加數(shù)和低位來進(jìn)位。(4)任何位相加都產(chǎn)生兩個結(jié)果：本位和、向高位進(jìn)位。用半加器實(shí)現(xiàn)用全加器實(shí)現(xiàn)§3.4加法器78一、半加器半加運(yùn)算不考慮從低位來進(jìn)位設(shè)：A---加數(shù)；B---被加數(shù)；S---本位和；C---進(jìn)位真值表79邏輯圖半加器(HA)AiBiCiSi邏輯符號=1&ABSC慣用符號∑AiBiSiCi+1國家標(biāo)準(zhǔn)符號CO80二、全加器：輸入：Ai---加數(shù)；Bi---被加數(shù)；Ci---低位進(jìn)位輸出：Si---本位和；Ci+1---進(jìn)位真值表邏輯符號全加器(FA)AiBiCiSiCi+1慣用符號AiBiCiSiCi+1CICO∑國家標(biāo)準(zhǔn)符號81從一組數(shù)據(jù)中選擇一路信號進(jìn)行傳輸電路，稱為數(shù)據(jù)選擇器，又叫多路開關(guān)，簡稱MUX（Multiplexer）控制信號輸入信號輸出信號數(shù)據(jù)選擇器類似一個多投開關(guān)。選擇哪一路信號由對應(yīng)一組控制信號控制。A0A1D3D2D1D0W§3.5數(shù)據(jù)選擇器82一位數(shù)據(jù)選擇器：從n個一位數(shù)據(jù)中選擇一個數(shù)據(jù)。m位數(shù)據(jù)選擇器：從n個m位數(shù)據(jù)中選擇一個數(shù)據(jù)。W3X3Y3W3X2Y2W3X1Y1W3X0Y0A控制信號四二選一選擇器n=2,m=483四選一集成數(shù)據(jù)選擇器74LS153功效表控制端：為或，低電平有效。選擇端A1A0：為兩個4選1數(shù)據(jù)選擇器共用。其中844.時序邏輯電路§4.1概述§4.2基本RS觸發(fā)器§4.3慣用觸發(fā)器

§4.4存放器和計(jì)數(shù)器§4.5PLD介紹85時序電路特點(diǎn)：含有記憶功效。在數(shù)字電路中，凡是任一時刻穩(wěn)定輸出不但決定于該時刻輸入，而且還和電路原來狀態(tài)相關(guān)者，都叫做時序邏輯電路，簡稱時序電路。組合邏輯電路存放功效............XYZW§4.1概述時序電路基本單元：觸發(fā)器。86觸發(fā)器功效：形象地說，它含有“一觸即發(fā)”功效。在輸入信號作用下，它能夠從一個狀態(tài)(0或1)轉(zhuǎn)變成另一個狀態(tài)(1或0)。觸發(fā)器特點(diǎn)：有記憶功效邏輯部件。輸出狀態(tài)不只與現(xiàn)時輸入相關(guān)，還與原來輸出狀態(tài)相關(guān)。觸發(fā)器分類：按功效分：有R-S觸發(fā)器、D型觸發(fā)器、JK觸發(fā)器、T型等；按觸發(fā)方式劃分：有電平觸發(fā)方式、主從觸發(fā)方式和邊緣觸發(fā)方式。87兩個輸入端§4.2基本RS觸發(fā)器&a&b反饋兩個輸出端反饋正是因?yàn)橐敕答?，才使電路含有記憶功?88輸入RD=0,SD=1時若原狀態(tài)：11001010輸出仍保持：&a&b若原狀態(tài)：01111010輸出變?yōu)椋褐谩?”！&a&b89輸入RD=1,SD=0時若原狀態(tài)：10101001輸出變?yōu)椋?a&b若原狀態(tài)：00110101輸出保持：&a&b置“1”！90輸入RD=1,SD=1時若原狀態(tài)：10111001輸出保持原狀態(tài)：若原狀態(tài)：01110110輸出保持原狀態(tài)：&a&b&a&b保持！91輸入RD=0,SD=0時0011輸出：全是1注意：當(dāng)RD、SD同時由0變?yōu)?時，翻轉(zhuǎn)快門輸出變?yōu)?，另一個不得翻轉(zhuǎn)。所以，該狀態(tài)為不定狀態(tài)。&a&b基本觸發(fā)器功效表RDSDQ11011000保持原狀態(tài)0110不定狀態(tài)復(fù)位端置位端邏輯符號921.觸發(fā)器是雙穩(wěn)態(tài)器件，只要令RD=SD=1，觸發(fā)器即保持原態(tài)。穩(wěn)態(tài)情況下，兩輸出互補(bǔ)。普通定義Q為觸發(fā)器狀態(tài)。2.在控制端加入負(fù)脈沖，能夠使觸發(fā)器狀態(tài)改變。SD端加入負(fù)脈沖，使Q＝1，SD稱為“置位”或“置1”端。RD端加入負(fù)脈沖，使Q＝0，RD稱為“復(fù)位”或“清0”端。小結(jié)93同時RS觸發(fā)器QQRDSDabRDSDcdRSCP“同時”含義：由時鐘CP決定R、S能否對輸出端起控制作用。直接清零端直接置位端輸出端輸入端RDSDRSCQ94QQRDSDabRDSDcdRSCP直接清零端直接置位端直接清零端、置位端處理：平時常為1平時常為195紅色線無圓圈表示：“高電平有效”，即“只有在時鐘CP＝1時，它才表現(xiàn)出應(yīng)有邏輯功效；假如CP＝0，輸出端Q則保持原狀態(tài)”QQRDSDRSC邏輯符號邏輯符號綠色線有一個圓圈，表示：“低電平有效”，即“只有在時鐘CP＝0時，它才表現(xiàn)出應(yīng)有邏輯功效；假如CP＝1，輸出端Q則保持原狀態(tài)”QQRDSDRSC96R–S觸發(fā)器電路結(jié)構(gòu)演變過程由兩個與非門組成基本R－S觸發(fā)器由四個與非門組成同時R－S觸發(fā)器由九個與非門組成主從R－S觸發(fā)器公共結(jié)構(gòu)讓其接收時鐘控制克服空翻97§4.3慣用觸發(fā)器功效表CPDQD觸發(fā)器輸出波形邏輯符號RDSDDCQ結(jié)論：Qn+1=D1.D觸發(fā)器（D鎖存器）98觸發(fā)器觸發(fā)方式觸發(fā)方式？研究翻轉(zhuǎn)時刻與時鐘脈沖間關(guān)系電位觸發(fā)方式電位觸發(fā)正電位觸發(fā)負(fù)電位觸發(fā)CP=1期間翻轉(zhuǎn)CP=0期間翻轉(zhuǎn)99邊緣觸發(fā)方式為了免去CP=1期間輸入控制電平不許改變限制，可采取邊緣觸發(fā)方式。其特點(diǎn)是：觸發(fā)器只在時鐘跳轉(zhuǎn)時發(fā)生翻轉(zhuǎn)，而在CP＝1或CP＝0期間，輸入端任何改變都不影響輸出假如翻轉(zhuǎn)發(fā)生在上升沿就叫“上升沿觸發(fā)”或“正邊緣觸發(fā)”。假如翻轉(zhuǎn)發(fā)生在下降沿就叫“下降沿觸發(fā)”或“負(fù)邊緣觸發(fā)”100邊緣觸發(fā)D觸發(fā)器功效表正沿觸發(fā)觸發(fā)方式在邏輯符號中表示：CQ負(fù)沿觸發(fā)CQ正沿觸發(fā)DD101功效表JK觸發(fā)器功效小結(jié)：1.當(dāng)J=0、K=0時，含有保持功效；2.當(dāng)J=1、K=1時，含有翻轉(zhuǎn)功效；3.當(dāng)J=0、K=1時，含有復(fù)位功效；4.當(dāng)J=1、K=0時，含有置位功效。邏輯符號RDSDCQKJ2.JK觸發(fā)器102§4.4存放器1數(shù)碼存放器Q3Q2Q1Q0&&&&QQDQQDQQDQQDA0A1A2A3CLR取數(shù)脈沖接收脈沖(CP)存放器是計(jì)算機(jī)主要部件之一，它用來暫時存放數(shù)據(jù)或指令。四位數(shù)碼存放器10312345671098141312111516171819201Q1D2D2Q3Q3D4D4QGND輸出控制時鐘VCC5D6D7D8D5Q6Q7Q8Q74LS374低電平有效正邊緣觸發(fā)八D存放器：三態(tài)輸出共輸出控