數(shù)字電子技術基礎第四章

觸發(fā)器第四章時序邏輯電路

時序電路概述

同步時序電路的分析

同步時序電路的設計

小結(jié)相關知識回顧：組合電路：不含記憶元件、無反饋、輸出與原來狀態(tài)無關。本章任務：時序電路：本章重點：

掌握觸發(fā)器的邏輯功能，小規(guī)模時序電路的分析方法與設計方法。

含記憶元件、有反饋、輸出與原來狀態(tài)有關。

介紹基本記憶單元電路觸發(fā)器，主要內(nèi)容有電路結(jié)構、工作原理和邏輯功能。介紹時序電路的基本概念、組成結(jié)構、邏輯功能，時序電路的分析方法與設計方法。

第四章時序邏輯電路第一節(jié)觸發(fā)器

觸發(fā)器能夠存儲一位二進制信息的基本單元電路。

觸發(fā)器特點1.具有兩個穩(wěn)定狀態(tài)，分別表示邏輯0和邏輯1。2.在輸入信號作用下，可從一種狀態(tài)翻轉(zhuǎn)到另一種狀態(tài)；在輸入信號取消后，能保持狀態(tài)不變。

觸發(fā)器分類按觸發(fā)方式分：電平觸發(fā)方式、主從觸發(fā)方式及邊沿觸發(fā)方式。按邏輯功能分：RS觸發(fā)器、D觸發(fā)器、JK觸發(fā)器和T觸發(fā)器等。RD、SD為1輸出不變一、基本RS觸發(fā)器11101101（一）與非門構成的基本RS觸發(fā)器2.組成結(jié)構兩個穩(wěn)定狀態(tài)：1.邏輯符號輸出：Q，輸入：RD，SD

RD=1，SD=1：Q=0，Q=1

RD=1，SD=1：Q=1，Q=0&G1QRD&G2QSDQQRDSDRS&G1QRD&G2QSDRD

SD

QQ

0 1 01 1 0 10 0 0 111 1不變

&G1QRD&G2QSD一、基本RS觸發(fā)器4.特征表10113.工作原理1000RD、SD同時變?yōu)?時，輸出不穩(wěn)定。

RD=0，SD=1：Q=1，Q=0

RD=1，SD=0：Q=0，Q=1

RD=0，SD=0：Q=1，Q=1，且不穩(wěn)定

RD=1，SD=1：Q，Q保持不變0101&G1QRD&G2QSD&G1QRD&G2QSDQ：觸發(fā)器原端或1端。

RD：置0或復位端（低電平有效，邏輯符號上用圓圈表示。）SD：置1或置位端（低電平有效）Q

：觸發(fā)器非端或0端通常將Q端狀態(tài)作為觸發(fā)器的輸出狀態(tài)。一、基本RS觸發(fā)器

RD

SD

QQ

0 1 01 1 0 10 0 01(×)1(×)1 1不變

4.特征表QQRDSDRSRD

SD

Qn

Qn+1

0 0 0 1(×) 0 0 1 1(×)0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 0 1 1 1 1 5.特征方程Qn+1卡諾圖特征方程Qn

：原狀態(tài)或現(xiàn)態(tài)Qn+1：新狀態(tài)或次態(tài)輸入同為1，輸出不變。特征表一、基本RS觸發(fā)器輸入同為0，輸出為1，但輸入同時改變后輸出狀態(tài)不定。置1有效，輸出Q為1。置0有效，輸出Q為0。約束條件：輸入信號不能同時為零。QnRDSD0001111001000111××Qn+1一、基本RS觸發(fā)器（二）或非門構成的基本RS觸發(fā)器2.組成結(jié)構1.邏輯符號輸出：Q，輸入：RD，SDRDSDQn+100Qn011100110(×)3.特征表、特征方程QQRDSDRS≥1G1QRD≥1G2QSD1.電路組成與工作原理CP=0：狀態(tài)保持增加一個控制端，控制觸發(fā)器的狀態(tài)隨輸入變化。S=0，R=0：Qn+1=Qn

S=1，R=0：Qn+1=1

S=0，R=1：Qn+1=0

S=1，R=1：Qn+1=1(×)，CP回到0后狀態(tài)不定

輸入端R、S通過與非門作用于基本RS觸發(fā)器。CP=1：RS觸發(fā)器輸入端均為1一、基本RS觸發(fā)器（三）同步RS觸發(fā)器第一部分：與非門G1和G2構成基本RS觸發(fā)器第二部分：與非門G3和G4構成控制電路G2S&G1QR&QG3S&G4R&CP11符號：QQRS1R1SCPC12.特征表約束條件：輸入不能同時為1。3.特征方程R

S

Qn+1

0 0 Qn

0 1 1 1 0 0 1 1 1(×) 一、基本RS觸發(fā)器CP=1：S=0，R=0：Qn+1=Qn

S=1，R=0：Qn+1=1

S=0，R=1：Qn+1=0

S=1，R=1：Qn+1=1(×)（三）同步RS觸發(fā)器假設：CP=1時，輸入信號不改變。4.同步RS觸發(fā)器波形圖分析SR=00，Q保持一、基本RS觸發(fā)器SR=10，Q置1SR=01，Q置0SR=11，當CP回到低電平時，Q不定二、主從觸發(fā)器1.邏輯符號（一）主從RS觸發(fā)器

輸入信號：R、S（高有效）

同步RS觸發(fā)器在CP＝１時，R、S變化引起輸出多次改變。時鐘輸入：CP

主從觸發(fā)器有多種：主從RS觸發(fā)器、主從JK觸發(fā)器及主從T觸發(fā)器等。異步置0、置1：RD、SD

（不受CP限制，低有效）輸出信號：Q、QQQRS1R1SCPC1SDSRDR二、主從觸發(fā)器2.組成及工作原理組成：由兩個同步RS觸發(fā)器級聯(lián)而成。

工作原理：從觸發(fā)器主觸發(fā)器CP為高電平：主觸發(fā)器輸出A、B按照同步RS觸發(fā)器的功能翻轉(zhuǎn)，從觸發(fā)器的狀態(tài)不變，Q狀態(tài)保持。CP變?yōu)榈碗娖剑盒盘朅、B作為從觸發(fā)器S、R信號輸入，從觸發(fā)器狀態(tài)變化。從觸發(fā)器的動作發(fā)生在CP的下降沿。

CP為低電平以后：主觸發(fā)器維持原狀態(tài)不變，從觸發(fā)器的狀態(tài)不再改變。

時鐘CP直接作用于主觸發(fā)器，反相后作用于從觸發(fā)器。

主從RS觸發(fā)器的翻轉(zhuǎn)只發(fā)生在CP的下降沿。3.特征表4.特征方程R

S

Qn+1

0 0 Qn

0 1 1 1 0 0 1 1 ×

主從RS觸發(fā)器特征表二、主從觸發(fā)器結(jié)論：主從RS觸發(fā)器的特性方程與同步RS觸發(fā)器相同，只是控制方式不同，邏輯符號亦不同。QQRS1R1SCPC1SDSRDRQQRS1R1SCPC1二、主從觸發(fā)器1.組成（二）主從計數(shù)觸發(fā)器2.邏輯功能R=Qn

S=Qn

特征方程表明：每一個CP的下降沿都會使觸發(fā)器的輸出狀態(tài)發(fā)生一次變化。觸發(fā)器以一位二進制數(shù)方式記錄CP時鐘信號的個數(shù)，稱其為計數(shù)觸發(fā)器，也稱為T′觸發(fā)器。3.邏輯符號QQRS1R1SCPC1SDSRDRQQCPCSDSRDRQQCPC二、主從觸發(fā)器4.應用

電路連接的特點：第一個觸發(fā)器的CP1端作為計數(shù)脈沖CP輸入端，Q1與第二個觸發(fā)器的CP2端相連，依次有Qi與CPi+1相連，觸發(fā)器的輸出Q4Q3Q2Q1代表四位二進制數(shù)。CPQ1Q11R1SC1SRQ2Q21R1SC1SRQ3Q31R1SC1SRQ4Q41R1SC1SR二、主從觸發(fā)器4.應用

每一個CP下降沿，都會使Q的狀態(tài)變化，Q4Q3Q2Q1代表四位二進制數(shù)，故稱該電路為四位二進制計數(shù)器。

CP信號頻率每經(jīng)過一個觸發(fā)器頻率減半，Q4輸出信號的頻率是輸入脈沖的十六分之一，這種頻率之間的關系稱為“分頻”。Q1是CP信號的二分頻，Q4是CP信號的十六分頻。二、主從觸發(fā)器1.邏輯符號（三）主從JK觸發(fā)器輸入信號：J、K時鐘輸入：CP異步置0、置1：RD、SD

（不受CP限制，低有效）輸出信號：Q、QQQKJ1K1JCPC1SDSRDR2.邏輯功能由兩個同步RS觸發(fā)器構成CP=0：從觸發(fā)器接受主觸發(fā)器狀態(tài)并動作CP=1:主觸發(fā)器接受激勵信號并動作二、主從觸發(fā)器主觸發(fā)器從觸發(fā)器1

時鐘CP直接作用于主觸發(fā)器，反相后作用于從觸發(fā)器。

忽略異步輸入信號RDSD特征表

J K Qn+1

0 0 Qn

0 1 0 1 0 1 1 1 特征表

J K

Qn+1

0 0 Qn

0 1 0 1 0 1 1 1 2.狀態(tài)轉(zhuǎn)換圖和激勵表

激勵表

Qn

Qn+1

J

K

0 0 0 0 1 1 0 0 0 0 0 1 1 0 0 1 0 1 1 0 1 1 1 0 0 1 1 1 1 0 1 1 0狀態(tài)0狀態(tài)1J=0K=×K=0J=×J=1K=×K=1J=×狀態(tài)轉(zhuǎn)換圖二、主從觸發(fā)器13.主從JK觸發(fā)器對激勵信號的要求CP=1期間,若J、K變化，觸發(fā)器的狀態(tài)與特征表不一致。二、主從觸發(fā)器

為了使主從觸發(fā)器的邏輯功能符合特征表，

要求J、K信號在時鐘CP上升沿之前輸入，且一直保持到下降沿到來之后。（四）主從Ｔ觸發(fā)器JK觸發(fā)器的J、K端連接在一起構成T觸發(fā)器。

T

特征表

T Qn+1

0 Qn

1

2.邏輯符號3.特征表二、主從觸發(fā)器1.組成結(jié)構JK

特征表

J

K

Qn+1

0 0 Qn

0 1 0 1 0 1 1 1 QQT1TCPC1SDSRDR

激勵表

Qn

Qn+1

T

0 0 0 0 1 1 1 0 1 1 1 0 4.狀態(tài)轉(zhuǎn)換圖5.特征方程二、主從觸發(fā)器0T=0T=11T=1T=0主從觸發(fā)器：CP=1,若J、K變化，觸發(fā)器的狀態(tài)與特征表不一致。（一）維持阻塞D觸發(fā)器1.邏輯符號輸入信號：D時鐘輸入：CP(上升沿觸發(fā))邊沿觸發(fā)器：上升沿觸發(fā)或下降沿觸發(fā)，激勵端的信號在觸發(fā)信號的前后幾個延遲時間內(nèi)保持不變，便可以穩(wěn)定地根據(jù)特征表工作。三、邊沿觸發(fā)器

具有較強的抗干擾能力，可靠性高。

輸出信號：Q、Q異步置０、置１：RD、SDQQD21DCPC1SDSRDRD1&

對激勵信號要求嚴格，抗干擾能力差。011102.邏輯功能D＝1，Qn＝0，CP上升沿：Qn+1＝1D＝1，Qn＝1D＝0，Qn＝0D＝0，Qn＝1CP上升沿：Qn+1＝?自己分析：置1維持線三、邊沿觸發(fā)器置0阻塞線0111101001

0011101忽略異步信號輸出維持不變

Qn+1=D

特征表

D

Qn+1

0 0 1 1

激勵表

Qn

Qn+1

D

0 0 0 0 1 1 1 0 0 1 1 1 3.狀態(tài)轉(zhuǎn)換圖4.特征方程三、邊沿觸發(fā)器0D=1D=01D=1D=0（二）邊沿JK觸發(fā)器1.邏輯符號輸入信號：J、K時鐘輸入：CP（下降沿觸發(fā)）三、邊沿觸發(fā)器輸出信號：Q、Q2.組成結(jié)構

集電極開路與非門1、2是輸入引導門，其傳輸延遲時間比與或非門3、4長。

與或非門3、4構成基本觸發(fā)器。QQKJ1K1JCPC1三、邊沿觸發(fā)器3.工作原理CP=0：觸發(fā)器狀態(tài)保持；CP由1變?yōu)?：門3、4可以等效成一個基本RS觸發(fā)器，輸出狀態(tài)由g、h電平?jīng)Q定。CP=1：觸發(fā)器狀態(tài)保持；

由于門1、2的延遲時間較長，g及h的狀態(tài)保持的是CP下降沿之前的J、K信號。結(jié)論：只要在CP下降沿前一個門的延遲時間J、K信號保持不變，觸發(fā)器就能穩(wěn)定翻轉(zhuǎn)。在CP變?yōu)?后，即使J、K變化，由于門1、2延遲的作用，觸發(fā)器的狀態(tài)不受J、K變化的影響。

邊沿JK觸發(fā)器的特征表、狀態(tài)轉(zhuǎn)換圖、特征方程均與主從JK觸發(fā)器相同。

CP=0：h和g端為1，門3及4被封鎖，觸發(fā)器狀態(tài)保持。CP=1：狀態(tài)可以表示為：

觸發(fā)器的狀態(tài)維持不變。1.移位寄存器四、觸發(fā)器的應用應用：

四個D觸發(fā)器的時鐘接在一起，作為移位脈沖。

置0端連在一起作為清零端，加入一個負脈沖，各觸發(fā)器的狀態(tài)全為0。

置1端接在一起，接高電平。數(shù)碼1數(shù)碼1數(shù)碼2數(shù)碼1數(shù)碼3數(shù)碼2數(shù)碼1數(shù)碼4數(shù)碼3數(shù)碼22.計數(shù)器CPi+1與Qi相連，Qi+1在Qi下降沿翻轉(zhuǎn)。四、觸發(fā)器的應用D與Q連接，因此Q在CP上升沿翻轉(zhuǎn)。

由D觸發(fā)器構成的四位二進制計數(shù)器3.觸發(fā)器邏輯功能變換四、觸發(fā)器的應用（1）JK觸發(fā)器改為D觸發(fā)器JK觸發(fā)器特征方程：D觸發(fā)器特征方程：J＝D＝D比較得：（2）D觸發(fā)器改為JK觸發(fā)器D觸發(fā)器特征方程：JK觸發(fā)器特征方程：比較得：若用與非門實現(xiàn)，則：

QQKJ1K1JCPC11D1.同步RS觸發(fā)器2.主從JK觸發(fā)器3.維持阻塞D觸發(fā)器邏輯功能與主從JK觸發(fā)器相同，只是觸發(fā)方式不同。Qn+1=D4.邊沿JK觸發(fā)器觸發(fā)器小結(jié)

本小節(jié)應重點掌握以下內(nèi)容：觸發(fā)器的基本概念；電平觸發(fā)與邊沿觸發(fā)的概念；RS、JK、D觸發(fā)器的符號及其邏輯功能；觸發(fā)器的基本應用、邏輯功能之間的轉(zhuǎn)換等。QQRS1R1SCPC1QQKJ1K1JCPC1SDSRDRQQD21DCPC1SDSRDRD1&型號功能名稱74LS/ALS74（H，S，L）雙D觸發(fā)器，上升沿觸發(fā)74LS75四D鎖存器74LS/ALS109雙JK觸發(fā)器，上升沿觸發(fā)74LS/ALS112（S）雙JK觸發(fā)器，下降沿觸發(fā)74LS/ALS113（S）雙JK觸發(fā)器，下降沿觸發(fā)，僅含預置端74LS/ALS114（S）雙JK觸發(fā)器，下降沿觸發(fā)，共用時鐘、共用復位74LS/ALS174（S）六D觸發(fā)器，共用清零74LS/ALS175（S）四D觸發(fā)器，共用時鐘、共用清零74LS/ALS273八D觸發(fā)器，帶異步清零74LS/ALS373八D鎖存器，三態(tài)輸出74LS/ALS374八D觸發(fā)器，含輸出使能，三態(tài)輸出常用TTL集成觸發(fā)器第二節(jié)時序電路概述時序電路的特點1.組合電路：電路的輸出只與電路的輸入有關，與電路的前一時刻的狀態(tài)無關。2.時序電路：電路在某一時刻的輸出取決于該時刻電路的輸入還取決于前一時刻電路的狀態(tài)時序電路結(jié)構特點：組合電路+觸發(fā)器電路的狀態(tài)與時間順序有關由觸發(fā)器保存第二節(jié)時序電路概述組合電路存儲電路Z1ZnW1WhY1YkX1Xn時鐘信號未注明輸出方程：Z（tn）=F[X（tn），Y（tn）]狀態(tài)方程：Y（tn+1）=

G[W（tn），Y（tn）]驅(qū)動方程:W（tn）=H[X（tn），Y（tn）]時序電路的結(jié)構存儲電路輸入信號存儲電路輸出信號時序電路輸出信號時序電路輸入信號現(xiàn)態(tài)，或原狀態(tài)次態(tài)或新狀態(tài)式中：tn、tn+1表示相鄰的兩個離散時間時序電路的分類1.根據(jù)時序電路輸出信號的特點分類

Z（tn）=F[Y（tn）]穆爾型（Moore）電路F[X（tn），Y（tn）]米里型（Mealy）電路2.根據(jù)時序電路中時鐘信號的連接方式分類

時序電路同步：異步：存儲電路里所有觸發(fā)器由一個統(tǒng)一的時鐘脈沖源控制沒有統(tǒng)一的時鐘脈沖第二節(jié)時序電路概述自我檢測：4.2，4.3，4.7，4.8，4.10，4.12，4.134.14，4.15思考題：4.3，4.5，4.9習題：4.3，4.9作業(yè)第三節(jié)同步時序電路的分析

同步時序電路的分析就是根據(jù)給定的同步時序電路，通過列寫方程，分析計算在時鐘信號和輸入信號的作用下，電路狀態(tài)的轉(zhuǎn)換規(guī)律以及輸出信號的變化規(guī)律，最后說明該電路完成的邏輯功能。

作時序圖列寫各觸發(fā)器的驅(qū)動方程列寫時序電路的輸出方程求觸發(fā)器的狀態(tài)方程作狀態(tài)轉(zhuǎn)換表或狀態(tài)轉(zhuǎn)換圖描述時序電路的邏輯功能同步時序電路的分析步驟畫出時鐘脈沖作用下的輸入、輸出波形圖描述輸入與狀態(tài)轉(zhuǎn)換關系的表格或圖形根據(jù)特征方程組合電路的輸出輸入端的表達式，如T、J、K、D。一、分析步驟

Q2nQ1nCP1Q1Q11K1JC1FF1Q2Q21K1JC1FF2Z&例：已知同步時序電路的邏輯圖，試分析電路的邏輯功能。解：1.列寫驅(qū)動方程和輸出方程驅(qū)動方程：J1n

=K1n

=1J2n

=K2n

=Q1n輸出方程:Zn

=Q1nQ2n2.求狀態(tài)方程JK觸發(fā)器的特征方程為：二、分析舉例將J、K分別代入，得到兩個觸發(fā)器的狀態(tài)方程3.作出電路的狀態(tài)轉(zhuǎn)換表及狀態(tài)轉(zhuǎn)換圖填狀態(tài)轉(zhuǎn)換表方法：

列出Q2n

Q1n

所有組合由狀態(tài)方程求Q2n+1

Q1n+1二、分析舉例由輸出方程求Zn次態(tài)Q2n+1

Q1n+1現(xiàn)態(tài)Q2n

Q1n

輸出Zn00011011Zn

=Q1nQ2n011011000001將Q2n、Q1n分別代入狀態(tài)方程求Q2n+1、Q1n+1將Q2n、Q1n分別代入輸出方程求Z/0次態(tài)Q2n+1

Q1n+1現(xiàn)態(tài)Q2n

Q1n

輸出Zn00011011011011000001由狀態(tài)表轉(zhuǎn)換表繪出狀態(tài)轉(zhuǎn)換圖000111/0/1/Zn/0二、分析舉例Q2Q1轉(zhuǎn)換方向電路狀態(tài)輸入/輸出104.作時序圖為了更好地描述電路的工作過程，常給出時序圖或稱波形圖，畫出時鐘脈沖和輸入信號的作用下，狀態(tài)和輸出信號變化的波形圖。利用狀態(tài)表或狀態(tài)圖，首先畫出時鐘脈沖，再畫出狀態(tài)Q2Q1波形圖，最后畫輸出波形。

二、分析舉例依據(jù)電路圖可知下降沿觸發(fā)/0000111/0/1/0105.邏輯功能分析通過狀態(tài)轉(zhuǎn)換圖的分析，可以清楚地看出，每經(jīng)過4個時鐘脈沖的作用，Q2Q1的狀態(tài)從00到11順序遞增，電路的狀態(tài)循環(huán)一次，同時在輸出端產(chǎn)生一個1信號輸出。該電路是一個模4計數(shù)器，時鐘脈沖CP為計數(shù)脈沖輸入，輸出端Z是進位輸出。也可將該計數(shù)器稱為兩位二進制計數(shù)器。

電路屬于摩爾型模4計數(shù)器。輸出僅取決于電路本身的狀態(tài)。二、分析舉例/0000111/0/1/010例：分析同步時序電路的邏輯功能。解：1.列寫驅(qū)動方程和輸出方程驅(qū)動方程：輸出方程:Q2n2.求狀態(tài)方程根據(jù)JK觸發(fā)器的特征方程求狀態(tài)方程二、分析舉例XQ1n0000111100011011000110113.作出電路的狀態(tài)轉(zhuǎn)換表及狀態(tài)轉(zhuǎn)換圖填狀態(tài)轉(zhuǎn)換表方法：

列出XQ2n

Q1n

所有組合由狀態(tài)方程求Q2n+1

Q1n+1二、分析舉例由輸出方程求Z011010100010000000000000次態(tài)Q2n+1

Q1n+1現(xiàn)態(tài)Q2n

Q1n輸出Zn輸入X000011110001101100011011011010100010000000000000次態(tài)Q2n+1

Q1n+1現(xiàn)態(tài)Q2n

Q1n輸出Zn輸入X000110110/01/00/00/01/01/00/1二、分析舉例結(jié)論：該電路是序列檢測器，當序列信號為3個或3個以上連續(xù)0時，輸出為1；否則輸出為0。由狀態(tài)轉(zhuǎn)換表求狀態(tài)轉(zhuǎn)換圖1/0X/ZQ2Q1三、分析小結(jié)作時序圖列寫各觸發(fā)器的驅(qū)動方程列寫時序電路的輸出方程求觸發(fā)器的狀態(tài)方程作狀態(tài)轉(zhuǎn)換表或狀態(tài)轉(zhuǎn)換圖描述時序電路的邏輯功能同步時序電路的分析步驟簡單的電路可直接繪出狀態(tài)轉(zhuǎn)換圖無要求可不畫

分析步驟不是必須執(zhí)行且固定不變的步驟，實際應用中可以靈活處理。第四節(jié)同步時序電路的設計

同步時序電路的設計步驟同步時序電路設計舉例完全給定狀態(tài)轉(zhuǎn)換表的化簡畫邏輯電路圖畫全狀態(tài)圖，檢查設計如不符合要求，重新設計一、設計步驟選觸發(fā)器類型，求驅(qū)動方程、輸出方程狀態(tài)編碼狀態(tài)簡化求最小化狀態(tài)表建立原始狀態(tài)圖原始狀態(tài)表給定邏輯功能例：設計一個序列檢測器，每當輸入011碼時，對應最后一個1，電路輸出為1，否則輸出為0。解：1.畫出原始狀態(tài)圖與原始狀態(tài)表輸入端X：輸入一串行隨機信號；輸出端Z：當X出現(xiàn)011序列時，Z=1；否則Z=0。1/00/00/01/10/00/01/01/0XSn01ABCDB/0A/0B/0C/0B/0D/1B/0A/0Sn+1/Z二、設計舉例ABCDXSn01ABCDB/0A/0B/0C/0B/0D/1B/0A/0Sn+1/Z2.狀態(tài)簡化等價狀態(tài)可以合并為一個狀態(tài)。XSn01ABCB/0A/0B/0C/0B/0A/13.狀態(tài)編碼00011011ABCQ1Q0--兩個觸發(fā)器狀態(tài)XQ1nQ0nQ1n+1Q0n+1/Z0001011001/000/001/010/001/000/1二、設計舉例相同輸入時，對應的輸出也相同。盡量采用相鄰代碼原則：有利于簡化觸發(fā)器的驅(qū)動方程狀態(tài)轉(zhuǎn)換表4.確定觸發(fā)器類型，編寫狀態(tài)表，求驅(qū)動方程和輸出方程。

觸發(fā)器類型：選T觸發(fā)器編寫狀態(tài)表：輸入X現(xiàn)態(tài)Q1n

Q0n驅(qū)動信號T1

T0次態(tài)Q1n+1Q0n+1

輸出Z000000110111000110000001000010010101010011001011（1）填X=0與X=1時電路的現(xiàn)態(tài)與次態(tài)，及相應的輸出。（2）填寫相應的Ｔ1、Ｔ0的取值。根據(jù)現(xiàn)態(tài)與次態(tài)的取值，決定T的取值。（3）填Ｔ1、Ｔ0的卡諾圖，求函數(shù)的表達式。二、設計舉例相同：T=0不同：T=1原則：整機器件統(tǒng)一化、電路最簡XQ1Q000011110010×1×1010T0XQ1Q000011110010×1×1100T1驅(qū)動方程：Q1Q0取11組合的狀態(tài)未使用，在卡諾圖中暫按無關項處理。根據(jù)化簡時約束項的使用情況，反填狀態(tài)表，得全狀態(tài)轉(zhuǎn)換表。T0：XQ1Q0為111時，以1對待；XQ1Q0為011時，以0對待。二、設計舉例輸出方程：T1：XQ1Q0為011和111時，均以1對待。二、設計舉例狀態(tài)轉(zhuǎn)換表輸入X現(xiàn)態(tài)Q1n

Q0n驅(qū)動信號T1

T0次態(tài)Q1n+1Q0n+1

輸出Z000000110111000110000001000010010101010011001011狀態(tài)轉(zhuǎn)換表輸入X現(xiàn)態(tài)Q1n

Q0n驅(qū)動信號T1

T0次態(tài)Q1n+1Q0n+1

輸出Z0000001101110001100000010000100101010100110010110011101111100100全二、設計舉例5.畫邏輯電路圖二、設計舉例Q1Q11TC1Q0Q01TC1CPX&≥1&≥11Z&6.畫全狀態(tài)轉(zhuǎn)換圖0/00/00/00/01/01/01/01/1二、設計舉例結(jié)論：該電路只有在輸入序列X為011時，輸出Z才為1，符合設計要求。11狀態(tài)為無效狀態(tài)，該電路是一個能自啟動的電路。全狀態(tài)轉(zhuǎn)換表輸入X現(xiàn)態(tài)Q1n

Q0n驅(qū)動信號T1

T0次態(tài)Q1n+1Q0n+1

輸出Z000000110111000110000001000010010101010011001011001110111110010000011011畫邏輯電路圖畫全狀態(tài)圖，檢查設計如不符合要求，重新設計選觸發(fā)器類型，求驅(qū)動方程、輸出方程狀態(tài)編碼狀態(tài)簡化求最小化狀態(tài)表建立原始狀態(tài)圖原始狀態(tài)表給定邏輯功能二、設計舉例Sn+1/ZnXSn01ABCDB/0C/0E/1C/0D/0A/0E/1A/0EE/1C/0FG/1E/0GF/1E/01.

觀察法狀態(tài)等價的判別方法：同樣輸入條件下，輸出必須相同，然后看次態(tài)是否等價。1）次態(tài)相同或某些次態(tài)和各自的現(xiàn)態(tài)相同2）次態(tài)交錯如：F和G，記為[F，G]。3）次態(tài)互為隱含條件A、C等價取決B、D，稱B、D等價是A、C等價的隱含條件。同理，A、C等價是B、D等價的隱含條件。A、C和B、D互為隱含，A與C、B與D等價即[A，C]，[B,D]。如：B、E等價，記為[B,E]。三、狀態(tài)化簡關鍵找等價態(tài)由于[B，E]，且[B，D]，則[D，E]。稱它們?yōu)榈葍r類。將[B，D，E]稱為最大等價類。Sn+1/ZnXSn01ABCDB/0C/0E/1C/0D/0A/0E/1A/0EE/1C/0FG/1E/0GF/1E/0簡化Sn+1/ZnXSn01ABB/0A/0B/1A/0FF/1B/0則有[A，C]、[F，G]、[B，D，E]。簡化的實質(zhì)：尋找所有的最大等價類，將等價態(tài)合并，得到最簡狀態(tài)表，以使設計電路最簡。AFB三、狀態(tài)化簡相互等價狀態(tài)的集合不被其它等價類所包含2.隱含表法X1X2SnA00011110BCDEFGHD/0D/0F/0A/0C/1D/0E/1F/0C/1D/0E/1A/0D/0B/0A/0F/0C/1F/0E/1A/0D/0D/0A/0F/0G/0G/0A/0A/0B/1D/0E/1A/0S

n+1/Zn例ABCDEFGBCDEFGH少尾缺頭（1）作隱含表（2）順序比較BDAFDGAFAFDFAFBCAFDFBCBD

BGAFDGAFBCDF狀態(tài)不等價填“”;狀態(tài)等價填“”;取決隱含條件的將條件填在格中。三、狀態(tài)化簡系統(tǒng)的比較方法（3）關聯(lián)比較ABCDEFGBCDEFGHBDAFDGAFAFDFAFBCAFDFBCBDBGAFDGAFBCDFX1X2SnA00011110BCDEFGHD/0D/0F/0A/0C/1D/0E/1F/0C/1D/0E/1A/0D/0B/0A/0F/0C/1F/0E/1A/0D/0D/0A/0F/0G/0G/0A/0A/0B/1D/0E/1A/0S

n+1/Zn例

繼續(xù)檢查填有隱含條件的那些方格。若檢查發(fā)現(xiàn)所填的隱含條件肯定不能滿足，就在該方格內(nèi)打“×”。三、狀態(tài)化簡ABCDEFGBCDEFGHBDAFDGAFAFDFAFBCAFDFBCBDBGAFDGAFBCDF（4）尋找最大等價類未打“×”的方格，都代表一個等價狀態(tài)對。由此得到全部等價對：[A，F(xiàn)]、[B，H]、[B，C]、[C，H]。全部最大等價類：[A，F(xiàn)]、[B，C，H]、[D]、[E]、[G]。（5）狀態(tài)合并，求最簡狀態(tài)表Sn+1/ZnX1X2SnA00011110BDEGD/0D/0A/0A/0B/1D/0E/1A/0D/0B/0A/0A/0B/1A/0E/1A/0G/0G/0A/0A/0用A表示用B表示三、狀態(tài)化簡構成等價類[B、C、H]例：設計一個串行8421BCD碼判別器，先輸入低位后輸入高位，當輸入串行碼是8421BCD碼，在0000～1001范圍內(nèi)，輸出為0，若輸入串行碼在1010～1111范圍，輸出為1。

解：1.求原始狀態(tài)轉(zhuǎn)換圖和原始狀態(tài)轉(zhuǎn)換表輸入端：X輸出端：Z設計舉例X/Z0/01/00/01/01/00/0……………..ABC0/00/00/00/0設計舉例0/01/01/01/01/01/00/01/10/01/10/01/10/01/00/01/10/01/10/01/1若輸入序列為0110，若輸入序列為1011，

初態(tài)為A，狀態(tài)變化為A→B→E→K→A，最后輸出為0。說明輸入序列0110是8421BCD碼。

則狀態(tài)變化為A→C→G→N→A，最后輸出為1。說明該輸入序列不是8421BCD碼。

DFEGHLJNIMKPX/Z0/01/00/00/01/01/0ABCX

01Sn

Sn+1╱ZX

01X

01Sn

Sn

設計舉例ABCDEFGHB/0D/0F/0H/0J/0L/0N/0A/0

C/0E/0G/0I/0K/0M/0P/0A/0

IJKLMNPA/0A/0A/0A/0A/0A/0A/0

A/1A/1A/1A/0A/1A/1A/1

1.求原始狀態(tài)轉(zhuǎn)換圖和原始狀態(tài)轉(zhuǎn)換表Sn+1╱ZABCDEFGHIB/0D/0F/0H/0I/0H/0I/0A/0A/0

C/0E/0G/0I/0I/0I/0I/0A/0A/1

IJKMNPA/0A/0A/0A/0A/0A/0

A/1A/1A/1A/1A/1A/1

I、J、K、M、N、P為等價狀態(tài)且合并，用I代替。

2.狀態(tài)化簡用隱含表法進一步對狀態(tài)轉(zhuǎn)換表進行簡化。H、L為等價狀態(tài)且合并，用H代替。X

01Sn

Sn+1╱ZABCDEFGHIB/0D/0F/0H/0I/0H/0I/0A/0A/0

C/0E/0G/0I/0I/0I/0I/0A/0A/1

設計舉例ABCDEFGHBCDEFGHIBDCEBFCG

√

√

ABAC

×××ADAEAFAGDFEG××

××

×××××

×××

××××

××××

××

××××××××

最大等價類為[B，C]、[D，F(xiàn)]和[E，G]。狀態(tài)A、H和I自身也是最大等價類[A]、[H]和[I]。01Sn

Sn+1╱ZX01Sn

Sn+1╱ZX狀態(tài)化簡結(jié)果：最大等價類有[B，C]、[D，F(xiàn)]、[E，G]、[A]、[H]和[I]。將最大等價類合并后用狀態(tài)B、D和E表示。ABCDEFGHIB/0D/0F/0H/0I/0H/0I/0A/0A/0

C/0E/0G/0I/0I/0I/0I/0A/0A/1

ABDEHIB/0D/0H/0I/0A/0A/0

B/0E/0I/0I/0A/0A/1

狀態(tài)化簡設計舉例2.狀態(tài)化簡3.狀態(tài)編碼A=000，B=001，D=011，E=111，H=110，I=010設計舉例4.選擇觸發(fā)器，求驅(qū)動方程、輸出方程選擇D觸發(fā)器輸入X

現(xiàn)態(tài)Q3n

Q2n

Q1n驅(qū)動信號D2

D1

D0

次態(tài)

Q3n+1Q2n+1Q1n+1000000111111輸出Z00000101001111011000001010011110111001001000010010110110000