第7章 DSP應(yīng)用系統(tǒng)硬件設(shè)計

1第7章DSP應(yīng)用系統(tǒng)的硬件設(shè)計與調(diào)試2§7.1概述§7.2DSP小系統(tǒng)的模塊電路設(shè)計§7.3DSP在視頻監(jiān)控中的應(yīng)用3TMS320C5402A/DA/DFILTERD/ACONTROLLERFILTER/MUXEPROMRAM1、典型的DSP解決方案§7.1概述42、設(shè)計要素與基本步驟（1）設(shè)計要素☆算法分析及優(yōu)化☆DSP運算量核算及DSP選擇☆體系結(jié)構(gòu)設(shè)計☆模擬混合電路（ADC/DAC）設(shè)計☆吞吐量需求☆存儲器需求（SRAM、ROOM、FLASH等）☆通信口需求☆其它控制（電源設(shè)計、時鐘控制、同步控制等)5（2）DSP方案設(shè)計的基本步驟

☆需求分析☆算法分析和優(yōu)化分析☆運算量的評估☆體系結(jié)構(gòu)設(shè)計評估☆DSP方案和MCU方案的優(yōu)勢分析☆開發(fā)工具需求☆測試與驗證方法第二步：DSP的選擇第一步：算法分析與優(yōu)化☆DSP應(yīng)用方案的運算量需求☆應(yīng)用處理的領(lǐng)域6☆DSP的片上資源、價格、外設(shè)配置☆DSP與其他元件和部件的配套性☆其他一些因素第三步：DSP配置--DSP基本系統(tǒng)設(shè)計DSP外圍電路包括本身的基本引腳連接、總線驅(qū)動、時鐘控制、引導(dǎo)程序方式控制等。第四步：模擬數(shù)字混合電路設(shè)計

模擬數(shù)字混合電路設(shè)計一般包括信號調(diào)理、模數(shù)轉(zhuǎn)換和數(shù)模轉(zhuǎn)換、數(shù)據(jù)緩存等部分。

第五步：系統(tǒng)電路設(shè)計☆系統(tǒng)分辨度☆系統(tǒng)精度7☆系統(tǒng)線性誤差☆系統(tǒng)共模抑制比第六步：系統(tǒng)軟件的編寫與調(diào)試☆硬件部件的原理驗證☆通過DSP的原理驗證☆軟件的仿真與算法驗證☆系統(tǒng)硬件功能驗證與指標(biāo)測試☆系統(tǒng)軟件的完善☆其它測試與驗證第七步：系統(tǒng)測試與驗證☆軟件平臺的選擇☆目標(biāo)板的調(diào)試83、數(shù)字化設(shè)計（1）基帶信號采樣定理——Nyquist采樣定理。9（2）帶通采樣定理10

帶通采樣時采樣頻率不一定要滿足Nyquist準(zhǔn)則，其采樣頻率選擇方法為：（3）量化與量化誤差

連續(xù)信號經(jīng)量化處理要產(chǎn)生量化誤差，對于均勻量化，量化誤差的大小為：其中，N為正整數(shù)，且不超過，則。11其中，E為電平，為信號有效電平。對于正弦輸入，量化誤差為：

最高采樣頻率fs

無失真動態(tài)范圍SFDR模擬信號輸入帶寬BW線性性linearity(4)ADC/DAC的選擇①描述ADC的交流技術(shù)指標(biāo)有12信噪比SNR

互調(diào)失真（IntermodDistortion）

Bit數(shù)N與有效bit數(shù)ENOB

逐次比較ADC

雙線性ADCFLASHADCADC②ADC的種類：③ADC選擇的標(biāo)準(zhǔn)：

分辨率、速度、輸入動態(tài)范圍、POWER等。（5）DAC的選擇（6）濾波器設(shè)計134、目標(biāo)系統(tǒng)硬件設(shè)計運算量、價格外設(shè)需求及其他因素……（1）DSP的選擇DATA存儲器大小

PROGRAM存儲器大小存儲器速度要求

I/O口配置……（2）DSP配置

DSP芯片必須和其他相應(yīng)的外圍器件一起才能構(gòu)成一個完整的系統(tǒng)。一個DSP硬件系統(tǒng)包括電源電路、復(fù)位電路、電平匹配電路、信號輸入與輸出電路等。14§7.2DSP基本系統(tǒng)設(shè)計DSP系統(tǒng)功能框圖電源：

電源供電電源監(jiān)視系統(tǒng)監(jiān)視

手動復(fù)位看門狗電路時鐘

CPU時鐘

EMIF時鐘外設(shè)時鐘存儲器

異步存儲器

SRAM、Flash、NvRAM

同步存儲器

同步靜態(tài)RAM：SBRAM、ZBTSRAM

同步動態(tài)RAM：SDRAM

同步FIFO模擬I/O：通用A/D、D/A

音頻Codec

視頻Decoder、Encoder…數(shù)字I/O：開入/開出串行通信接口

UART；

CAN總線

USB…總線擴(kuò)展

存儲總線

外設(shè)總線

系統(tǒng)總線

復(fù)位、時鐘、中斷…多處理器接口

雙口RAMHPI接口

PCI接口CLKI/ODSP外部接口數(shù)據(jù)地址控制片上外設(shè)CLKEMIFDSPCLKCPURESETVI/OVcore151、電源

電源的種類

DSP系統(tǒng)電源供電的特殊要求數(shù)字/模擬混合系統(tǒng)電源處理方法電源電路設(shè)計及器件選型電源監(jiān)視與系統(tǒng)監(jiān)視電源在PCB設(shè)計時的注意事項（1）TIDSP上有5類典型電源

CPU核電源

I/O電源

PLL電路電源

Flash編程電源（僅限2000系列DSP）模擬電路電源（僅限2000系列DSP）

核電源核地I/O電源模擬電源PLL電源Flash電源I/O地

模擬地PLL地TMS320TMDSP

16（2）供電的特殊要求——上電次序

內(nèi)核電源電壓（Vcore）分為2.5V、1.8v、1.2V或更低，I/O電源一般采用3.3V。

CPU內(nèi)核先于I/O上電，后于I/O掉電；

（TMS320F281x例外：I/O先上電，CPU內(nèi)核后上電。）CPU內(nèi)核與I/O供電盡可能同時，二者相差時間不能太長；

一般不能超過1s，否則會影響器件的壽命或損壞器件。CPU內(nèi)核與I/O電源之間通常加一肖特基二極管來保護(hù)DSP器件；再給模擬部分供電，然后才能加外部輸入信號；17I/OVoltageRegutorCoreVoltageRegutorDCinputI/ODVDDCoreCVDD（3）數(shù)字/模擬混合系統(tǒng)電源處理方法①數(shù)字和模擬部分電源獨立供電模擬部分模擬電源數(shù)字電源

模擬地

TMS320TMDSP

數(shù)字部分外部數(shù)字部分外部模擬部分

數(shù)字地18②從（有噪聲的）數(shù)字電源產(chǎn)生模擬電源

被動濾波電路數(shù)字電源模擬電源數(shù)字地模擬地被動去耦電路

磁珠或電感電路簡單大多數(shù)應(yīng)用已經(jīng)滿足

多路穩(wěn)壓器法穩(wěn)壓器A穩(wěn)壓器B數(shù)字電源數(shù)字地模擬電源模擬地＋V0V多路穩(wěn)壓器去耦效果更好；注意：模擬地和數(shù)字地須連接在一起；電路復(fù)雜，成本高；19（3）電源電路類型

線性穩(wěn)壓器優(yōu)點：簡單，成本低缺點：效率低DC/DC控制器優(yōu)點：大電流，高效率缺點：占地大DC/DC控制器＋功率開關(guān)優(yōu)點：大電流，高效率缺點：成本高DC/DC模塊優(yōu)點：方便，高效率缺點：成本高場效應(yīng)開關(guān)管直流輸出VcoreVI/O直流輸出直流輸出直流輸出直流輸入5V20（4）電源電路設(shè)計主要的考慮因素

用哪種類型的電源器件：轉(zhuǎn)換效率、成本和空間；輸入電壓輸出電壓

①

輸出電壓是否可調(diào)；

②輸出電壓的路數(shù)；輸出電流控制/狀態(tài)：EN控制、PowerGood狀態(tài)；（5）電源器件選型——常用器件

線性穩(wěn)壓器LDO雙路輸出輸入電壓輸出電壓輸出電流輔助功能TPS767D3185V3.3V/1.8V1A/1AENTPS767D3015V3.3V/可調(diào)1A/1AEN21單路輸出輸入電壓輸出電壓輸出電流輔助功能TPS763335V3.3V150mAENTPS73335V3.3V500mAENTPS768015V可調(diào)1AEN、PGTPS768335V3.3V1AEN、PGTPS757015V可調(diào)3AEN、PGTPS757335V3.3V3AEN、PGTPS755015V可調(diào)5AEN、PGTPS755335V3.3V5AEN、PG

DC/DC控制器單路輸出：TPS40K系列，最大輸出電流取決于外部

CMOS管。TPS40000：2.25V～5.5V0.7V～4V15A

22

帶MOS管的DC/DC控制器單路輸出：TPS54K系列，最大輸出電流可達(dá)14A。TPS54310：3V～6V0.9V～4.5V3A

TPS62K系列，最大輸出電流可達(dá)1.2A，轉(zhuǎn)換效率95%。TPS62040：2.5V～6V0.7V～6V1.2A

開關(guān)電源模塊雙路輸出輸入電壓輸出電壓輸出電流PT69315V3.3V/1.8V5.5A/1.75APT69325V3.3V/1.5V5.5A/1.45A23（6）電源監(jiān)視與系統(tǒng)監(jiān)視SVS:電源電壓監(jiān)視器件；主要功能：監(jiān)測電源電壓，當(dāng)不滿足要求時產(chǎn)生復(fù)位信號；輔助功能：上電復(fù)位、手動復(fù)位、看門狗電路；常用的SVS器件：

①TPS3823-33：具有電壓監(jiān)測、上電復(fù)位、手動復(fù)位和看門狗電路；②TPS3809K33:僅有電壓監(jiān)測和上電復(fù)位功能；VC5402DSP系統(tǒng)的電源方案

C54xDSP系列芯片大部分采用低電壓設(shè)計以節(jié)約系統(tǒng)功耗，電源分為即內(nèi)核電源與I/O電源。I/O電源一般采用3.3V，而內(nèi)核電源采用3.3V/2.5V/1.8V電源；降低內(nèi)核電源的主要目的是為了降低功耗，下圖是常用的VC5402DSP系統(tǒng)的電源方案。VC5402TPS767D31825電源電路實例+5VINENLDOOUTPGTPS76818OUTLDOINENTPS75733SVSVCCWDIMRRESETTPS3823-33ManualResetTMS320DSPResetXFVcoreVI/O實用電源電路一26

輸入電壓：+5V電路特點

輸出電壓：Vcore=1.8V@1A；VI/O=3.3V@3A；

電源與系統(tǒng)監(jiān)測：

監(jiān)測電壓：+3.3V

提供手動、上電和看門狗復(fù)位；

上電順序控制：Vcore先上電，VI/O后上電

功耗：P=II/Ox(5V-VI/O)+Icorex(5V-Vcore)27+5VSVSVCCWDIMRRESETTPS3823-33ManualResetTMS320DSPResetXFVcoreVI/OINENDC/DCControllerWithswitchOUTPGTPS54310CompensationNetworkOUTDC/DCControllerWithswitchINENTPS54310CompensationNetwork實用電源電路二28電路特點

輸入電壓：+5V

輸出電壓：Vcore=可調(diào)@3A；VI/O=3.3V@3A；

電源與系統(tǒng)監(jiān)測：

監(jiān)測電壓：+3.3V

提供手動、上電和看門狗復(fù)位；

上電順序控制：Vcore先上電，VI/O后上電

轉(zhuǎn)換效率：93%；

電源參數(shù)：

輸出電壓、輸出電流、上升時間、補償網(wǎng)絡(luò)等參數(shù)由門的軟件設(shè)計；29SWIFT電源設(shè)計軟件網(wǎng)址：http://docs/toolsw/folders/print/swift-sw.html

在軟件菜單中直接輸入電源參數(shù)：輸入電壓范圍、輸出電壓幅值、輸出電流、輸出電壓上升時間、輸出紋波電壓等。

利用SWIFT軟件自動計算出補償網(wǎng)絡(luò)的R和C參數(shù)及輸出濾波電感和電容參數(shù)。建議使用TI的電源方案：C2000-TPS7333，TPS76333；C5000-TPS767D318，TPS767D301；C6000-PT6931，PT6932。30（7）電源在PCB設(shè)計時的注意事項

數(shù)字地和模擬地分開，單點連接每個電源與地引腳都必須接，不能懸空不接；推薦采用多層板，為電源和地分別安排專用的層同層上的多個電源、地用隔離帶分割每個電源引腳放置10～100nF的旁路電容旁路電容起電荷池的作用，以減少電源上的噪聲以平滑電源的波動每個芯片的電源需加旁路電容0.01～0.1uF(瓷片)；在PCB四周分布一些4.7～10uF大電容(鉭電容)避免產(chǎn)生電源、地環(huán)路注意穩(wěn)壓器反饋點的選擇312、時鐘

基礎(chǔ)知識

DSP系統(tǒng)中哪些器件需要時鐘器件的時鐘選項時鐘電路時鐘信號電氣指標(biāo)時鐘電路選擇原則使用C6000系列DSP片內(nèi)PLL

時鐘對PCB布局的影響系統(tǒng)能否正確、可靠地工作，時鐘是關(guān)鍵；TIDSP有以下幾種時鐘配置方案：內(nèi)部振蕩器；外部振蕩器；片內(nèi)集成有PLL，對輸入時鐘進(jìn)行倍頻和分頻；選擇時鐘芯片：同步要求；單一晶體多時鐘輸出；成本低；布線要求盡量近、注意濾波電路；33（1）基礎(chǔ)知識

晶體（Crystal）是晶體諧振器的簡稱，在恰當(dāng)?shù)募钭饔孟?，以其固有頻率振蕩。

振蕩電路（Oscillator）為晶體提供激勵和檢測的電路。

晶振（Crystal

Oscillator）

將晶體、振蕩器和負(fù)載電容集成在一起，其輸出直接為一方波信號。34

鎖相環(huán)電路PLL（Phase-LockedLoops

）用于對輸入時鐘信號進(jìn)行分頻或倍頻的電路。PDCPVCO/NFOUT/P/QFREFUpDownVFVCO35（2）DSP系統(tǒng)中哪些器件需要時鐘DSPCPU時鐘EMIF時鐘(僅C55x和C6000系列DSP)

串行通信器件UARTUSB

…

音視/頻器件AudioCodec器件VideoDecoder和Encoder器件

…36（3）器件的時鐘選項DSP芯片的兩種時鐘源（1）外部時鐘源：圖（a）示。

（2）內(nèi)部晶振電路：片外晶振+負(fù)載電容+片內(nèi)PLL電路如圖（b）示。X2/CLKINX1圖（b）外部時鐘X2/CLKINX1VDD圖（a）外接晶體與內(nèi)部振蕩器共同構(gòu)成時鐘振蕩電路，時鐘發(fā)生器內(nèi)部的鎖相環(huán)PLL鎖定時鐘的振蕩頻率。

不同的DSP時鐘可配置的能力可能不同，使用前應(yīng)參考各自的數(shù)據(jù)手冊。內(nèi)部的PLL有兩種配置模式：★硬件配置PLL

通過C54x的3個引腳CLKMD1、CLKMD2和CLKMD3的電平狀態(tài)，選定時鐘方式。

★軟件可編程PLL

利用時鐘模式寄存器CLKMD各位域功能，按照時鐘定標(biāo)器提供的各種時鐘乘法器系數(shù)完成分頻/倍頻的配置。38（4）時鐘電路

晶體

電路簡單：晶體＋2個電容

價格便宜，占地小優(yōu)點缺點

驅(qū)動能力差，不可提供多個器件使用

頻率范圍小：20KHz～60MHz注意

負(fù)載電容：配置正確的負(fù)載電容，使輸出時鐘頻率精確、穩(wěn)定

C6000、C5510等DSP無片內(nèi)OSCDSPInternalOscillatorC1C2晶體39

晶振優(yōu)點

電路簡單

占地小

頻率范圍寬：1KHz～400MHz

驅(qū)動能力強缺點

成本較高

生產(chǎn)時，晶振的頻率已定，多個獨立的時鐘需要多個晶振注意

使用時要注意時鐘信號的電平，一般晶振輸出信號電平為5V或3.3V晶振OscillatorC1C2E125.0000C2PH9357B40

對于要求輸入時鐘信號電平為1.8V的器件，不能選用晶振提供時鐘信號，如VC5401、VC5402、VC5409和F281x等。

可編程時鐘芯片

賽普拉斯公司（Cypress）的CY22381，三個獨立的PLL、3個時鐘輸出引腳。41NamePinNumberDescriptionCLKC1ConfigurableclockoutputCGND2GroundXTALIN3ReferencecrystalinputorexternalreferenceclockinputXTALOUT4Referencecrystalfeedback(floatifXTALINisdrivenbyexternalreferenceclock)CLKB5ConfigurableclockoutputBCLKA6ConfigurableclockoutputAVDD7PowersupplyFS/SUSPEND/OE/SHUTDOWN8GeneralPurposeInput.CanbeFrequencyControl,Suspendmodecontrol,OutputEnable,orfull-chipshutdown.PinSummary42優(yōu)點

電路簡單、占地?。?/p>

可編程時鐘芯片＋晶體＋2個外部電容

多個時鐘輸出，可產(chǎn)生特殊的頻率值，適合多時鐘源的系統(tǒng)

輸出時鐘信號頻率現(xiàn)場可編程，由專用軟件進(jìn)行設(shè)計

驅(qū)動能力強：可提供多個器件使用

頻率范圍寬：可達(dá)200MHz缺點成本較高，但對于多時鐘系統(tǒng)來說，總成本較低注意可編程時鐘芯片輸出信號電平一般為5V或3.3V43（5）時鐘信號電氣指標(biāo)

頻率信號電平

時鐘上升時間和下降時間高/低電平脈沖寬度占空比驅(qū)動能力（6）時鐘電路選擇原則

系統(tǒng)中要求有多個不同頻率的時鐘信號時，首選可編程時鐘芯片

單一時鐘信號時，選擇晶體時鐘電路

多個同頻時鐘信號時，選擇晶振

盡量使用DSP片內(nèi)的PLL，降低片外時鐘頻率，提高系統(tǒng)的穩(wěn)定性44

C6000、C5510、C5409A、C5416、C5420、C5421等DSP

片內(nèi)無振蕩電路，不能用晶體時鐘電路

VC5401、VC5402、VC5409和F281x等DSP它們的時鐘信號輸入電平要求為1.8V，建議采用晶體時鐘電路（7）使用C6000系列DSP片內(nèi)PLL的特別注意C62x/C67x

片內(nèi)PLL提供獨立的供電引腳，應(yīng)對其進(jìn)行必要的濾波C62x/C67x上還提供PLL濾波網(wǎng)絡(luò)引腳，外部應(yīng)加相應(yīng)的R、C濾波EMIFFilter3.3vC3C4C2C1R1PLLV10uF0.1uFPLLLoopFilterC62x/67xPLLFPLLG45C64xC64x主頻最高可達(dá)1GHz，必須使用片內(nèi)PLLC64x只提供片內(nèi)PLL獨立的供電引腳，應(yīng)對其進(jìn)行必要的濾波EMIFFilter3.3vC3C4PLLV10uF0.1uFPLLC64x時鐘對PCB布局的影響

用被動元件濾波方式給時鐘電路供電，供電電源加10

～100uF鉭電容旁路；每個電源引腳加0.01～0.1uF

瓷片電容去耦。46

晶振、負(fù)載電容、PLL濾波器等應(yīng)盡可能靠近時鐘器件

在靠近時鐘源的地方串接10～50歐姆的端接電阻，以提高時鐘波形質(zhì)量3、DSP復(fù)位電路復(fù)位方法：當(dāng)時鐘電路工作后，使DSP芯片RS引腳上保持兩個以上外部時鐘周期的低電平，則芯片處于復(fù)位狀態(tài)。其內(nèi)部所有相關(guān)寄存器都初始化復(fù)位。當(dāng)此引腳變?yōu)楦唠娖胶?，芯片?nèi)的程序才可以從FF80h地址開始運行。復(fù)位的重要性：對于DSP系統(tǒng)而言，上電復(fù)位電路的好壞將直接影響系統(tǒng)的穩(wěn)定性。復(fù)位方式（三種）：上電復(fù)位、手動復(fù)位、軟件復(fù)位，前兩種是硬件復(fù)位，后一種是軟件復(fù)位。

（1）RC復(fù)位電路

利用RC電路的延遲特性給出復(fù)位需要的低電平時間。一般要求充電時間大于5個外部時鐘周期，可視具體情況選擇。系統(tǒng)復(fù)位電路可以分別通過上電或按鈕兩種方式復(fù)位。按鈕的作用是當(dāng)按鈕按下時，將電容C上的電荷通過按鈕串聯(lián)的電阻R釋放掉，使電容C上的電壓降為0。按鈕松開時，電容C的充電過程與上電復(fù)位相同，從而實現(xiàn)手動按鈕復(fù)位。

2.專用的復(fù)位電路

RC復(fù)位電路特點：結(jié)構(gòu)簡單，但可靠性差，在惡劣的環(huán)境中很容易受到干擾影響而引起誤動作。在要求比較高的場合，為保證設(shè)備的正常運行，必須設(shè)置硬件監(jiān)控電路。復(fù)位電路（MAX706）：MAXIM公司推出的集復(fù)位、掉電檢測、看門狗功能于一體的多功能芯片，DIP8腳封裝。

MAX706主要功能：

(1)上電、掉電以及降壓情況下的復(fù)位輸出。

(2)獨立的“看門狗”輸出。如果在1.6s內(nèi)看門狗輸入端未被觸發(fā)，“看門狗”輸出將變?yōu)榈碗娖?。即?dāng)程序走飛后，它也能夠使DSP系統(tǒng)復(fù)位。

(3)1.25V門限檢測器，用于電源故障報警、低電壓檢測或+5V以外的電源的監(jiān)控。

(4)低電平有效的人工復(fù)位輸出。

MAX706應(yīng)用：

MAX706應(yīng)用在DSP中的接線如圖示，MR手動復(fù)位引腳內(nèi)部有上拉電阻，可直接通過一個按鍵接地。不管是上電、手動、掉電或程序走飛等引起的復(fù)位，腳至少會保持140ms的低電平，保證DSP系統(tǒng)復(fù)位，大大提高了系統(tǒng)抗干擾的能力。C54X4、存儲器

存儲器及其接口類型

TIDSP外部存儲器接口異步存儲器

DSP系統(tǒng)外部存儲電路的設(shè)計

SBSRAMZBTSRAMSDRAM

同步FIFO由于DSP內(nèi)部的資源有限，一個應(yīng)用系統(tǒng)往往需要擴(kuò)展程序/數(shù)據(jù)存儲器及I/O口。C54xDSP依靠片選和讀寫選通配合時序控制外部程序、數(shù)據(jù)存儲器以及I/O空間擴(kuò)展的地址和數(shù)據(jù)總線的復(fù)用。用于訪問外部程序或數(shù)據(jù)存儲器，用于訪問I/O設(shè)備，讀/寫信號則控制數(shù)據(jù)傳送的方向。和兩個選通信號相互排斥。選擇外部存儲器時，應(yīng)考慮的主要問題：電壓在DSP應(yīng)用系統(tǒng)中最好使用同一工作電壓的外部存儲器（+5V，+3.3V，+1.8V），以便系統(tǒng)的硬件設(shè)計，提高存取效率。

(2)速度須選擇高速的存儲器與DSP匹配。如存儲器的速度無法實現(xiàn)與DSP的同步時，則DSP需要以軟件或硬件的方式插入等待周期，以便和外部存儲器或外設(shè)交換數(shù)據(jù)。

(3)容量系統(tǒng)需求來決定外部存儲器的容量大小，數(shù)據(jù)總線的位數(shù)最好與DSP芯片的位寬相同，以簡化軟件設(shè)計。54（1）存儲器電路基礎(chǔ)

兩個主體：存儲器和控制器。

三總線接口

與其他接口之間以數(shù)據(jù)、地址和控制總線連接。

數(shù)據(jù)總線：雙向，讀寫過程中在保持/輸入/輸出之間動態(tài)變化。

地址總線：由存儲器控制器輸出給存儲器，來選擇存儲單元。

控制總線：由存儲器控制器輸出給存儲器，來控制讀

/寫操作。55（2）存儲器接口類型①

異步存儲器接口

數(shù)據(jù)、地址和控制總線無統(tǒng)一的時鐘進(jìn)行同步。

SRAM(StaticRandomAccessMemory)

靜態(tài)隨機訪問存儲器，數(shù)據(jù)無需刷新操作，但斷電后消失，用于在CPU中存儲常用指令與數(shù)據(jù)。Flash閃存非易失存儲器,可以對存儲器單元塊進(jìn)行擦寫和再編程，在不加電的情況下能長期保持存儲的信息。常用的SRAMCY7C1021V33-12ZC:64Kx16位、3.3V、12nsCY7C1041V33-12ZC:256Kx16位、3.3V、12nsNvRAM(Non-volatileRandomAccessMemory)

非易失性隨機訪問存儲器，指斷電后仍能保持?jǐn)?shù)據(jù)的一種RAM。

U盤、數(shù)碼相機、可拍照手機、PDA等的存儲卡及CF、SD等都依靠NvRAM技術(shù)的支持。

許多模擬/數(shù)字I/O外設(shè)器件一般均采用異步存儲器接口形式，如A/D、D/A、開入／開出等。

常用的Flash

SST39VF400A-70-4C-EK:256Kx16位、3.3v、70ns57異步存儲器的控制信號16位異步存儲器控制信號存儲器類型片選讀/寫控制字節(jié)使能SRAMFlashDSP異步存儲器接口控制信號DSP系列片選讀/寫控制字節(jié)使能數(shù)據(jù)就緒C2000-RDYC54x-RDYC3x-C55x/C6000RDY58(存儲器)：直接與DSP的片選信號連接，或由DSP的片選信號和地址線一起譯碼產(chǎn)生；(存儲器)：直接與DSP的線連接，或由

或產(chǎn)生；(存儲器)：直接與DSP的線連接，或由

或產(chǎn)生；：字節(jié)使能信號，直接與存儲器的字節(jié)使能信

號連接，以支持不同數(shù)據(jù)寬帶的訪問；RDY：異步存儲器接口訪問時序硬件匹配信號，一般直

接接成有效信號；SRAM的數(shù)據(jù)和地址線可以等效交換；59AT29C1024程序存儲器與TMS320C54x的擴(kuò)展

當(dāng)有效時，；

當(dāng)時，；

程序存儲器被選中，進(jìn)行讀操作；AT29C1024被掛起，地址線和數(shù)據(jù)線呈高阻狀態(tài)；

AT29C1024程序存儲器與TMS320C54x的擴(kuò)展

AT29C10241M容量的FLASH

ROM存儲器芯片；工作電壓為3.3V；60ICSI64LV16存儲器芯片與C54x芯片的地址線和數(shù)據(jù)線對應(yīng)連接；片選信號與C54x的數(shù)據(jù)存儲器片選信號直接連接，以選通外擴(kuò)數(shù)據(jù)存儲器；TMS320C54x的讀/寫控制信號與直接相連，以實現(xiàn)數(shù)據(jù)的讀/寫操作。

擴(kuò)展數(shù)據(jù)存儲器ICSI64LV16容量為64K；電源電壓為3.3V；ICSI64LV16數(shù)據(jù)存儲器與TMS320C54x的擴(kuò)展

外部存儲器擴(kuò)展電路

ADDRESS為地址總線；DATA為數(shù)據(jù)總線；為讀/寫信號(輸出)；為外部存儲器選通信號(輸出)；為數(shù)據(jù)空間選擇信號(輸出)；為程序空間選擇信號(輸出)；READY為數(shù)據(jù)準(zhǔn)備好信號(輸入)。

62②同步存儲器接口

數(shù)據(jù)、地址和控制總線用統(tǒng)一的時鐘進(jìn)行同步。

同步靜態(tài)存儲器:SBSRAM、ZBTSRAMSBSRAM(同步突發(fā)式靜態(tài)RAM)

讀寫速度高,而且是靜態(tài)RAM,不需要刷新。SBSRAM接口信號主要控制總線

●時鐘：CLK

●片選：CE1#、CE2、CE3#

●

寫：GW#、BW[d:a]#、BWE#

●

讀：OE#

●選通：ADSC#、ADSP#63TIDSP的SBSRAM接口特點接口信號DSP的EMIF信號SBSRAM信號SBSRAM功能SSADS#ADSC#地址選通SSOE#OE#輸出使能SSWE#WE#寫使能SSCLK/CLKOUT2/ECCLOUTCLKSBSRAM時鐘

常用的SBSRAM

●CY7C1339B-166AC128Kx32位、3.3v、166MHz

●CY7C1360B-166AC256Kx36位、3.3v、166MHz

●CY7C1380C-133AC512Kx36位、3.3v、133MHz

●

封裝：TQFP-100，不同容量的ZBTSRAM引腳兼容64TIDSPEMIFED[31:0]EA[n+2:2]BE[3:0]#CEx#SSADS#SSOE#SSWE#CLK﹡SBSRAMDQ[31:0]DQP[d:a]A[n:0]BW[d:a]#CE1#ADSC#OE#BWE#CLKGW#CE3#CE2ADSP#ADV#MODE#ZZ“0”“1”“1”“0”“1”“0”“0”“x”②TIDSP與SBSRAM接口框圖ZBTSRAM(零總線轉(zhuǎn)換延遲的同步SRAM)

無總線等待時間，無總線轉(zhuǎn)換?？刂瓶偩€

●時鐘：CLK、CKE

●片選：CE1#、CE2、CE3#

●

寫：BW[d:a]#、R/W#

●

讀：OE#

●選通：ADV/LD#常用的ZBTSRAM

●CY7C1354B-166AC256Kx36位、3.3v、166MHz

●CY7C1460V33-167AC1Mx36位、3.3v、167MHz

●CY7C1470V33-167AC2Mx36位、3.3v、167MHz

●

封裝：TQFP-100,不同容量的ZBTSRAM引腳兼容；66TIDSP與ZBTSRAM接口框圖TIDSPEMIFED[31:0]EA[n+2:2]BE[3:0]#CEx#SSADS#SSOE#SSWE#CLK﹡ZBTSRAMDQ[31:0]DQP[d:a]A[n:0]BW[d:a]#CE1#ADV/LD#OE#R/W#CLKCE3#CE2MODE#ZZ“0”“1”“0”“0”“0”

●C5501、C5502和C64x系列DSP不僅支持SBSRAM，還支持ZBTSRAM；SDRAM：同步訪問，讀寫操作需要時鐘；動態(tài)存儲，芯片需要定時刷新。而靜態(tài)RAM，不需要刷新。

同步動態(tài)存儲器SDRAM同步動態(tài)存儲器與同步靜態(tài)存儲器訪問的比較

●

靜態(tài)同步存儲器的訪問效率更高，尤其是隨機訪問時

●

同步動態(tài)存儲器容量大，價格便宜SDRAM接口信號數(shù)據(jù)總線DQ[15:0]地址總線存儲體選擇：BA[1:0]行地址/列地址/操作碼：A[12:0]68控制總線

●時鐘：CLK、CKE

●片選：CS#

●行地址選通：RAS#

●列地址選通：CAS#

●寫使能：WE#

●字節(jié)使能：DQML、DQMH常用的SDRAM

●HY57V641620HCLT-74Mx16位、3.3v、143MHz

●HY57V281620HCLT-78Mx16位、3.3v、143MHz

●HY57V561620CLT-K16Mx16位、3.3v、133MHz

●

封裝：TSOP-54，不同容量的SDRAM引腳兼容；TIDSP與SDRAM接口框圖TIDSPEMIFED[31:0]EA[n+2:2]BE[3:0]#CEx#SDCAS#SDRAS#SDWE#CLK﹡SDRAMDQ[31:0]A[n:0]BA[1:0]CS#CAS#OE#R/W#CKEEA[n+4:n+3]DQMx

C5501、C5502和C64x系列DSP提供CKE信號，其余DSP均無CKE信號，此時應(yīng)將SDRAM的CKE信號固定為高電平1；70

同步FIFO(FirstInputFirstOutput）

一種先進(jìn)先出的數(shù)據(jù)緩存器，與普通存儲器的區(qū)別是沒有外部讀寫地址線。

特點：使用起來非常簡單，但缺點就是只能順序?qū)懭霐?shù)據(jù)，順序讀出數(shù)據(jù)，其數(shù)據(jù)地址由內(nèi)部讀寫指針自動加1完成，不能像普通存儲器那樣可以由地址線決定讀取或?qū)懭肽硞€指定的地址。71（3）TIDSP外部存儲器接口

類型存儲器類型C2000C3xC54xC55xC62x/C67xC64x異步存儲器√√√√√√SBRAM√√√ZBTSRAM√√SDRAM√√√同步FIFO√√√數(shù)據(jù)寬度

－16位－－32位－16位8位16位32位8位16位32位8位16位32位64位72接口信號

數(shù)據(jù)總線

16-位：C2000、C54x、C5501和C64x的EMIFB

32-位：C3x、C5502、C5510、C62x/C67x64-位：C64x的EMIF

地址總線、片選、字節(jié)使能

只有C55x和C6000系列DSP有字節(jié)使能信號，支持多種數(shù)據(jù)寬度訪問。

讀寫控制信號②異步存儲器讀/寫控制信號：、、等；同步靜態(tài)存儲器讀/寫控制信號：、等；①時鐘：CLKMEM73④同步動態(tài)存儲器讀/寫控制信號：、等；⑤只有C55x和C6000系列DSP支持同步存儲器接口⑥C5509、C5510、C620x/C670x異步控制信號與同步控制信號分開⑦C5501、C5502、C621x/C671x和C64x異步、同步控制信號復(fù)用

配置能力

外部存儲器接口時鐘頻率①C2000、C3x存儲器接口時鐘頻率與CPU相同，不可配置；②F28x、C5000和C6000可通過存儲器全局控制寄存器來配置時鐘頻率；74

接口類型配置C2000、C3x和C54x只能接口異步存儲器，不可配置；C55x和C6000既可接口異步存儲器存儲器，也可接口同步存儲器，通過EMIF的CEx空間控制寄存器來配置；

存儲器訪問時序配置

異步存儲器接口C2000、C3x和C54x通過軟件插等待時間，寄存器只能配置讀/寫脈沖寬度；F28x、C55x和C6000通過空間控制寄存器可分別配置建立時間、讀/寫寬度和保持時間；②同步靜態(tài)存儲器75C5501、C5502和C64x通過第2級空間控制寄存器可配置同步靜態(tài)存儲器訪問時序，所以它們可以與各種

SBSRAM，ZBTSRAM，甚至同步FIFO接口；C5509、C5510和C62x/C67x不可配置同步靜態(tài)存儲器訪問時序；③

同步動態(tài)存儲器通過動態(tài)存儲器控制寄存器對動態(tài)存儲器訪問時序進(jìn)行配置；

在訪問外部存儲器之前，必須對它們進(jìn)行正確地配置；（4）DSP外部存儲電路的設(shè)計

目標(biāo)

DSP外部存儲器接口與各類存儲器之間硬件信號的正確連接；76

DSP外部存儲器接口與各類存儲器之間時序的相互匹配；

常見問題

DSP提供的外部存儲器接口的控制信號與存儲器芯片所需的控制信號不完全一致；

對多種數(shù)據(jù)寬度訪問的支持

DSP外部存儲器接口與存儲芯片是否均提供字節(jié)使能信號；

數(shù)據(jù)、地址線在PCB布線時的等效交換5、I/O接口電路擴(kuò)展通用I/O引腳：BIO和XF

BIO（分支轉(zhuǎn)移控制輸入引腳）：用來監(jiān)控外圍設(shè)備；

XF（外部標(biāo)志輸出引腳）：向外部器件發(fā)信號。

如：SSBXXF；引腳置1RSBXXF

；引腳復(fù)位TMS320C54x的

I/O資源包括：

BSP引腳用作通用I/O

HPI的數(shù)據(jù)線引腳用作通用I/O引腳HPI接口的8位雙向數(shù)據(jù)總線可以用做通用的I/O引腳。實現(xiàn)方法：通用I/O控制寄存器(GPIOCR)和通用I/O狀態(tài)寄存器(GPIOSR)用來控制HPI數(shù)據(jù)引腳的通用I/O功能。使用方法與外部存儲器的接口方法相同，用控制信號IOSTRB代替MSTRB。I/O接口擴(kuò)展

TMS320C54x的64K字I/O空間必須通過外加緩沖或鎖存電路，配合外部I/O讀寫控制時序構(gòu)成片外外設(shè)的控制電路。下圖中采用數(shù)據(jù)/地址鎖存器(74HC273)和CPLD給C54x擴(kuò)展了一個8位輸出口。79鍵盤I/O擴(kuò)展應(yīng)用擴(kuò)展的鍵盤為5×3矩陣式TMS320C54x通過74HC573的鍵盤擴(kuò)展

80

顯示器的接口設(shè)計

EPSON液晶顯示模塊TCM-A0902為例

TCM-A0902與TMS320C54x芯片的連接如圖6、電平轉(zhuǎn)換

為什么需要電平轉(zhuǎn)換

DSP系統(tǒng)中難免存在5v和3.3v混合的現(xiàn)象

I/O為3.3v供電的DSP，其輸入信號電平不允許超過

電源電壓3.3v

5v器件輸出信號高電平可達(dá)4.4v，長時間超常工作會損壞DSP器件電平變換的方法

總線收發(fā)器（BUSTransceiver）常用器件：SN74LVTH245A(8位)、SN74LVTH16245A(16位)特點：3.3v供電，需進(jìn)行方向控制，延遲：3.5ns，驅(qū)

動：-32/64mA，輸入容限：5v

應(yīng)用：數(shù)據(jù)、地址和控制總線的驅(qū)動

總線開關(guān)（BUSSwitch）常用器件：SN74CBTD3384(10位)、SN74CBTD16210(20位)特點：5v供電，無需方向控制，延遲：0.25ns，驅(qū)動能

力不增加

應(yīng)用：適用于信號方向靈活、且負(fù)載單一的應(yīng)用，如

McBSP等外設(shè)信號的電平變換

2選1切換器（1of2Multiplexer）常用器件：SN74CBT3257(4位)、SN74CBT16292(12位)特點：實現(xiàn)2選1，4.1v供電，無需方向控制，延遲：

0.25ns，驅(qū)動能力不增加

應(yīng)用：適用于多路切換信號、且需要進(jìn)行電平變換的應(yīng)

用，如雙路復(fù)用的McBSP。

CPLD

3.3v供電，但輸入容限為5v，并且延遲較大：>7ns

適用于少量的對延遲要求不高的輸入信號。電阻分壓

10K歐姆和20K歐姆串聯(lián)分壓，5v×20÷（10+20）≈3.3v。7、JTAG仿真接口單片DSP仿真連接JTAGTMS1234567891011121413TD1PD(+5V)TD0TCK_RETTCKEMU0TRSTGNDNCGNDGNDGNDEMU1123456789101112MPSDPD(+5V)H3EMU0GNDNCGNDGNDGNDEMU1EMU2EMU3GND

仿真器

是硬件電路，可讓用戶借助指令系統(tǒng)控制DSP運行。仿真器可通過DSP上的JTAG/MPSD邏輯與TIDSP通信，連在PC機的并口、USB口或插卡上。仿真頭的電纜為6～8英寸，連接仿真盒到目標(biāo)系統(tǒng)。JTAG(JointTestActionGroup)是IEEE的標(biāo)準(zhǔn)接口，連接最小系統(tǒng)板和仿真器，實現(xiàn)DSP對仿真器的訪問。主要用于芯片的測試、調(diào)試以及編程；JTAG接口的連接要和仿真器上的接口一致；

MPSD是TI內(nèi)部的標(biāo)準(zhǔn)，它誕生在JTAG之前。JTAG可以實現(xiàn)對多芯片的測試、調(diào)試以及編程；MPSD只能對單芯片測試或調(diào)試。JTAG用于TI的現(xiàn)有和將來有的DSP和ARM；MPSD只用于TMS320C30/C31/C32這三種DSP。JTAG接口各引腳的含義請參閱DSP的引腳說明。DSPEMU0EMU1TRSTTMSTD1TD0vcc仿真插頭TD1PD(+5V)TD0TCKEMU0TRSTGNDEMU1TCKTMSTCK_RETvcc如果仿真器和最小系統(tǒng)板之間的連接電纜不超過6英寸，可采用下圖的接法。注：DSP的EMU0（仿真中斷引腳0）和EMU1引腳都需要接上拉電阻（高電平有效），推薦阻值為4.7K或10K。如果仿真器和最小系統(tǒng)板之間的連接電纜超過6英寸，必須采用下圖的接法，在數(shù)據(jù)傳輸線上加驅(qū)動。DSPEMU0EMU1TRSTTMSTD1TD0vcc仿真插頭TD1PD(+5V)TD0TCKEMU0TRSTGNDEMU1TCKTMSTCK_RETvcc多片DSP仿真連接如果系統(tǒng)板上有多個DSP，則多個DSP之間的JTAG接口采用菊花鏈的方式連接在一起，如下圖示。8、A/D和D/A接口設(shè)計

（1）并行D/A（TLC7528）與C5402的接口設(shè)計

TLC7528是雙路、8位并口數(shù)字模擬轉(zhuǎn)換器，具有單獨的片內(nèi)數(shù)據(jù)鎖存器。電路如下圖示，5V電源供電。利用DSP的IS與地址線A15經(jīng)過譯碼產(chǎn)生片選信號CS。/DACA、/DACB為輸出通道選擇信號，本電路只使用一個輸出DACA，直接將此引腳和/CS短接。選擇單極性輸出，RFBA端輸入運放反饋信號。模擬電壓信號從VOA輸出。（2）

串行DAC（TLC5617）與C5402的接口設(shè)計

TLC5617符合SPI數(shù)字通信協(xié)議，而C54xx系列DSP芯片的多通道緩沖串口(McBSP)工作于時鐘停止模式時與SPI協(xié)議兼容。發(fā)送時鐘信號(CLKX)對應(yīng)于SPI協(xié)議中的串行時鐘信號(SCLK)，發(fā)送幀同步信號(FSX)對應(yīng)于從設(shè)備使能信號(CS)。TLC5617與C5402的McBSP0接口連接如圖所示。8、未用的輸入輸出引腳的處理

未用的輸入引腳不能懸空不接，而應(yīng)將它們上拉或下拉為固定的電平關(guān)鍵的控制輸入引腳，如Ready、Hold等，應(yīng)固定接為適當(dāng)?shù)臓顟B(tài)。Ready引腳應(yīng)固定接為有效狀態(tài)；Hold引腳應(yīng)固定接為無效狀態(tài)；無連接（NC）和保留（RSV）引腳NC引腳，除非特殊說明，通常懸空不接；RSV引腳，應(yīng)根據(jù)數(shù)據(jù)手冊具體決定接還是不接；非關(guān)鍵的輸入引腳

將它們上拉或下拉為固定的電平，以降低功耗。

未用的輸出引腳可以懸空不接

未用的I/O引腳

如果缺省狀態(tài)為輸入引腳，則作為非關(guān)鍵的輸入引腳處理，上拉或下拉為固定的電平；

如果缺省狀態(tài)為輸出引腳，則可懸空不接；9、BOOT引導(dǎo)方式及設(shè)計Bootloader由TI在生產(chǎn)芯片時預(yù)先燒制在DSP芯片內(nèi)ROM中的啟動程序。（1）BOOTLOADER起始地址：0FF80h；（2）作用：將存儲在外部的代碼程序傳送到目標(biāo)系統(tǒng)CPU指定的高速程序存儲器中并開始執(zhí)行，完成自啟動。（3）BOOTLOADER的引導(dǎo)模式：

★主機接口(HPI)引導(dǎo)模式主機中斷信號(HINT)為低電平，則選用了主機接口HPI引導(dǎo)模式。由外部處理器(即主機)將執(zhí)行代碼通過C5402的HPI口搬移到C5402片內(nèi)RAM。★16位／8位并行存儲器引導(dǎo)模式程序代碼從數(shù)據(jù)存儲器傳輸?shù)匠绦虼鎯ζ?包括8bit/16bit位寬格式。C5402通過其數(shù)據(jù)和地址總線從數(shù)據(jù)空間讀取自舉啟動表(BootTable)。自舉啟動表內(nèi)容包括：需要搬移的代碼段，每個段的目的地址，程序入口地址和其他配置信息?！?/p>

16位／8位并行I／O口引導(dǎo)模式把程序代碼從I／O口空間地址0h處傳輸?shù)絻?nèi)部或外部的程序存儲器。

C54X與外部通信時使用BIO和XF作為握手線，完成數(shù)據(jù)的交換。93★串口引導(dǎo)模式通過工作在標(biāo)準(zhǔn)模式的多通道緩沖串口(McBSP)接收自舉啟動表，并根據(jù)自舉啟動表中的信息裝載代碼。串口引導(dǎo)模式可以使用緩沖串口(BSP)或工作在標(biāo)準(zhǔn)模式的時分多路串口(TDM)

。McBSP0支持8bit模式，MCBSP1支持16bit模式。10、硬件設(shè)計的其他因素的考慮

特殊的邏輯用CPLD實現(xiàn)

高集成度，高可靠性；

時序關(guān)系整齊，延遲一致；

易于修改，易于實現(xiàn)復(fù)雜的組合或時序邏輯；94

讀/寫控制、時鐘、電源、地等重要信號應(yīng)加測試點、或連接至連接器、或邏輯分析儀插頭上，方便今后的硬件調(diào)試

特殊的信號加0歐電阻，實現(xiàn)不同的配置，或方便硬件調(diào)試

設(shè)置手動復(fù)位開關(guān)，方便硬件調(diào)試§7.3DSP在視頻監(jiān)控中的應(yīng)用1需求分析

視頻多通道PAL/NTSC標(biāo)準(zhǔn)模擬視頻輸入：CVBS或Y/C

1通道PAL/NTSC標(biāo)準(zhǔn)模擬視頻輸出：CVBS或Y/C，用于視頻預(yù)覽和測試

音頻多通道標(biāo)準(zhǔn)模擬音頻輸入：麥克風(fēng)輸入或立體聲輸入多通道標(biāo)準(zhǔn)模擬音頻輸出：立體聲輸入出，用于音頻輸入測試

攝像頭云臺控制：異步串口

狀態(tài)、故障報警：數(shù)字量輸入/輸出

大容量存儲器和高速數(shù)字處理：DSP+SDRAM+Flash

數(shù)據(jù)傳輸和存儲

PCI總線、以太網(wǎng)接口、HPI接口

ATA硬盤接口

其他：實時時鐘RTC、硬件加密2系統(tǒng)構(gòu)成功能框圖ESAM（加密）視頻輸入0/輸出視頻輸入1－3VIDEOPORTMDIOEMACMCASPTMS320DM642電源SVS音頻輸入輸出時鐘10M/100以太網(wǎng)UART/ATA/數(shù)字IO存儲器PCIBUSDSP應(yīng)用系統(tǒng)擴(kuò)展實例

-VPM64271215150AIC23SDRAMFLASH5221167523160VideoPortMcASPEMIFCPLDPCIPCI/EMAC/HPI3電源+5VSVSVCCWDIMRRESETTPS3823-33ManualResetTMS320DM642ResetXFVcoreVI/OINENDC/DCControllerWithswitchOUTPGTPS54310CompensationNetworkOUTDC/DCControllerWithswitchINENTPS54310CompensationNetwork

需要電源種類

TMS320DM642Vcore:+1.4V@800AVI/O:+3.3V@160mA先Vcore上電后VI/O上電

TVP5150(視頻解碼器)

數(shù)字接口電源:+3.3V

視頻數(shù)字/模擬:+1.8V

SAA7121(視頻編碼器)和AIC23（音頻Codec）數(shù)字/模擬:+3.3V

CBT3245和CBT3257(選擇開關(guān)，進(jìn)行電平轉(zhuǎn)換)

+4.1V輸入電源：PCI插槽或獨立插頭：+5V

輸出電壓：Vcore=可調(diào)@1AVI/O=3.3V@3A電源/系統(tǒng)檢測：檢測3.3V提供手動、上電和看門狗復(fù)位功耗：P＝II/O*(5V-VI/O+Icore*(VI/O-Vcore)

采用SWIFT軟件產(chǎn)生:+1.4V@1.5A和數(shù)字+3.3V@3A4時鐘

需要時鐘輸入的器件TMS320DM642CPU主時鐘：600MEMIF時鐘：133MMcASP主時鐘：256×fs片上無OSC片上有PLL:×6或×12時鐘信號電平＋3.3VBCM5221以太網(wǎng)收發(fā)器：25MHzTL16C752控制器：30.72MHzTVP5150視頻解碼器：14.31818MHzSAA7121視頻編碼器：27MHz硬件加密模塊ESAM：3.57MHzTLV320AIC23音頻Codec：384×Fs設(shè)計限制視頻編碼應(yīng)與視頻解碼同步，TVP5150的27MHz輸出直接給SAA7121的27MHz輸入音頻Codec應(yīng)與視頻解碼同步，TVP5150的27MHz時鐘經(jīng)過PLL后給出McASP的時鐘輸入CPU主時鐘：50MHz×126個時鐘頻率：

25M、50M、133M、3.57M14.31818M、30.72M采用2片可編程時鐘芯片CY22381McASP和TLV320AIC主時鐘采用專用的可編程視頻/音頻同步數(shù)字鎖相環(huán)PLL1708實現(xiàn)。時鐘實現(xiàn)Y1X1X210.000MHz133MHz50MHz25MHzCLKACY22381CLKBCLKCX1X230.72MHz14.318MHz3.57MHzCLKACY22381CLKBCLKCX1X2384XFSSCK01SCK02SCK03256XFSSCK00MSMDMC27MHzPLL17085VPM642的存儲器接口DM642EMIF/CE0/CE1SDRAMMT55L512L18PFLASHAm29LV033CCPLD分頁片內(nèi)存儲器的分配統(tǒng)一的4G×8bit物理空間外部存儲接口64bit數(shù)據(jù)總線：D【63：0】20bit地址總線：A【22：3】8根字節(jié)使能：BE【7：0】讀/寫控制:ARE/AOE/AWE4個存儲空間：CE【3：0】接口多種存儲器類型：異步存儲器、靜態(tài)同步存儲器、動態(tài)同步存儲器等支持多種數(shù)據(jù)寬度訪問：8/16/32/64bit訪問每個存儲空間通過全局存儲器控制器、CEX存儲器控制、SDRAM控制器訪問跟配置3種boot方式：TMS320DM642存儲器映射程序/數(shù)據(jù)空間以字節(jié)為單位統(tǒng)一編址，其片上存儲器、片上外設(shè)及外部存儲器接口（EMIF）均映射到該4G字節(jié)空間占用存儲器的外擴(kuò)資源SDRAM：4M×64bitFlash：4M×8bitUART：2×8×8bit板上寄存器：n×8bit若干個8位狀態(tài)/控制寄存器ATA硬盤接口：2×8×16bit存儲空間的分配：CE0：配置64bitSDRAM接口

SDRAM：0x80000000-0x81FFFFFF無boot：復(fù)位后，直接從0地址開始執(zhí)行程序

HPIBoot：RESET后，主機開始初始化DM642，加載程序，從0開始執(zhí)行程序ROMBoot：RESET后，EDMA自動拷貝CE1空間的1K字節(jié)到地址0開始執(zhí)行CE1:采用ROMBOOT時，CE1空間必須配置8bit異步存儲器接口（32M字節(jié)）

Flash：0x90000000－0x90070000（512K），用分頁技術(shù)（PA21:19實現(xiàn)4M字節(jié)）

UART：0x90080000－0x9008000F（16字節(jié))CE2：配置為16位異步存儲器接口ATA硬盤接口：0xA0000000－0xA000000F（32字節(jié))

板上寄存器：0x9008001X6PCI/HPI/以太網(wǎng)接口DM642支持多種外部接口，包括PC