第3章 邏輯門(mén)電路

3.邏輯門(mén)電路3.1MOS邏輯門(mén)電路3.2

TTL邏輯門(mén)電路（略）*3.3

射極耦合邏輯門(mén)電路(自學(xué))*3.4

砷化鎵邏輯門(mén)電路(自學(xué))3.5

邏輯描述中的幾個(gè)問(wèn)題3.6

邏輯門(mén)電路使用中的幾個(gè)實(shí)際問(wèn)題教學(xué)基本要求：1、了解半導(dǎo)體器件的開(kāi)關(guān)特性。2、熟練掌握基本邏輯門(mén)（與、或、與非、或非、異或門(mén)）、三態(tài)門(mén)、OD門(mén)（OC門(mén)）和傳輸門(mén)的邏輯功能。3、學(xué)會(huì)門(mén)電路邏輯功能分析方法。4、掌握邏輯門(mén)的主要參數(shù)及在應(yīng)用中的接口問(wèn)題。3.1MOS邏輯門(mén)3.1.1

數(shù)字集成電路簡(jiǎn)介3.1.2

邏輯門(mén)的一般特性3.1.3

MOS開(kāi)關(guān)及其等效電路3.1.4

CMOS反相器3.1.5

CMOS邏輯門(mén)電路3.1.6

CMOS漏極開(kāi)路門(mén)和三態(tài)輸出門(mén)電路3.1.7

CMOS傳輸門(mén)3.1.8

CMOS邏輯門(mén)電路的技術(shù)參數(shù)3.1.1數(shù)字集成電路簡(jiǎn)介概述:TTL電路問(wèn)世幾十年來(lái)，經(jīng)過(guò)電路結(jié)構(gòu)的不斷改進(jìn)和集成工藝的逐步完善，至今仍廣泛應(yīng)用，幾乎占據(jù)著數(shù)字集成電路領(lǐng)域的半壁江山。把若干個(gè)有源器件和無(wú)源器件及其連線，按照一定的功能要求，制做在同一塊半導(dǎo)體芯片上，這樣的產(chǎn)品叫集成電路。若它完成的功能是邏輯功能或數(shù)字功能，則稱為邏輯集成電路或數(shù)字集成電路。最簡(jiǎn)單的數(shù)字集成電路是集成邏輯門(mén)。集成邏輯門(mén)，按照其組成的有源器件的不同可分為兩大類：一類是雙極性晶體管邏輯門(mén)；另一類是單極性絕緣柵場(chǎng)效應(yīng)管邏輯門(mén)，簡(jiǎn)稱MOS門(mén)。雙極性晶體管邏輯門(mén)主要有TTL門(mén)(晶體管-晶體管邏輯門(mén))、ECL門(mén)(射極耦合邏輯門(mén))和IIL門(mén)(集成注入邏輯門(mén))等。單極性MOS門(mén)主要有PMOS門(mén)(P溝道增強(qiáng)型MOS管構(gòu)成的邏輯門(mén))、NMOS門(mén)(N溝道增強(qiáng)型MOS管構(gòu)成的邏輯門(mén))和CMOS門(mén)(利用PMOS管和NMOS管構(gòu)成的互補(bǔ)電路構(gòu)成的門(mén)電路，故又叫做互補(bǔ)MOS門(mén)。1、邏輯門(mén):實(shí)現(xiàn)基本邏輯運(yùn)算和復(fù)合邏輯運(yùn)算的單元電路。2、邏輯門(mén)電路的分類二極管門(mén)電路三極管門(mén)電路TTL門(mén)電路MOS門(mén)電路PMOS門(mén)CMOS門(mén)邏輯門(mén)電路分立門(mén)電路集成門(mén)電路NMOS門(mén)

根據(jù)制造工藝不同可分為單極型和雙極型兩大類。門(mén)電路中晶體管均工作在開(kāi)關(guān)狀態(tài)。首先介紹晶體管和場(chǎng)效應(yīng)管的開(kāi)關(guān)特性。然后介紹兩類門(mén)電路。注意：各種門(mén)電路的工作原理，只要求一般掌握；而各種門(mén)電路的外部特性和應(yīng)用是要求重點(diǎn)。當(dāng)代門(mén)電路（所有數(shù)字電路）均已集成化。（1）CMOS集成電路:廣泛應(yīng)用于超大規(guī)模、甚大規(guī)模集成電路

4000系列74HC74HCT74VHC74VHCT速度慢與TTL不兼容抗干擾功耗低74LVC74VAUC速度加快與TTL兼容負(fù)載能力強(qiáng)抗干擾功耗低速度兩倍于74HC與TTL兼容負(fù)載能力強(qiáng)抗干擾功耗低低(超低)電壓速度更加快與TTL兼容負(fù)載能力強(qiáng)抗干擾功耗低

74系列74LS系列74AS系列

74ALS（2）TTL集成電路:廣泛應(yīng)用于中大規(guī)模集成電路3.1.2邏輯門(mén)電路的一般特性1.輸入和輸出的高、低電平2.噪聲容限3.傳輸延遲時(shí)間4.功耗5.延時(shí)功耗積6.扇入與扇出數(shù)正邏輯：高電平表示1，低電平表示0負(fù)邏輯：高電平表示0，低電平表示11.輸入和輸出的高、低電平門(mén)電路中以高/低電平表示邏輯狀態(tài)的1、0。而高/低電平都允許有一定的變化范圍。如74HC系列CMOS邏輯電路中，輸入電壓在3.5V-5.0V范圍對(duì)應(yīng)高電平邏輯1，而0V-1.5V范圍對(duì)應(yīng)低電平邏輯0。

vO

vI

驅(qū)動(dòng)門(mén)G1

負(fù)載門(mén)G2

1

1

輸出高電平的下限值

VOH(min)輸入低電平的上限值VIL(max)輸入高電平的下限值VIH(min)輸出低電平的上限值

VOL(max)輸出高電平+VDD

VOH(min)VOL(max)

0

G1門(mén)vO范圍

vO

輸出低電平

輸入高電平VIH(min)

VIL(max)

+VDD

0

G2門(mén)vI范圍

輸入低電平

vI

詳見(jiàn)教材70頁(yè)的表3.1.2不同系列的集成電路，輸入和輸出為邏輯1或0所對(duì)應(yīng)的電壓范圍也不同。一般廠家在數(shù)據(jù)手冊(cè)中都給出如下4種邏輯電平參數(shù)：VNH

—當(dāng)前一級(jí)門(mén)輸出高電平的最小值時(shí)允許負(fù)向噪聲電壓的最大值。負(fù)載門(mén)輸入高電平時(shí)的噪聲容限：VNL—當(dāng)前一級(jí)門(mén)輸出低電平的最大值時(shí)允許正向噪聲電壓的最大值負(fù)載門(mén)輸入低電平時(shí)的噪聲容限：2.

噪聲容限VNH=VOH(min)－VIH(min)

VNL=VIL(max)－VOL(max)在保證輸出電平不變的條件下，輸入電平允許波動(dòng)的范圍。它表示門(mén)電路的抗干擾能力。

1

驅(qū)動(dòng)門(mén)

vo

1

負(fù)載門(mén)

vI

噪聲

類型參數(shù)74HCVDD=5V74HCTVDD=5V74LVCVDD=3.3V74AUCVDD=1.8VtPLH或tPHL(ns)782.10.93.傳輸延遲時(shí)間傳輸延遲時(shí)間是表征門(mén)電路開(kāi)關(guān)速度的參數(shù)，它說(shuō)明門(mén)電路在輸入脈沖波形的作用下，其輸出波形相對(duì)于輸入波形延遲了多長(zhǎng)的時(shí)間。CMOS電路傳輸延遲時(shí)間

tPHL

輸出

50%

90%

50%

10%

tPLH

tf

tr

輸入

50%

50%

10%

90%

4.功耗靜態(tài)功耗：指的是當(dāng)電路沒(méi)有狀態(tài)轉(zhuǎn)換時(shí)的功耗，即門(mén)電路空載時(shí)電源總電流ID與電源電壓VDD的乘積。5.延時(shí)功耗積是速度功耗綜合性的指標(biāo).延時(shí)功耗積，用符號(hào)DP表示 扇入數(shù)：取決于邏輯門(mén)的輸入端的個(gè)數(shù)。如：一個(gè)3輸入端的與非門(mén)，其扇入數(shù)NI為3。6.扇入與扇出數(shù)動(dòng)態(tài)功耗：指的是電路在輸出狀態(tài)轉(zhuǎn)換時(shí)的功耗，對(duì)于TTL門(mén)電路來(lái)說(shuō)，靜態(tài)功耗是主要的。CMOS電路的靜態(tài)功耗非常低，CMOS門(mén)電路有動(dòng)態(tài)功耗扇出數(shù)：是指其在正常工作情況下，所能帶同類門(mén)電路的最大數(shù)目。

（a)帶拉電流負(fù)載當(dāng)驅(qū)動(dòng)門(mén)輸出高電平時(shí)，將有電流IOH從驅(qū)動(dòng)門(mén)拉出而流入負(fù)載門(mén)。若負(fù)載門(mén)的個(gè)數(shù)增加，總的拉電流將增加，會(huì)引起輸出高電壓的降低。但不得低于輸出高電平的下限值，這就限制了負(fù)載門(mén)的個(gè)數(shù)。

高電平扇出數(shù):IOH:驅(qū)動(dòng)門(mén)輸出端的高電平電流IIH:負(fù)載門(mén)的輸入電流。負(fù)載門(mén)的輸入電流(b)帶灌電流負(fù)載當(dāng)驅(qū)動(dòng)門(mén)輸出低電平時(shí)，負(fù)載電流IOL流入驅(qū)動(dòng)門(mén)，它是負(fù)載門(mén)輸入端電流IIL之和。當(dāng)負(fù)載門(mén)的個(gè)數(shù)增加時(shí)，總的灌電流IOL將增加，同時(shí)也將引起輸出低電壓VOL的升高。故當(dāng)輸出為低電平，并且保證不超過(guò)輸出低電平的上限值時(shí)，驅(qū)動(dòng)門(mén)所能驅(qū)動(dòng)同類門(mén)的個(gè)數(shù)為：IOL

：驅(qū)動(dòng)門(mén)的輸出低電平電流 IIL：負(fù)載門(mén)輸入端電流 一般要計(jì)算才能得到扇出數(shù)，詳見(jiàn)教材74頁(yè)。電路類型電源電壓/V傳輸延遲時(shí)間/ns靜態(tài)功耗/mW功耗－延遲積/mW-ns直流噪聲容限輸出邏輯擺幅/VVNL/VVNH/VTTLCT54/74＋510151501.22.23.5CT54LS/74LS＋57.52150.40.53.5HTL＋158530255077.513ECLCE10K系列－5.2225500.1550.1250.8CE100K系列－4.50.7540300.1350.1300.8CMOSVDD=5V＋5455×10－3225×10－32.23.45VDD=15V＋151215×10－3180×10－36.59.015高速CMOS＋581×10－38×10－31.01.55各類數(shù)字集成電路主要性能參數(shù)的比較3.1.3

MOS開(kāi)關(guān)及其等效電路：MOS管工作在可變電阻區(qū)，輸出低電平:MOS管截止，輸出高電平（1）當(dāng)υI

<VT（2）當(dāng)υI

>VT（a）N溝道MOS管開(kāi)關(guān)電路（b）N溝道MOS管的輸出特性曲線：iD=f(VDS)對(duì)應(yīng)不同的VGS下的一組曲線。Vi=VGs.Vo=VDs漏極d柵極g源極s開(kāi)啟電壓（閥值電壓）：開(kāi)始形成溝道時(shí)的柵極電壓。Vo（Vds）與iD（漏極和源極之間的電流）之間的關(guān)系直流負(fù)載線：VGS<VT，iD=0,:iD

基本上由VGS決定，與VDS

關(guān)系不大:當(dāng)VDS較低（近似為0）,VGS一定時(shí),

這個(gè)電阻受VGS控制、可變。(恒流區(qū))1.MOS管的開(kāi)關(guān)作用故：MOS管D-S間相當(dāng)于一個(gè)由VI（vGS）控制的無(wú)觸點(diǎn)開(kāi)關(guān)。MOS管工作在可變電阻區(qū)，相當(dāng)于開(kāi)關(guān)“閉合”，輸出為低電平。MOS管截止，相當(dāng)于開(kāi)關(guān)“斷開(kāi)”，輸出為高電平。a.當(dāng)輸入為低電平時(shí)：b.當(dāng)輸入為高電平時(shí)：MOS管輸入波形MOS管輸出波形2.MOS管的開(kāi)關(guān)特性見(jiàn)右圖：由于MOS管的中電容的存在，使其在導(dǎo)通和閉合兩狀態(tài)間轉(zhuǎn)換時(shí)，會(huì)受到電容充放電過(guò)程的影響。故輸出電壓的波形與輸入端的理想波形已不一樣。（上下沿變緩；滯后）1.工作原理N溝道管開(kāi)啟電壓VGS(th)N記為VTN;P溝道管開(kāi)啟電壓VGS(th)P記為VTP;要求滿足VDDVTN+|VTP|;輸入低電平為0V；高電平為VDD;（1）輸入為低電平0V時(shí)；T2截止；T1導(dǎo)通。iD=0，=VDD;（2）輸入為高電平VDD時(shí)；T1截止；T2導(dǎo)通。iD=0，=0V;結(jié)論：輸入與輸出間是邏輯非關(guān)系。3.1.4CMOS反相器由N溝道和P溝道兩種MOSFET組成的電路稱為互補(bǔ)MOS或CMOS電路。TPTN柵極接在一起漏極接在一起

特點(diǎn)：靜態(tài)功耗近似為0；電源電壓可在很寬的范圍內(nèi)選取。

在正常工作狀態(tài)，T1與T2輪流導(dǎo)通，即所謂互補(bǔ)狀態(tài)。

CC4000系列CMOS電路的VDD可在3－18V之間選取。AL1+VDD+10VD1S1vivOTNTPD2S20V+10VvivGSNvGSPTNTPvO0V

0V-10V截止導(dǎo)通10V10V10V

0V導(dǎo)通截止0V若VTN=2V，VTP=-2V，邏輯圖邏輯表達(dá)式vi(A)0vO(L)1邏輯真值表10有：P溝道MOS管輸出特性曲線輸入高電平時(shí)的工作情況輸入低電平時(shí)的工作情況TP為負(fù)載管時(shí)：VTN電壓傳輸特性2.電壓傳輸特性和電流傳輸特性T2截止，T1導(dǎo)通。T1截止，T2導(dǎo)通總有一只MOS管截止，故iD接近0值總有一個(gè)MOS管工作在飽和區(qū)，另一個(gè)管工作在可變電阻區(qū)。故iD較大功耗大閾值電壓閾值電壓為VDD

的一半，特性對(duì)稱特點(diǎn)：轉(zhuǎn)折區(qū)變化率大，特性更接近理想開(kāi)關(guān)。輸入電壓為VDD/2時(shí)，iD較大，因此不應(yīng)使其長(zhǎng)期工作在CD段。在動(dòng)態(tài)情況下，電路的狀態(tài)會(huì)通過(guò)BE段，使動(dòng)態(tài)功耗不為0；而且輸入信號(hào)頻率越高，動(dòng)態(tài)功耗也越大，這成為限制電路扇出系數(shù)的主要因素。3.CMOS反相器的工作速度由于電路具有互補(bǔ)對(duì)稱的性質(zhì)，它的開(kāi)通時(shí)間（充電過(guò)程）與關(guān)閉時(shí)間（放電過(guò)程）是相等的。平均延遲時(shí)間：10ns。

CMOS反相器用于驅(qū)動(dòng)其他MOS器件時(shí)，帶電容負(fù)載。負(fù)載電容充電A

BTN1TP1

TN2TP2L00011011截止導(dǎo)通截止導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通截止截止導(dǎo)通截止截止截止截止導(dǎo)通導(dǎo)通1110與非門(mén)1.CMOS與非門(mén)vA+VDD+10VTP1TN1TP2TN2ABLvBvLAB&VTN=2VVTP=-2V0V10VN輸入的與非門(mén)的電路?輸入端增加有什么問(wèn)題?3.1.5CMOS邏輯門(mén)詳見(jiàn)教材80頁(yè)特點(diǎn)：N溝道管串聯(lián)、P溝道管并聯(lián)。L=AB或非門(mén)2.CMOS或非門(mén)+VDD+10VTP1TN1TN2TP2ABLA

B

TN1TP1TN2TP2L00011011截止導(dǎo)通截止導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通截止截止導(dǎo)通截止截止截止截止導(dǎo)通導(dǎo)通1000AB≥10V10VVTN=2VVTP=-2VN輸入的或非門(mén)的電路的結(jié)構(gòu)?輸入端增加有什么問(wèn)題?特點(diǎn)：N溝道管并聯(lián)、P溝道管串聯(lián)。詳見(jiàn)教材80頁(yè)3.異或門(mén)電路=A⊙B4.輸入保護(hù)電路和緩沖電路

CMOS邏輯門(mén)通常要接輸入、輸出保護(hù)電路和緩沖電路，以規(guī)范電路的輸入和輸出邏輯電平。即采用緩沖電路能統(tǒng)一參數(shù)，使不同內(nèi)部邏輯集成邏輯門(mén)電路具有相同的輸入和輸出特性。二極管保護(hù)電路靜電保護(hù)二極管（1）輸入端保護(hù)電路:(a)0<vI<VDD+vDF(b)vI>

VDD+vDF

二極管導(dǎo)通電壓：vDF(c)vI

<

-

vDF

當(dāng)輸入電壓不在正常電壓范圍時(shí),二極管導(dǎo)通，限制了電容兩端電壓的增加,保護(hù)了輸入電路。D1、D2截止D1導(dǎo)通,D2截止vG

=

VDD+vDFD2導(dǎo)通,D1截止vG=

-

vDF

RS和MOS管的柵極電容組成積分網(wǎng)絡(luò)，使輸入信號(hào)的過(guò)沖電壓延遲且衰減后到柵極。

D2---分布式二極管(iD大)MOS管的柵極電位（2）CMOS邏輯門(mén)的緩沖電路輸入、輸出端加了反相器作為緩沖電路，所以電路的邏輯功能也發(fā)生了變化?；蚍情T(mén)增加了緩沖器后的邏輯功能為與非功能?；具壿嬰娐份敵鼍彌_電路輸入緩沖電路（或非門(mén)）1.CMOS漏極開(kāi)路門(mén)（1）CMOS漏極開(kāi)路門(mén)的提出線與是指具有高阻輸出的器件（各類門(mén)電路），直接連接，自動(dòng)完成“與”邏輯的功能的連接方式。即“輸出短接”。線與在一定情況下會(huì)產(chǎn)生低阻通路，大電流有可能導(dǎo)致器件的損毀，并且無(wú)法確定輸出是高電平還是低電平。這一問(wèn)題可以采用漏極開(kāi)路（OD）門(mén)來(lái)解決。

漏極開(kāi)路是指CMOS門(mén)輸出電路只有NMOS管，且其漏極是開(kāi)路的。

3.1.6CMOS漏極開(kāi)路（OD）門(mén)和三態(tài)輸出門(mén)電路+VDDTN1TN2AB+VDDAB01注：普通CMOS門(mén)不能接成“線與”形式。低阻通路（2）漏極開(kāi)路的與非門(mén)電路結(jié)構(gòu)與邏輯符號(hào)(c)可以實(shí)現(xiàn)“線與”功能;+VDDVSSTP1TN1TP2TN2ABL電路邏輯符號(hào)(b)與非邏輯不變漏極開(kāi)路門(mén)輸出連接(a)工作時(shí)必須外接電源和電阻;漏極開(kāi)路的符號(hào)漏極開(kāi)路輸出(3)上拉電阻對(duì)OD門(mén)動(dòng)態(tài)性能的影響

Rp的值愈小，負(fù)載電容的充電時(shí)間常數(shù)亦愈小，因而開(kāi)關(guān)速度愈快。但功耗大,且可能使輸出電流超過(guò)允許的最大值IOL(max）

。電路帶電容負(fù)載10CL

Rp的值大，可保證輸出電流不能超過(guò)允許的最大值IOL(max）、功耗小。但負(fù)載電容的充電時(shí)間常數(shù)亦愈大，開(kāi)關(guān)速度因而愈慢。

最不利的情況：只有一個(gè)OD門(mén)導(dǎo)通，輸出為低電平；其他門(mén)截止，輸出為高電平時(shí)，負(fù)載電流將全部流向?qū)ǖ腛D門(mén)。110為保證低電平輸出OD門(mén)的輸出電流不能超過(guò)允許的最大值IOL(max)且VO=VOL(max），RP不能太小（此時(shí)RP起限流作用）。(a)當(dāng)VO=VOL+VDDIILRP&&&&n…&m&…kIIL（total)IOL（max)流過(guò)RP的電流（4）上拉電阻的計(jì)算(b)當(dāng)VO=VOH+VDDRP&&&&n…&m&…111IIH（total)I0Z（total)當(dāng)所有OD門(mén)輸出均為高電平時(shí)，為使得高電平不低于規(guī)定的VOH的最小值，則Rp的選擇不能過(guò)大。故Rp的最大值Rp(max)：

全部負(fù)載門(mén)輸入高電平時(shí)的輸入電流總和全部驅(qū)動(dòng)門(mén)輸出高電平時(shí)的漏電流總和實(shí)際上，RP的值選在RP(min)和RP(max)之間。若要速度快，選RP接近RP（min)的標(biāo)準(zhǔn)值；若要電路功耗小，則選RP接近RP(max)的標(biāo)準(zhǔn)值。(詳見(jiàn)教材86頁(yè)的例3.1.1）2.三態(tài)（TSL）輸出門(mén)電路利用OD門(mén)雖然可以實(shí)現(xiàn)線與的功能，但外接電阻的選擇要受到一定的限制而不能取的太小，因此影響了工作速度。并且它省去了有源負(fù)載，使得帶負(fù)載能力下降。為保持推拉式輸出級(jí)的優(yōu)點(diǎn)，又能作線與連接，人們又開(kāi)發(fā)了三態(tài)輸出門(mén)電路。其輸出除了具有一般門(mén)的高、低電平兩態(tài)外，還有高阻抗的第三狀態(tài)，稱為高阻態(tài)或禁止態(tài)。10011截止導(dǎo)通111高阻

×0輸出L輸入A使能EN001100截止導(dǎo)通010截止截止X1該電路的邏輯功能：高電平有效的同相邏輯門(mén)。除此之外，還有其他形式的電路結(jié)構(gòu)。01

普通門(mén)的輸出只有兩種狀態(tài)——邏輯0和邏輯1，這兩種狀態(tài)都是低阻輸出。三態(tài)邏輯(TSL)輸出門(mén)除了具有這兩個(gè)狀態(tài)外，還具有高阻輸出的第三狀態(tài)(或稱禁止?fàn)顟B(tài))，這時(shí)輸出端相當(dāng)于懸空。如下圖：或非門(mén)3.1.7CMOS傳輸門(mén)(雙向模擬開(kāi)關(guān))1.CMOS傳輸門(mén)電路電路邏輯符號(hào)υI

/υO(shè)υo/υIC等效電路

CMOS傳輸門(mén)由一個(gè)P溝道和一個(gè)N溝道增強(qiáng)型MOSFET并聯(lián)而成（如下圖）。由于TN和TP是對(duì)稱結(jié)構(gòu)的器件，它們的漏極和源極是可互換的，因而傳輸門(mén)的輸入和輸出端可以互換使用，即為雙向器件。柵極控制電壓為互補(bǔ)信號(hào)DSDS2.CMOS傳輸門(mén)電路的工作原理

設(shè)TP:|VTP|=2V，TN:VTN=2VI的變化范圍為0V到+5V。

0V+5V0V到+5VTN截止，開(kāi)關(guān)斷開(kāi)，不能轉(zhuǎn)送信號(hào)TP截止（1）當(dāng)c=0，c=1時(shí)c=0=0V，c

=1=+5V

C

TP

vO/vI

vI/vO

+5V

0V

TN

C

+5V0VVI在0-+3V的范圍內(nèi)b、VI在VT-VDD范圍變化時(shí),即：

VI在+2V-+5V的范圍內(nèi)，TP導(dǎo)通。故：VI在0-VDD（0-+5V）范圍內(nèi)變化時(shí)，至少有一只管子是導(dǎo)通的。使VO=VI，這相當(dāng)于開(kāi)關(guān)接通。TN導(dǎo)通a、VI由0-（VDD-VT）范圍變化時(shí)，即：(2)當(dāng)c=VDD，c=0時(shí):例：傳輸門(mén)組成的數(shù)據(jù)選擇器C=0TG1導(dǎo)通,TG2斷開(kāi)

L=XTG2導(dǎo)通,TG1斷開(kāi)

L=YC=13.傳輸門(mén)的應(yīng)用21CMOS邏輯集成器件發(fā)展使它的技術(shù)參數(shù)從總體上來(lái)說(shuō)已經(jīng)達(dá)到或者超過(guò)TTL器件的水平。CMOS器件的功耗低、扇出數(shù)大，噪聲容限大，靜態(tài)功耗小，動(dòng)態(tài)功耗隨頻率的增加而增加。參數(shù)系列傳輸延遲時(shí)間tpd/ns(CL=15pF)功耗(mW)延時(shí)功耗積(pJ)4000B751(1MHz)10574HC101.5(1MHz)1574HCT131(1MHz)13BiCMOS2.90.0003~7.50.00087~223.1.8CMOS邏輯門(mén)電路的技術(shù)參數(shù)CMOS門(mén)電路各系列的性能比較3.2TTL邏輯門(mén)（略）3.2.1

BJT的開(kāi)關(guān)特性3.2.2基本BJT反相器的動(dòng)態(tài)特性3.2.3

TTL反相器的基本電路3.2.4

TTL邏輯門(mén)電路3.2.5

集電極開(kāi)路門(mén)和三態(tài)門(mén)3.2.6

BiMOS門(mén)電路3.2TTL邏輯門(mén)3.2.1

BJT的開(kāi)關(guān)特性iB0，iC0，vO＝VCE≈VCC，c、e極之間近似于開(kāi)路,vI=0V時(shí):iB0，iC0，vO＝VCE≈0.2V，c、e極之間近似于短路,vI=5V時(shí):iC＝ICS≈很小，約為數(shù)百歐，相當(dāng)于開(kāi)關(guān)閉合可變很大，約為數(shù)百千歐，相當(dāng)于開(kāi)關(guān)斷開(kāi)

c、e間等效內(nèi)阻VCES≈0.2~0.3VVCE＝VCC－iCRcVCEO≈VCC管壓降

且不隨iB增加而增加ic

≈iBiC≈0集電極電流發(fā)射結(jié)和集電結(jié)均為正偏發(fā)射結(jié)正偏，集電結(jié)反偏發(fā)射結(jié)和集電結(jié)均為反偏偏置情況工作特點(diǎn)

iB>iB≈0條件飽和放大截止工作狀態(tài)1.BJT的開(kāi)關(guān)條件

0<iB<2.BJT的開(kāi)關(guān)時(shí)間從截止到導(dǎo)通開(kāi)通時(shí)間ton(=td+tr)從導(dǎo)通到截止關(guān)閉時(shí)間toff(=ts+tf)BJT飽和與截止兩種狀態(tài)的相互轉(zhuǎn)換需要一定的時(shí)間才能完成。

CL的充、放電過(guò)程均需經(jīng)歷一定的時(shí)間，必然會(huì)增加輸出電壓O波形的上升時(shí)間和下降時(shí)間，導(dǎo)致基本的BJT反相器的開(kāi)關(guān)速度不高。3.2.2基本BJT反相器的動(dòng)態(tài)性能若帶電容負(fù)載故需設(shè)計(jì)有較快開(kāi)關(guān)速度的實(shí)用型TTL門(mén)電路。

輸出級(jí)T3、D、T4和Rc4構(gòu)成推拉式的輸出級(jí)。用于提高開(kāi)關(guān)速度和帶負(fù)載能力。中間級(jí)T2和電阻Rc2、Re2組成，從T2的集電結(jié)和發(fā)射極同時(shí)輸出兩個(gè)相位相反的信號(hào)，作為T(mén)3和T4輸出級(jí)的驅(qū)動(dòng)信號(hào)；

Rb1

4kW

Rc2

1.6kW

Rc4

130W

T4

D

T2

T1

+

–

vI

T3

+

–

vO

負(fù)載

Re2

1KW

VCC(5V)

輸入級(jí)

中間級(jí)輸出級(jí)

3.2.3TTL反相器的基本電路1.電路組成輸入級(jí)T1和電阻Rb1組成。用于提高電路的開(kāi)關(guān)速度2.TTL反相器的工作原理（邏輯關(guān)系、性能改善）

（1）當(dāng)輸入為低電平（I

=0.2V）T1深度飽和截止導(dǎo)通導(dǎo)通截止飽和低電平T4D4T3T2T1輸入高電平輸出T2、

T3截止，T4、D導(dǎo)通（2）當(dāng)輸入為高電平（I=3.6V）T2、T3飽和導(dǎo)通T1:倒置的放大狀態(tài)。T4和D截止。使輸出為低電平.vO=vC3=VCES3=0.2V輸入A輸出L0110邏輯真值表

邏輯表達(dá)式

L=A

飽和截止T4低電平截止截止飽和倒置工作高電平高電平導(dǎo)通導(dǎo)通截止飽和低電平輸出D4T3T2T1輸入（3）采用輸入級(jí)以提高工作速度

當(dāng)TTL反相器I由3.6V變0.2V的瞬間

T2、T3管的狀態(tài)變化滯后于T1管，仍處于導(dǎo)通狀態(tài)。T1管Je正偏、Jc反偏，T1工作在放大狀態(tài)。T1管射極電流（1+1）

iB1很快地從T2的基區(qū)抽走多余的存儲(chǔ)電荷,從而加速了輸出由低電平到高電平的轉(zhuǎn)換。（4）采用推拉式輸出級(jí)以提高開(kāi)關(guān)速度和帶負(fù)載能力當(dāng)O=0.2V時(shí)當(dāng)輸出為低電平時(shí)，T4截止，T3飽和導(dǎo)通，其飽和電流全部用來(lái)驅(qū)動(dòng)負(fù)載a)帶負(fù)載能力當(dāng)O=3.6V時(shí)O由低到高電平跳變的瞬間，CL充電，其時(shí)間常數(shù)很小使輸出波形上升沿陡直。而當(dāng)O由高變低后，CL很快放電，輸出波形的下降沿也很好。

T3截止，T4組成的電壓跟隨器的輸出電阻很小，輸出高電平穩(wěn)定，帶負(fù)載能力也較強(qiáng)。輸出端接負(fù)載電容CL時(shí)，b)輸出級(jí)對(duì)提高開(kāi)關(guān)速度的作用1.TTL與非門(mén)電路多發(fā)射極BJT

T1e

e

bc

eeb

cA&

BAL=B3.2.4

TTL邏輯門(mén)電路TTL與非門(mén)電路的工作原理

任一輸入端為低電平時(shí):TTL與非門(mén)各級(jí)工作狀態(tài)IT1T2T4T5O輸入全為高電平(3.6V)倒置使用的放大狀態(tài)飽和截止飽和低電平（0.2V）輸入有低電平(0.2V)深飽和截止放大截止高電平（3.6V）當(dāng)全部輸入端為高電平時(shí)：輸出低電平輸出高電平2.TTL或非門(mén)

若A、B中有一個(gè)為高電平:若A、B均為低電平:T2A和T2B均將截止，T3截止。T4和D飽和，輸出為高電平。T2A或T2B將飽和，T3飽和，T4截止，輸出為低電平。邏輯表達(dá)式vOHvOL輸出為低電平的邏輯門(mén)輸出級(jí)的損壞3.2.5集電極開(kāi)路門(mén)和三態(tài)門(mén)電路1.集電極開(kāi)路門(mén)電路a）集電極開(kāi)路與非門(mén)電路b）使用時(shí)的外電路連接C）邏輯功能L=ABOC門(mén)輸出端連接實(shí)現(xiàn)線與VCC2.三態(tài)與非門(mén)(TSL)

當(dāng)CS=3.6V時(shí)CS數(shù)據(jù)輸入端輸出端LAB10010111011100三態(tài)與非門(mén)真值表當(dāng)CS=0.2V時(shí)CS數(shù)據(jù)輸入端輸出端LAB10010111011100××高阻高電平使能==高阻狀態(tài)與非邏輯

ZL

ABLCS=0____CS=1真值表邏輯符號(hào)ABCS

&

L

EN特點(diǎn):功耗低、速度快、驅(qū)動(dòng)力強(qiáng)3.2.6BiCMOS門(mén)電路I為高電平:MN、M1和T2導(dǎo)通，MP、M2和T1截止，輸出O為低電平。工作原理:M1的導(dǎo)通,迅速拉走T1的基區(qū)存儲(chǔ)電荷;M2截止,MN的輸出電流全部作為T(mén)2管的驅(qū)動(dòng)電流,M1、

M2加快輸出狀態(tài)的轉(zhuǎn)換I為低電平:MP、M2和T1導(dǎo)通，MN、M1和T2截止，輸出O為高電平。T2基區(qū)的存儲(chǔ)電荷通過(guò)M2而消散。

M1、M2加快輸出狀態(tài)的轉(zhuǎn)換電路的開(kāi)關(guān)速度可得到改善M1截止，MP的輸出電流全部作為T(mén)1的驅(qū)動(dòng)電流。3.3射極耦合邏輯門(mén)電路（略）3.4砷化鎵邏輯門(mén)電路（略）3.5.1正負(fù)邏輯問(wèn)題3.5邏輯描述中的幾個(gè)問(wèn)題3.5.2基本邏輯門(mén)的等效符號(hào)及其應(yīng)用3.5.1正負(fù)邏輯問(wèn)題1.正負(fù)邏輯的規(guī)定

01

10正邏輯負(fù)邏輯3.5邏輯描述中的幾個(gè)問(wèn)題正邏輯體制:將高電平用邏輯1表示，低電平用邏輯0表示負(fù)邏輯體制:將高電平用邏輯0表示，低電平用邏輯1表示

A

B

L

1

1

0

1

0

0

0

1

0

0

0

1

___與非門(mén)A

B

L

0

0

1

0

1

1

1

0

1

1

1

0

某電路輸入與輸出電平表A

B

L

L

L

H

L

H

H

H

L

H

H

H

L

采用正邏輯___或非門(mén)采用負(fù)邏輯與非

或非負(fù)邏輯正邏輯2.

正負(fù)邏輯等效變換

與

或非

非3.5.2基本邏輯門(mén)電路的等效符號(hào)及其應(yīng)用1.基本邏輯門(mén)電路的等效符號(hào)與非門(mén)及其等效符號(hào)系統(tǒng)輸入信號(hào)中，有的是高電平有效，有的是低電平有效。低電平有效，輸入端加小圓圈；高電平有效，輸入端不加小圓圈?；蚍情T(mén)及其等效符號(hào)

2.邏輯門(mén)等效符號(hào)的應(yīng)用利用邏輯門(mén)等效符號(hào)，可實(shí)現(xiàn)對(duì)邏輯電路進(jìn)行變換，以簡(jiǎn)化電路，能減少實(shí)現(xiàn)電路的門(mén)的種類。

控制電路3.邏輯門(mén)等效符號(hào)強(qiáng)調(diào)低電平有效L=0下圖是一個(gè)可以控制數(shù)據(jù)傳輸?shù)碾娐贰Ｔ试S信號(hào)請(qǐng)求信號(hào)輸入、輸出均為低有效的與門(mén)實(shí)際是或門(mén)的等效符號(hào)，在此用等效符號(hào)是為了強(qiáng)調(diào)低電平有效有效輸出信號(hào)有效輸入信號(hào)詳見(jiàn)教材110-111頁(yè)描述。如RE、AL都要求高電平有效，EN高電平有效如RE、AL都要求低電平有效，EN高電平有效如RE、AL都要求高電平有效，EN低電平有效可用或非門(mén)實(shí)現(xiàn)3.6

邏輯門(mén)電路使用中的幾個(gè)實(shí)際問(wèn)題3.6.1

各種門(mén)電路之間的接口問(wèn)題3.6.2

門(mén)電路帶負(fù)載時(shí)的接口問(wèn)題（1）驅(qū)動(dòng)器件的輸出電壓必須處在負(fù)載器件所要求的輸入電壓范圍，包括高、低電壓值（屬于電壓兼容性的問(wèn)題）。在數(shù)字電路或系統(tǒng)的設(shè)計(jì)中，往往將TTL和CMOS兩種器件混合使用，以滿足工作速度或者功耗指標(biāo)的要求。由于每種器件的電壓和電流參數(shù)各不相同，因而在這兩種器件連接時(shí)，要滿足驅(qū)動(dòng)器件和負(fù)載器件以下兩個(gè)條件：（2）驅(qū)動(dòng)器件必須對(duì)負(fù)載器件提供足夠大的拉電流和灌電流（屬于門(mén)電路的扇出數(shù)問(wèn)題）。3.6.1各種門(mén)電路之間的接口問(wèn)題1.驅(qū)動(dòng)器件和負(fù)載器件連接時(shí)要滿足的兩個(gè)條件vOvI驅(qū)動(dòng)門(mén)

負(fù)載門(mén)1

1

VOH(min)vO

VOL(max)

vI

VIH(min)VIL(max)

（1）負(fù)載器件所要求的輸入電壓VOH(min)≥VIH(min)VOL(max)≤VIL(max)灌電流IILIOLIIL拉電流IIHIOHIIH10111…1n個(gè)01110…1n個(gè)（2）對(duì)負(fù)載器件提供足夠大的拉電流和灌電流

IOH(max)≥IIH(total)IOL(max)≥IIL(total)（2）驅(qū)動(dòng)電路必須能為負(fù)載電路提供足夠的驅(qū)動(dòng)電流。

驅(qū)動(dòng)電路負(fù)載電路1）VOH(min)≥VIH(min)2）VOL(max)≤VIL(max)4）IOL(max)≥IIL(total)（1）驅(qū)動(dòng)電路必須能為負(fù)載電路提供合乎相應(yīng)標(biāo)準(zhǔn)的高、低電平；

IOH(max)≥IIH(total)3）結(jié)論：2.CMOS門(mén)驅(qū)動(dòng)TTL門(mén)VOH（min)=4.9VVOL(max)=0.1VTTL門(mén)（74系列）：VIH(min)=2VVIL(max)=0.8VIOH（max)=-0.51mAIIH（max)=20AVOH(min)≥VIH(min)VOL(max)≤VIL(max)帶拉電流負(fù)載輸出、輸入電壓帶灌電流負(fù)載?CMOS門(mén)(4000系列）：IOL（max)=0.51mAIIL（max)=-0.4mA，IOH(max)≥IIH(total)例

用一個(gè)74HC00與非門(mén)電路驅(qū)動(dòng)一個(gè)74系列TTL反相器和六個(gè)74LS系列邏輯門(mén)電路。試驗(yàn)算此時(shí)的CMOS門(mén)電路是否過(guò)載？VOH（min)=3.84V，VOL(max)=0.33VIOH（max)=-4mAIOL（max)=4mA74HC00：IIH（max)=0.04mAIIL（max)=1.6mA74系列：VIH（min)=2V，VIL(max)=0.8V&111…CMOS門(mén)74系列74LS系列74LS系列IIL（max)=-0.4mA，IIH（max)=0.02mA，VOH(min)≥VIH(min)VOL(max)≤VIL(max)總的輸入電流IIL(total)=1.6mA+60.4mA=4mA灌電流情況

拉電流情況

74HC00:IOH(max)=4mA74系列反相器:IIH(max)=0.04mA74LS門(mén)：IIH(max)=0.02mA總的輸入電流IIH(total)=0.04mA+60.02mA=0.16mA

74HC00:

IOL(max)=4mA74系列反相器:IIL(max)=1.6mA74LS門(mén)：IIL(max)=0.4mA故CMOS驅(qū)動(dòng)TTL門(mén)電路未過(guò)載。但灌電流時(shí)剛滿足條件，而在實(shí)際設(shè)計(jì)中要考慮留出一定的余量，即需要增加帶灌電流的能力?？稍贑MOS門(mén)后加一個(gè)TTL系列的同相緩沖器（因其IOL(max)比CMOS的IOL(max)

大的多）作驅(qū)動(dòng)器。&111…CMOS門(mén)

74系列74LS系列3.T