TTL邏輯門電路分析_第1頁(yè)
TTL邏輯門電路分析_第2頁(yè)
TTL邏輯門電路分析_第3頁(yè)
TTL邏輯門電路分析_第4頁(yè)
TTL邏輯門電路分析_第5頁(yè)
已閱讀5頁(yè),還剩16頁(yè)未讀 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

3.2TTL邏輯門3.2.1

BJT的開關(guān)特性3.2.2

基本BJT反相器的動(dòng)態(tài)特性3.2.3

TTL反相器的基本電路3.2.4

TTL邏輯門電路3.2.5

集電極開路門和三態(tài)門3.2.6

BiMOS門電路3.2TTL邏輯門3.2.1

BJT的開關(guān)特性iB0,iC0,vO=VCE≈VCC,c、e極之間近似于開路,vI=0V時(shí):iB0,iC0,vO=VCE≈0.2V,c、e極之間近似于短路,vI=5V時(shí):iC=ICS≈很小,約為數(shù)百歐,相當(dāng)于開關(guān)閉合可變

很大,約為數(shù)百千歐,相當(dāng)于開關(guān)斷開

c、e間等效內(nèi)阻VCES≈0.2~0.3VVCE=VCC-iCRcVCEO≈VCC管壓降

且不隨iB增加而增加ic

≈iBiC

≈0集電極電流

發(fā)射結(jié)和集電結(jié)均為正偏

發(fā)射結(jié)正偏,集電結(jié)反偏

發(fā)射結(jié)和集電結(jié)均為反偏偏置情況工作特點(diǎn)

iB

>iB≈0條件飽和放大截止工作狀態(tài)BJT的開關(guān)條件

0<iB

<2.BJT的開關(guān)時(shí)間從截止到導(dǎo)通開通時(shí)間ton(=td+tr)從導(dǎo)通到截止關(guān)閉時(shí)間toff(=ts+tf)BJT飽和與截止兩種狀態(tài)的相互轉(zhuǎn)換需要一定的時(shí)間才能完成。

CL的充、放電過程均需經(jīng)歷一定的時(shí)間,必然會(huì)增加輸出電壓O波形的上升時(shí)間和下降時(shí)間,導(dǎo)致基本的BJT反相器的開關(guān)速度不高。3.2.2基本BJT反相器的動(dòng)態(tài)性能若帶電容負(fù)載故需設(shè)計(jì)有較快開關(guān)速度的實(shí)用型TTL門電路。

輸出級(jí)T3、D、T4和Rc4構(gòu)成推拉式的輸出級(jí)。用于提高開關(guān)速度和帶負(fù)載能力。中間級(jí)T2和電阻Rc2、Re2組成,從T2的集電結(jié)和發(fā)射極同時(shí)輸出兩個(gè)相位相反的信號(hào),作為T3和T4輸出級(jí)的驅(qū)動(dòng)信號(hào);

Rb1

4kW

Rc2

1.6kW

Rc4

130W

T4

D

T2

T1

+

vI

T3

+

vO

負(fù)載

Re2

1KW

VCC(5V)

輸入級(jí)

中間級(jí)輸出級(jí)

3.2.3TTL反相器的基本電路1.電路組成輸入級(jí)T1和電阻Rb1組成。用于提高電路的開關(guān)速度2.TTL反相器的工作原理(邏輯關(guān)系、性能改善)

(1)當(dāng)輸入為低電平(I

=0.2V)T1深度飽和截止導(dǎo)通導(dǎo)通截止飽和低電平T4D4T3T2T1輸入高電平輸出T2、

T3截止,T4、D導(dǎo)通(2)當(dāng)輸入為高電平(I=3.6V)T2、T3飽和導(dǎo)通T1:倒置的放大狀態(tài)。T4和D截止。使輸出為低電平.vO=vC3=VCES3=0.2V輸入A輸出L0110邏輯真值表

邏輯表達(dá)式

L=A

飽和截止T4低電平截止截止飽和倒置工作高電平高電平導(dǎo)通導(dǎo)通截止飽和低電平輸出D4T3T2T1輸入(3)采用輸入級(jí)以提高工作速度

當(dāng)TTL反相器I由3.6V變0.2V的瞬間

T2、T3管的狀態(tài)變化滯后于T1管,仍處于導(dǎo)通狀態(tài)。T1管Je正偏、Jc反偏,T1工作在放大狀態(tài)。T1管射極電流(1+1)

iB1很快地從T2的基區(qū)抽走多余的存儲(chǔ)電荷,從而加速了輸出由低電平到高電平的轉(zhuǎn)換。(4)采用推拉式輸出級(jí)以提高開關(guān)速度和帶負(fù)載能力當(dāng)O=0.2V時(shí)當(dāng)輸出為低電平時(shí),T4截止,T3飽和導(dǎo)通,其飽和電流全部用來(lái)驅(qū)動(dòng)負(fù)載a)帶負(fù)載能力當(dāng)O=3.6V時(shí)O由低到高電平跳變的瞬間,CL充電,其時(shí)間常數(shù)很小使輸出波形上升沿陡直。而當(dāng)O由高變低后,CL很快放電,輸出波形的下降沿也很好。

T3截止,T4組成的電壓跟隨器的輸出電阻很小,輸出高電平穩(wěn)定,帶負(fù)載能力也較強(qiáng)。輸出端接負(fù)載電容CL時(shí),b)輸出級(jí)對(duì)提高開關(guān)速度的作用1.TTL與非門電路多發(fā)射極BJT

T1e

e

bc

eeb

cA&

BAL=B3.2.4

TTL邏輯門電路TTL與非門電路的工作原理

任一輸入端為低電平時(shí):TTL與非門各級(jí)工作狀態(tài)IT1T2T4T5O輸入全為高電平(3.6V)倒置使用的放大狀態(tài)飽和截止飽和低電平(0.2V)輸入有低電平

(0.2V)深飽和截止放大截止高電平(3.6V)當(dāng)全部輸入端為高電平時(shí):輸出低電平輸出高電平

2.TTL或非門

若A、B中有一個(gè)為高電平:若A、B均為低電平:T2A和T2B均將截止,T3截止。T4和D飽和,輸出為高電平。T2A或T2B將飽和,T3飽和,T4截止,輸出為低電平。邏輯表達(dá)式vOHvOL輸出為低電平的邏輯門輸出級(jí)的損壞3.2.5集電極開路門和三態(tài)門電路1.集電極開路門電路a)集電極開路與非門電路b)使用時(shí)的外電路連接C)邏輯功能L=ABOC門輸出端連接實(shí)現(xiàn)線與VCC2.三態(tài)與非門(TSL)

當(dāng)CS=3.6V時(shí)CS數(shù)據(jù)輸入端輸出端LAB10010111011100三態(tài)與非門真值表當(dāng)CS=0.2V時(shí)CS數(shù)據(jù)輸入端輸出端LAB10010111011100××高阻高電平使能==高阻狀態(tài)與非邏輯

ZL

ABLCS=0____CS=1真值表邏輯符號(hào)ABCS

&

L

EN特點(diǎn):功耗低、速度快、驅(qū)動(dòng)力強(qiáng)3.2.6BiCMOS門電路I為高電平:MN、M1和T2導(dǎo)通,MP、M2和T1截止,輸出O為低電平。工作原理:M1的導(dǎo)通,迅速拉走T1的基區(qū)存儲(chǔ)電荷;M2截止,MN的輸出電流全部作為T2管的驅(qū)動(dòng)電流,M1、

M2加快輸出狀

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫(kù)網(wǎng)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

最新文檔

評(píng)論

0/150

提交評(píng)論