![數(shù)字電子技術(shù)基礎(chǔ)-第8章-可編程邏輯器件與VHDL語言_第1頁](http://file4.renrendoc.com/view/17134e27092c2e2ccaa793df0517892f/17134e27092c2e2ccaa793df0517892f1.gif)
![數(shù)字電子技術(shù)基礎(chǔ)-第8章-可編程邏輯器件與VHDL語言_第2頁](http://file4.renrendoc.com/view/17134e27092c2e2ccaa793df0517892f/17134e27092c2e2ccaa793df0517892f2.gif)
![數(shù)字電子技術(shù)基礎(chǔ)-第8章-可編程邏輯器件與VHDL語言_第3頁](http://file4.renrendoc.com/view/17134e27092c2e2ccaa793df0517892f/17134e27092c2e2ccaa793df0517892f3.gif)
![數(shù)字電子技術(shù)基礎(chǔ)-第8章-可編程邏輯器件與VHDL語言_第4頁](http://file4.renrendoc.com/view/17134e27092c2e2ccaa793df0517892f/17134e27092c2e2ccaa793df0517892f4.gif)
![數(shù)字電子技術(shù)基礎(chǔ)-第8章-可編程邏輯器件與VHDL語言_第5頁](http://file4.renrendoc.com/view/17134e27092c2e2ccaa793df0517892f/17134e27092c2e2ccaa793df0517892f5.gif)
版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)
文檔簡介
第八章可編程邏輯器件與VHDL語言第一節(jié)可編程邏輯器件概述一、可編程邏輯器件的發(fā)展歷史二、可編程邏輯器件的分類(一)按集成度分類1.低密度可編程邏輯器件LDPLD(LowDensityPLD)2.高密度可編程邏輯器件HDPLD(HighDensityPLD)(二)按基本結(jié)構(gòu)分類
(三)按編程工藝分類1.熔絲(Fuse)或反熔絲(Anti-Fuse)編程工藝的器件2.UVEPROM編程工藝的器件3.EEPROM編程工藝的器件4.FLASH(閃速存儲器)編程工藝的器件5.SRAM編程工藝的器件(四)按照制造工藝,還可分為雙極型和MOS型(五)其它分類方法三、可編程邏輯器件中信號連接關(guān)系的表示和門電路的慣用畫法四、與-或陣列圖第二節(jié)可編程邏輯器件一、PROM器件PROM器件的結(jié)構(gòu)和使用方法在第七章中已詳細講述,此處不再贅述。PROM的與陣列固定,與陣列輸出的乘積項全部是最小項,或陣列可編程。用PROM實現(xiàn)組合邏輯函數(shù)時不用化簡,直接應(yīng)用最小項表達式即可例8-1
用適當容量的PROM實現(xiàn)兩位二進制數(shù)快速乘法器,要求畫出與-或陣列圖。二、可編程邏輯陣列PLA器件四、高密度可編程邏輯器件(HDPLD)(一)現(xiàn)場可編程門陣列(FPGA)(二)復(fù)雜可編程邏輯器件(CPLD)第三節(jié)硬件描述語言VHDL的基本語法一、硬件描述語言概述硬件描述語言(HardwareDescriptionLanguage,HDL)是硬件設(shè)計者和電子設(shè)計自動化(ElectronicDesignAutomation,EDA)工具之間的界面。設(shè)計者使用HDL來描述自己的設(shè)計方案(或設(shè)計要求、設(shè)計意圖),并把這個描述告訴EDA工具,最后在EDA工具的幫助下進行詳細設(shè)計和驗證。EDA工具主要包括模擬(仿真)軟件和綜合軟件。行為描述文件和輸入信號激勵作為模擬(仿真)軟件的輸入,待模擬(仿真)軟件處理后,得到輸出信號的波形圖。行為描述文件和約束條件文件作為綜合軟件的輸入,待綜合軟件處理后,得到網(wǎng)表和報告文件。(一)成為IEEE標準的兩種HDL
1.VHDL2.Verilog-HDL
(二)VHDL簡介1.描述2.模擬的模型3.綜合的模型(三)VHDL語言的特點1.象漢語、英語一樣是一種高級語言,只不過在語法、詞匯方面要簡單得多,專用于描述硬件。2.可讀性好。因為是高級語言,比邏輯符號圖更易理解。3.VHDL語言本身生命周期長。因為與工藝無關(guān),不會因工藝的過時而使電路描述過時。4.支持大規(guī)模設(shè)計的分解和已有設(shè)計的再利用。5.VHDL已成為標準,得到眾多EDA公司的支持,可適用于多種工作平臺。而其它輸入方式與特定環(huán)境有關(guān),不能重復(fù)使用。(四)學(xué)習(xí)VHDL語言應(yīng)注意的幾個問題1.了解VHDL語言模擬器是如何模擬代碼的過程有助于弄清一些VHDL語句的語義,而對語義有一個清楚地理解可使你能夠精練準確地進行VHDL代碼編寫。目前常用的VHDL模擬軟件有ActiveHDL和Modelsim。2.VHDL語言的有些構(gòu)造,較多的是專用于模擬和驗證而不是綜合,綜合軟件也許會忽略掉這樣的構(gòu)造和規(guī)則。VHDL是基于模擬的語言,它所提供的行為描述的一切方便手段實際上都是為建立模擬模型的。3.用于模擬的模型和用于綜合的模型有差別。4.為綜合而寫的代碼可以進行模擬,但不是所有為模擬而寫的代碼可以用來綜合。5.應(yīng)大致了解綜合軟件的工作原理。目前常用的綜合軟件有Synplicity公司的Synplify
和SynplifyPro軟件,Synopsys公司的FPGAExpress軟件,Mentor公司的LeonardoSpectrum軟件,Xilinx公司的XST(XilinxSynthesisTechnology)軟件。6.將VHDL和CPLD、FPGA的學(xué)習(xí)結(jié)合起來。7.應(yīng)基本熟悉CPLD、FPGA器件的邏輯資源。二、基本的VHDL模型第五節(jié)基本硬件電路模塊的VHDL模型一、二輸入與門的VHDL描述ENTITYand2_gateISPORT(a,b:INBit;y:OUTBit);ENDand2_gate;ARCHITECTUREbasicOFand2_gateISBEGINPROCESS(a,b)BEGINy<=aANDb;ENDPROCESSand2_behavior;ENDbasic;QuartusⅡ5.0軟件使用簡介一、使用工程向?qū)Ы⒐こ潭?、建立設(shè)計文件三、綜合點擊Pro
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
- 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 協(xié)同合作行業(yè)月度個人合作共贏計劃
- 2025年炭石墨負極材料項目發(fā)展計劃
- 2025年羧甲淀粉鈉項目建議書
- 實施均衡化城鄉(xiāng)醫(yī)療衛(wèi)生服務(wù)
- 加強市場監(jiān)管確保供求信息真實性
- 公司內(nèi)部事務(wù)處理方案
- 勞動合同簽訂與履行協(xié)議
- 電桿運輸合同
- 2025年雕刻雕銑設(shè)備控制系統(tǒng)項目建議書
- 公司財務(wù)管理制度及流程
- 管道開挖施工方案(修復(fù)的)
- 北師大版小學(xué)六年級下冊數(shù)學(xué)全冊教學(xué)設(shè)計
- 中國古代宗教課件
- GB/T 36713-2018能源管理體系能源基準和能源績效參數(shù)
- GB/T 22919.7-2008水產(chǎn)配合飼料第7部分:刺參配合飼料
- GB/T 20472-2006硫鋁酸鹽水泥
- 《中國商貿(mào)文化》3.1古代商人
- 公司戰(zhàn)略與風(fēng)險管理-戰(zhàn)略選擇課件
- 《網(wǎng)絡(luò)設(shè)備安裝與調(diào)試(華為eNSP模擬器)》項目1認識eNSP模擬器及VRP基礎(chǔ)操作
- 民事訴訟法學(xué) 馬工程 課件 第21章 涉外民事訴訟程序的特別規(guī)定
- 鋼結(jié)構(gòu)考試試題(含答案)
評論
0/150
提交評論