數(shù)電實(shí)驗(yàn)5 冒險(xiǎn)與競(jìng)爭(zhēng)

實(shí)驗(yàn)五組合電路中的競(jìng)爭(zhēng)與冒險(xiǎn)一、 實(shí)驗(yàn)?zāi)康?、 觀察組合電路中的競(jìng)爭(zhēng)與冒險(xiǎn)現(xiàn)象。2、 了解消除競(jìng)爭(zhēng)與冒險(xiǎn)現(xiàn)象的方法。二、 實(shí)驗(yàn)儀器及器件1、 實(shí)驗(yàn)箱、萬用表、示波器。2、 74LS00X3、74LS20X1、330PF電容XI。三、 實(shí)驗(yàn)預(yù)習(xí)1、 復(fù)習(xí)與組合邏輯電路競(jìng)爭(zhēng)與冒險(xiǎn)有關(guān)內(nèi)容。2、 畫出用74LS00實(shí)現(xiàn)實(shí)驗(yàn)內(nèi)容中F函數(shù)的邏輯圖。3、 寫出F的真值表。4、 找出變量B、D變化過程中產(chǎn)生險(xiǎn)象時(shí)，其他變量的組合。四、 實(shí)驗(yàn)原理1、競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象及其成因?qū)τ诮M合邏輯電路，輸出僅取決于輸入信號(hào)的取值組合，但這僅是指電路的穩(wěn)定解而言，沒有涉及電路的暫態(tài)過程。實(shí)際上，在組合邏輯電路中信號(hào)的傳輸可能通過不同的路徑而匯合到某一門的輸入端上。由于門電路的傳輸延遲，各路信號(hào)對(duì)于匯合點(diǎn)會(huì)有一定的時(shí)差。這種現(xiàn)象稱為競(jìng)爭(zhēng)。如果競(jìng)爭(zhēng)現(xiàn)象的存在不會(huì)使電路產(chǎn)生錯(cuò)誤的輸出，則成為非臨界競(jìng)爭(zhēng)；若果使電路的輸出產(chǎn)生了錯(cuò)誤輸出，則稱為臨界競(jìng)爭(zhēng)，通常稱為邏輯冒險(xiǎn)現(xiàn)象。一般說來，在組合邏輯電路中，如果有兩個(gè)或兩個(gè)以上的信號(hào)參差地加到同一門的輸入端，在門的輸出端得到穩(wěn)定的輸出之前，可能出現(xiàn)短暫的，不是原設(shè)計(jì)要求的錯(cuò)誤輸出，其形狀是一個(gè)寬度僅為時(shí)差的窄脈沖，通常稱為尖峰脈沖或毛刺。2、檢查競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象的方法在輸入變量每次只有一個(gè)改變狀態(tài)的簡(jiǎn)單情況下，可以通過邏輯函數(shù)式判斷組合邏輯電路中是否有競(jìng)爭(zhēng)冒險(xiǎn)存在。如果輸出端門電路的兩個(gè)輸入信號(hào)A和A是輸入變量A經(jīng)過兩個(gè)不同的傳輸途徑而來的，那么當(dāng)輸入變量的狀態(tài)發(fā)生突變時(shí)輸出端便有可能產(chǎn)生尖峰脈沖。因此，只要輸出端的邏輯函數(shù)在一定條件下化簡(jiǎn)成Y=A+A或Y=AA則可判斷存在競(jìng)爭(zhēng)冒險(xiǎn)3、消除競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象的方法（1） 接入濾波電路在輸出端并接入一個(gè)很小的濾波電容Cf,足可把尖峰脈沖的幅度削弱至門電路的閾值電壓以下。（2） 引入選通脈沖。對(duì)輸出引進(jìn)選通脈沖，避開現(xiàn)象。（3） 修改邏輯設(shè)計(jì)。在邏輯函數(shù)化簡(jiǎn)選擇乘積項(xiàng)時(shí)，按照判斷組合電路是否存在競(jìng)爭(zhēng)冒險(xiǎn)的方法，選擇使邏輯函數(shù)不會(huì)使邏輯函數(shù)產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)的乘積項(xiàng)。也可采用增加冗余項(xiàng)方法。選擇消除險(xiǎn)象的方法應(yīng)根據(jù)具體情況而定。組合邏輯電路的險(xiǎn)象是一個(gè)重要的實(shí)際問題。當(dāng)設(shè)計(jì)出一個(gè)組合電路，安裝后應(yīng)首先進(jìn)行靜態(tài)測(cè)試，也就是用邏輯開關(guān)按真值表依次改變輸入量，驗(yàn)證其邏輯功能。然后再進(jìn)行動(dòng)態(tài)測(cè)試，觀察是否存在冒險(xiǎn)。如果電路存在險(xiǎn)象，但不影響下一級(jí)電路的正常工作，就不必采取消除險(xiǎn)象的措施；如果影響下一級(jí)電路的正常工作，就要分析險(xiǎn)象的原因「然后根據(jù)不同的情況采取措施加以消除。五、實(shí)驗(yàn)內(nèi)容實(shí)現(xiàn)函數(shù)F=AB+BCD+ACD并假定，輸入只有原變量即無反變量入。_1、 畫出邏輯圖，使易于觀察電路的競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象。2、 列出真值表。3、 靜態(tài)測(cè)試，即按真值表驗(yàn)證其邏輯功能。4、 觀察變量A變化過程中的險(xiǎn)象：即取B=C=D=1，得F=A+A，A改接函數(shù)發(fā)生器的連續(xù)脈沖源，使工作頻率盡可能高。觀察是否出現(xiàn)險(xiǎn)象，如有，請(qǐng)測(cè)出毛刺的幅度和寬度（中值寬度）。5、 使F再經(jīng)過一級(jí)反相器，檢查險(xiǎn)象是否影響下一級(jí)電路的正常工作？6、 在F端并接一只330PF電容，還會(huì)影響下一級(jí)電路的正常工作嗎？7、 分別觀察變量B、D變化過程中產(chǎn)生的險(xiǎn)象。8、 用加冗余項(xiàng)法消除A變化過程中產(chǎn)生的險(xiǎn)象。此時(shí)允許使用74LS20（二4輸入與非門）

六、實(shí)驗(yàn)報(bào)告