計算機組成原理第七篇課件

第7章系統(tǒng)總線計算機組成原理教學(xué)目標(biāo)教學(xué)重點教學(xué)過程-7/19/20231教學(xué)目標(biāo)了解系統(tǒng)總線的結(jié)構(gòu)了解總線的控制、數(shù)據(jù)傳輸和接口-7/19/20232教學(xué)重點系統(tǒng)總線的結(jié)構(gòu)總線的控制、數(shù)據(jù)傳輸和接口-7/19/20233教學(xué)過程7.1系統(tǒng)總線的結(jié)構(gòu)7.2總線的控制、數(shù)據(jù)傳輸和接口7.3常用總線舉例-7/19/202347.1系統(tǒng)總線的結(jié)構(gòu)計算機系統(tǒng)中存儲器、CPU等功能部件之間必須互聯(lián)，才能組成計算機系統(tǒng)。部件之間的互聯(lián)方式:分散連接：各部件之間通過單獨的連線互聯(lián)總線連接：將各個部件連接到一組公共信息傳輸線上。總線結(jié)構(gòu)的兩個主要優(yōu)點是靈活：體現(xiàn)在新加部件可以很容易地加到總線上并且部件可以在使用相同總線的計算機系統(tǒng)之間互換低成本?，F(xiàn)代計算機普遍使用的是總線互聯(lián)結(jié)構(gòu)。-7/19/202357.1.1總線的基本概念總線是連接兩個或多個功能部件的一組共享的信息傳輸線，它的主要特征就是多個部件共享傳輸介質(zhì)。一個部件發(fā)出的信號可以被連接到總線上的其他所有部件所接收?？偩€通常由許多傳輸線或通路構(gòu)成，在并行傳輸條件下，每條線可傳輸一位二進制信息，若干條線可同時傳輸多位二進制信息。-7/19/202367.1.1總線的基本概念（1/5）總線的特性和分類（1）物理特性總線的物理特性是指總線在機械物理連接上的特性。包括連線類型、數(shù)量、接插件的幾何尺寸和形狀以及引腳線的排列等。（2）電氣特性總線的電氣特性是指總線的每一條信號線的信號傳遞方向、信號的有效電平范圍。通常規(guī)定由CPU發(fā)出的信號為輸出信號，送入CPU的信號為輸入信號。-7/19/202377.1.1總線的基本概念（2/5）1.總線的特性和分類（3）功能特性總線功能特性是指總線中每根傳輸線的功能。不同的控制線功能不同，如地址線用來傳輸?shù)刂沸畔?，?shù)據(jù)線用來傳輸數(shù)據(jù)信息，控制線用來發(fā)出控制信息。（4）時間特性總線時間特性是指總線中任一根傳輸線在什么時間內(nèi)有效，以及每根線產(chǎn)生的信號之間的時序關(guān)系。-7/19/202387.1.1總線的基本概念（3/5）1.總線的特性和分類計算機系統(tǒng)中含有多種總線，在各個層次上提供部件之間連接和信息交換的通路。根據(jù)所連接部件的不同，總線通常被分成三種類型：內(nèi)部總線：指芯片內(nèi)部連接各元件的總線。例如CPU芯片內(nèi)部，在各個寄存器、ALU、指令部件等各元件之間也有總線相連。系統(tǒng)總線：指連接CPU、存儲器和各種I/O模塊等主要部件的總線。由于這些部件通常制作在插件板卡上，所以連接這些部件的總線一般是主板式或底板式總線，主板式總線是一種板級總線，主要連接主機系統(tǒng)印刷電路板中的CPU和主存等部件，因此也被稱為處理器－主存總線，有的系統(tǒng)把它稱為局部總線或處理器總線。底板式總線通常用于連接系統(tǒng)中的各個功能模塊，實現(xiàn)系統(tǒng)中的各個電路板的連接。典型的有PCI總線、VME總線等。I/O總線：這類總線用于主機和I/O設(shè)備之間或計算機系統(tǒng)之間的通信。由于這類連接涉及到許多方面，包括：距離遠近、速度快慢、工作方式等，差異很大，所以I/O總線的種類很多。-7/19/202397.1.1總線的基本概念（4/5）2.系統(tǒng)總線的帶寬盡管一個總線的帶寬主要由總線定時方式所用的協(xié)議決定，但其他幾個因素也影響帶寬。它們是：數(shù)據(jù)總線寬度。增加數(shù)據(jù)總線的寬度可使總線一次傳輸更多數(shù)據(jù)位。信號線是專用還是分時復(fù)用。將地址線和數(shù)據(jù)線單獨設(shè)置可使寫操作的性能更高，因為地址和數(shù)據(jù)可在同一個總線周期內(nèi)傳送出去?？偩€周期指總線上兩個設(shè)備進行一次信息傳輸所需要的時間。是否允許大數(shù)據(jù)塊傳送。如果允許總線以背靠背總線周期連續(xù)傳送多個字而不發(fā)送地址信息或釋放總線，那么可以減少傳送一個大數(shù)據(jù)塊所需的時間，提高總線帶寬。這就是前面講的串并結(jié)合的方式，也稱突發(fā)數(shù)據(jù)傳送方式。-7/19/2023107.1.1總線的基本概念（5/5）3.系統(tǒng)總線的組成一個系統(tǒng)總線通常由一組控制線、一組數(shù)據(jù)線和一組地址線構(gòu)成。也有些總線沒有單獨的地址線，地址信息通過數(shù)據(jù)線來傳送，這種情況稱為數(shù)據(jù)線和地址線復(fù)用。數(shù)據(jù)線用來承載在源部件和目的部件之問傳輸?shù)男畔?，這個信息可能是數(shù)據(jù)、命令、或地址（如果數(shù)據(jù)線和地址線復(fù)用的話）。地址線用來給出源數(shù)據(jù)或目的數(shù)據(jù)所在的主存單元或I/O端口的地址?？刂凭€用來控制對數(shù)據(jù)線和地址線的訪問和使用。-7/19/2023117.1.2總線的連接方式（1/4）1.連接方式（1）單總線結(jié)構(gòu)在許多單處理器的計算機中，使用一條單一的系統(tǒng)總線來連接CPU、主存和I/O設(shè)備，叫做單總線結(jié)構(gòu)。外設(shè)存儲器CPU圖7-1單總線的組成結(jié)構(gòu)單總線-7/19/2023127.1.2總線的連接方式（2/4）1.連接方式（2）雙總線結(jié)構(gòu)在雙總線結(jié)構(gòu)中，存在兩種總線：存儲總線用于CPU與主存儲器的信息交換。I/O總線用于外設(shè)與主機的信息交換。（a）以CPU為中心存儲總線I/O總線外設(shè)存儲器CPU（c）采用通道形式（b）以存儲器為中心存儲總線I/O總線I/O總線外設(shè)存儲器CPU存儲總線外設(shè)外設(shè)CPU圖7-2雙總線的組成結(jié)構(gòu)存儲器通道-7/19/2023137.1.2總線的連接方式（3/4）1.連接方式（3）多總線結(jié)構(gòu)在雙總線結(jié)構(gòu)的基礎(chǔ)之上，為了使高速外設(shè)（如磁盤機）能高速度地與主存儲器進行數(shù)據(jù)交換，在高速外設(shè)與主存儲器之間可以增設(shè)直接存儲器訪問（DMA：DirectMemoryAccess）方式的高速I/O總線（DMA總線），從而形成多總線結(jié)構(gòu)。存儲總線DMA總線I/O總線存儲器CPU圖7-3多總線的組成結(jié)構(gòu)外設(shè)外設(shè)-7/19/2023147.1.2總線的連接方式（4/4）2.總線結(jié)構(gòu)對計算機系統(tǒng)性能的影響最大存儲容量：例如在單總線系統(tǒng)中，對主存和外設(shè)進行存取的差別，僅僅在于出現(xiàn)總線上的地址不同，為此必須為外圍設(shè)備保留某些地址。由于某些地址必須用于外圍設(shè)備，所以在單總線系統(tǒng)中，最大主存容量必須小于計算機字長所決定的可能的地址總數(shù)。指令系統(tǒng)：在雙總線系統(tǒng)中，CPU對存儲總線和系統(tǒng)總線必須有不同的指令系統(tǒng)，這是因為操作碼規(guī)定了要使用哪一條總線，所以在雙總線系統(tǒng)中，訪存操作和輸入輸出操作各有不同的指令。吞吐量：計算機系統(tǒng)的吞吐量是指流入、處理和流出的信息的速率。它取決于信息輸入內(nèi)存的速度、CPU取指、存取數(shù)據(jù)的速度，以及所得結(jié)果從內(nèi)存送給一臺外圍設(shè)備的速度。這些步驟中每一步都關(guān)系到主存，因此，系統(tǒng)吞吐量主要取決于主存的存取周期。-7/19/2023157.2總線的控制、數(shù)據(jù)傳輸和接口總線的信號線類型有專用和復(fù)用兩種。專用信號線就是指這種信號線專門用來傳送某一種信息。例如，使用分立的數(shù)據(jù)線和地址線。復(fù)用信號線就是指一種信號線在不同的時間傳輸不同的信息。例如，采用數(shù)據(jù)、地址線分時復(fù)用的方式，用一組數(shù)據(jù)線在地址階段傳送地址信息，在數(shù)據(jù)階段傳送數(shù)據(jù)信息。這樣就使得地址和數(shù)據(jù)通過同一組數(shù)據(jù)線進行傳輸。從而實現(xiàn)了復(fù)用。信號線的分時復(fù)用的優(yōu)點：可以使用較少的線傳輸更多的信息，從而節(jié)省了空間和成本。信號線的分時復(fù)用的缺點：掛接的每個部件的電路變得更復(fù)雜了。因為共享同一線路的事件不能同時發(fā)生，所以它還潛在地降低了性能。例如，存儲器寫事務(wù)中，如果采用數(shù)據(jù)和地址專用線的話，主存單元地址和數(shù)據(jù)可以同時送到總線上，而數(shù)據(jù)和地址線分時復(fù)用的情況下就不能這樣。-7/19/2023167.2.1總線的控制（1/6）最簡單的系統(tǒng)可以只有一個總線主控設(shè)備：處理器。在一個單主控設(shè)備系統(tǒng)中，所有總線操作都必須由處理器控制，所以無需總線裁決。另一種選擇是采用多個總線主控設(shè)備，每個主控設(shè)備都能啟動數(shù)據(jù)傳送。決定哪個總線主控設(shè)備將在下次得到總線使用權(quán)的過程被稱為總線裁決。進行總線裁決有多種方案。從大的方面來講，有兩類總線裁決方式：集中式和分布式。前者將控制邏輯做在一個專門的總線控制器或總線裁決器中，通過將所有的總線請求集中起來利用一個特定的裁決算法進行裁決。而在分布式的裁決方式中，沒有專門的總線控制器，其控制邏輯分散在各個部件或設(shè)備中。-7/19/2023177.2.1總線的控制（2/6）在選擇哪個設(shè)備獲得總線使用權(quán)時，一般的裁決方案通常試圖平衡兩個因素。（1）“等級性”即每個主控設(shè)備有一個總線優(yōu)先級，具有最高優(yōu)先級的設(shè)備應(yīng)該先被服務(wù)：（2）“公平性”即任何設(shè)備，即使是具有最低優(yōu)先權(quán)的設(shè)備也不能永遠得不到總線使用權(quán)。這種“公平性”保證了想使用總線的每個設(shè)備最終總能得到總線。除了上述因素外，更復(fù)雜的方案考慮怎樣縮短總線裁決時間。圖10-3陣列處理機結(jié)構(gòu)-7/19/2023187.2.1總線的控制（3/6）1.集中裁決方式（1）菊花鏈查詢方式總線控制部件設(shè)備0設(shè)備1設(shè)備n……BGBRBS數(shù)據(jù)線地址線圖7-4菊花鏈查詢方式-7/19/2023197.2.1總線的控制（4/6）（2）計數(shù)器定時查詢方式圖7-5計數(shù)器定時查詢方式數(shù)據(jù)線總線控制部件設(shè)備0設(shè)備1設(shè)備n……BRBS地址線設(shè)備線-7/19/2023207.2.1總線的控制（5/6）（3）獨立請求方式數(shù)據(jù)線圖7-6獨立請求方式總線控制部件設(shè)備0設(shè)備1設(shè)備n……BR0BG0地址線BR1BG1BR2BG2-7/19/2023217.2.1總線的控制（6/6）2.分布式裁決方式（1）自舉分布式裁決在沖突檢測分布式裁決方案也使用多個請求線，不需要中心裁決器，每個設(shè)備獨立地決定自己是否是最高優(yōu)先級請求者。（2）沖突檢測分布式裁決在沖突檢測分布式裁決方案中，每個設(shè)備獨立地請求總線，多個同時使用總線的設(shè)備會產(chǎn)生沖突，這時沖突被檢測到，按照某種策略在沖突的各方選擇一個設(shè)備。存儲器寫（不可重試）：當(dāng)處理器要寫回一個更新的Cache行到存儲器（淘汰）以便為一個新行騰出空間時，由處理器發(fā)出該事務(wù)。存儲器寫（可重試）：當(dāng)處理器執(zhí)行到某指令需寫數(shù)據(jù)到存儲器中去時，由處理器發(fā)出該事務(wù)。-7/19/202322分布式裁決中央處理器設(shè)備接口0設(shè)備接口1設(shè)備接口N312-7/19/2023237.2.2總線的數(shù)據(jù)傳輸方式（1/2）1.串行傳輸串行總線的數(shù)據(jù)在數(shù)據(jù)線上按位進行傳輸，因此只需要一根數(shù)據(jù)線，線路的成本低，適合于遠距離的數(shù)據(jù)傳輸。在進行串行傳輸時，按順序傳送一個數(shù)據(jù)的所有二進位的脈沖信號，每次一位，被傳送的數(shù)據(jù)在發(fā)送部件中必須進行并行數(shù)據(jù)到串行數(shù)據(jù)的轉(zhuǎn)換，這個過程稱為拆卸；而在接收部件中則需要將串行數(shù)據(jù)轉(zhuǎn)換成并行數(shù)據(jù)，這個過程稱為裝配。串行總線是一種信息傳輸信道。在信息傳輸通道中，攜帶數(shù)據(jù)信息的信號單元叫碼元，每秒鐘通過信道傳輸?shù)拇a元數(shù)稱為碼元傳輸速率，簡稱波特率。串行傳輸方式可分為同步方式和異步方式兩種。在異步傳輸方式中，每個字符要用一位起始位和若干停止位作為字符傳輸?shù)拈_始和結(jié)束標(biāo)志，需占用一定的時間。所以在進行數(shù)據(jù)塊傳送時，為了提高速度，一般把每個字符前后的附加位去掉，而將若干個字符作為一個數(shù)據(jù)塊一起傳送，在數(shù)據(jù)塊的開始和結(jié)尾處用一個或若干個同步字符作標(biāo)志。這種方式稱為同步串行傳輸方式。-7/19/2023247.2.2總線的數(shù)據(jù)傳輸方式（2/2）2.并行傳輸并行總線的數(shù)據(jù)在數(shù)據(jù)線上同時有多位一起傳送，每一位要有一根數(shù)據(jù)線，因此有多根數(shù)據(jù)線。并行傳輸比串行傳輸速度要快得多，但需要更多的傳輸線。衡量并行總線速度的指標(biāo)是最大數(shù)據(jù)傳輸率，即單位時間內(nèi)在總線上傳輸?shù)淖畲笮畔⒘?。為了減少線路的數(shù)量，可以將并行方式和串行方式結(jié)合起來。當(dāng)數(shù)據(jù)線不是很寬時，采用分多次傳輸?shù)姆椒▉韺崿F(xiàn)，例如在主存和Cache之問傳輸數(shù)據(jù)塊時常采用連續(xù)串行傳輸多個字的方法進行。這種總線傳輸方式稱為突發(fā)式數(shù)據(jù)傳送模式。-7/19/2023257.2.3總線的的接口（1/5）1.接口的基本概念（1）接口的定義廣義的說，“接口”是指中央處理器（CPU）和內(nèi)存、外部設(shè)備、兩種外部設(shè)備間或兩種機器之間通過總線連接的邏輯部件。接口部件在它所連接的兩部件之間起著“轉(zhuǎn)換器”的作用，以便實現(xiàn)彼此之間的信息傳送。一個典型的計算機系統(tǒng)具有各種類型的外部設(shè)備，因而有各種類型的接口。為了使所有的外部設(shè)備能夠兼容，并能在一起正常工作，CPU規(guī)定了不同的信息傳送控制方法。-7/19/2023267.2.3總線的的接口（2/5）（2）接口的功能①數(shù)據(jù)轉(zhuǎn)換不同類型的數(shù)據(jù)必須經(jīng)過轉(zhuǎn)換過程才能被對方識別和接收。②數(shù)據(jù)緩沖與時序配合在接口電路中，一般設(shè)置幾個數(shù)據(jù)緩沖寄存器，從而接口具備一定的緩沖存儲能力。③提供外部設(shè)備和接口的狀態(tài)在接口線路中設(shè)置設(shè)備和接口狀態(tài)寄存器，CPU可以通過讀取其內(nèi)容了解外部設(shè)備和接口線路的工作狀態(tài)，調(diào)整對外部設(shè)備及數(shù)據(jù)接口的指令。④實現(xiàn)主機和外部設(shè)備之間的通信聯(lián)絡(luò)控制主要通信聯(lián)絡(luò)控制工作包括設(shè)備選擇、操作時序的控制與協(xié)調(diào)、中斷的請求與批準(zhǔn)、主機命令與I/O設(shè)備狀態(tài)的交換與傳遞。⑤電平匹配和負載匹配總線信號電平通常是與TTL兼容的，而外設(shè)的I/O信號有TTL電平和其它規(guī)格的電平。當(dāng)電平不同時，需經(jīng)過接口電路進行電平轉(zhuǎn)換。-7/19/2023277.2.3總線的的接口（3/5）2.接口的分類（1）按數(shù)據(jù)傳輸寬度分類①并行接口主機與接口、接口與外部設(shè)備之間都是對一個字節(jié)或幾個字節(jié)各位同時進行處理的方式完成信息傳遞工作，即每次傳送一個字節(jié)或幾個字節(jié)的全部代碼。因此并行接口的數(shù)據(jù)通路是按字或字節(jié)設(shè)置的。一般當(dāng)I/O設(shè)備本身是按照并行方式工作，并且主機與外部設(shè)備之間距離較近時，選用并行接口。②串行接口接口與主機之間完全按照并行的方式傳遞數(shù)據(jù)。但接口與I/O設(shè)備之間有時是按照每次傳送一位的方式實現(xiàn)數(shù)據(jù)傳遞，即每個字節(jié)是按位依次傳送的。因此要求串行接口必須設(shè)置具有移位功能的數(shù)據(jù)緩沖器，以實現(xiàn)數(shù)據(jù)格式的串－并轉(zhuǎn)換。同時還要求接口中同步定時脈沖信號來控制信息的傳遞速率，以保證信號能夠在接口與外部設(shè)備之間實現(xiàn)同步串行傳送。一般的低速I/O設(shè)備、計算機網(wǎng)絡(luò)的遠程終端設(shè)備以及通信系統(tǒng)的終端采用串行接口。-7/19/202328總線接口

1.串行傳送只有一條傳輸線，每次一位，按順序來傳送表示一個數(shù)碼的所有二進制位(bit)2.并行傳送每個數(shù)據(jù)位都需要單獨一條傳輸線。二進制數(shù)“0”或“1”在不同的線上同時進行傳送-7/19/202329串行通信串行通信：將數(shù)據(jù)分解成二進制位用一條信號線，一位一位順序傳送的方式串行通信的優(yōu)勢：用于通信的線路少，因而在遠距離通信時可以極大地降低成本通信協(xié)議（通信規(guī)程）：收發(fā)雙方共同遵守 解決傳送速率、信息格式、位同步、字符同步、數(shù)據(jù)校驗等問題串行通信適合于遠距離數(shù)據(jù)傳送，也常用于速度要求不高的近距離數(shù)據(jù)傳送PC系列機上有兩個串行異步通信接口、鍵盤、鼠標(biāo)器與主機間采用串行數(shù)據(jù)傳送-通信方式串行異步通信：以字符為單位進行傳輸串行同步通信：以一個數(shù)據(jù)塊（幀）為傳輸單位，每個數(shù)據(jù)塊附加1個或2個同步字符，最后以校驗字符結(jié)束傳輸制式全雙工：雙根傳輸線，能夠同時發(fā)送和接收半雙工：單根傳輸線，不能同時發(fā)送和接收單工：單根傳輸線只用作發(fā)送或只用作接收調(diào)制解調(diào)器Modem：通信線路信號與計算機數(shù)字信號相互轉(zhuǎn)換的設(shè)備-起始位——每個字符開始傳送的標(biāo)志，起始位采用邏輯0電平數(shù)據(jù)位——數(shù)據(jù)位緊跟著起始位傳送。由5～8個二進制位組成，低位先傳送校驗位——用于校驗是否傳送正確；可選擇奇檢驗、偶校驗或不傳送校驗位停止位——表示該字符傳送結(jié)束。停止位采用邏輯1電平，可選擇1、1.5或2位起止式異步通信字符格式起始位校驗位停止位空閑位數(shù)據(jù)位低位高位字符0/10/10/10/110111…空閑位——傳送字符之間的邏輯1電平，表示沒有進行傳送-數(shù)據(jù)傳輸速率數(shù)據(jù)傳輸速率＝比特率（BitRate）每秒傳輸?shù)亩M制位數(shù)bps字符中每個二進制位持續(xù)的時間長度都一樣，為數(shù)據(jù)傳輸速率的倒數(shù)進行二進制數(shù)碼傳輸，每位時間長度相等： 比特率＝波特率（BaudRate）過去，限制在50bps到9600bps之間現(xiàn)在，可以達到115200bps或更高-【例】利用串行方式傳送字符，每秒鐘傳送的數(shù)據(jù)位數(shù)常稱為波特。假設(shè)數(shù)據(jù)傳送速率是120個字符/秒，每一個字符格式規(guī)定包含10個數(shù)據(jù)位(起始位、停止位、8個數(shù)據(jù)位)，問傳送的波特數(shù)是多少？每個數(shù)據(jù)位占用的時間是多少？【解】：波特數(shù)為：10位×120/秒=1200波特

每個數(shù)據(jù)位占用的時間Td是波特數(shù)的倒數(shù)：Td=1/1200=0.833×0.001s=0.833ms發(fā)送8位數(shù)據(jù)：59H＝01011001B，偶校驗、兩個停止位-7/19/2023347.2.3總線的的接口（4/5）（2）按操作的節(jié)拍分類①同步接口同步接口的數(shù)據(jù)傳送是按照CPU的控制節(jié)拍進行。無論是CPU與接口之間，還是接口與外部設(shè)備之間的數(shù)據(jù)交換都由CPU控制節(jié)拍的協(xié)調(diào)，與CPU的節(jié)拍同步。這種接口的控制簡單，但其操作時間必須與CPU的時鐘同步。②異步接口異步接口不由CPU的時鐘控制。CPU與I/O設(shè)備之間的信息交換采用應(yīng)答方式。連接在總線上的任何兩個設(shè)備均可以交換信息，在交換信息的兩個設(shè)備中，負責(zé)控制和支配總線控制權(quán)的設(shè)備叫主設(shè)備，和主設(shè)備交換信息的設(shè)備叫從設(shè)備。如將CPU看作主設(shè)備，將I/O設(shè)備看作從設(shè)備。在信息交換時，主設(shè)備發(fā)出交換信息的“請求”信號，經(jīng)過接口傳送給設(shè)備，從設(shè)備完成主設(shè)備指定的操作后向主設(shè)備發(fā)出“回答”信號。按這種一問一答的方式分步完成信息的交換。其中從“請求”到“回答”之間的時間是由完成操作所需的實際工作時間決定的，與CPU的時鐘節(jié)拍無關(guān)。-7/19/2023357.2.3總線的的接口（5/5）（3）按信息傳送的控制方式分類根據(jù)接口對信息傳送的控制方式，可將接口分為：有程序控制的輸入輸出接口程序中斷輸入輸出接口直接存儲器存?。―MA）接口-7/19/2023367.3常用總線舉例7.3.1ISA總線7.3.2EISA總線7.3.3VL總線（VESA總線）7.3.4PCI總線7.3.5USB總線7.3.6Futurebus總線-7/19/2023377.3.1ISA總線ISA（IndustrialStandardArchitecture）總線是IBM公司1984年為推出PC／AT機而建立的系統(tǒng)總線標(biāo)準(zhǔn)。也叫AT總線。它是在原先的PC／XT總線的基礎(chǔ)上擴充而來的。它在推出后得到廣大計算機同行的承認，兼容該標(biāo)準(zhǔn)的微型機大量出現(xiàn)。ISA總線的主要特點：（1）它能支持64KBI/O地址空問、16MB主存地址空間的尋址，可進行8位或16位數(shù)據(jù)訪問，支持15級硬中斷、7級DMA通道。（2）它是一種簡單的多主控總線。除了CPU外，DMA控制器、DRAM刷新控制器和帶處理器的智能接口控制卡都可成為總線主控設(shè)備。（3）它支持8種總線事務(wù)類型：存儲器讀、存儲器寫、I/O寫、中斷響應(yīng)、DMA響應(yīng)、存儲器刷新、總線仲裁。-7/19/2023387.3.2EISA總線EISA（ExtendedIndustrialStandardArchitecture）總線是一種在ISA總線基礎(chǔ)上擴充的開放總線標(biāo)準(zhǔn)。它從CPU中分離出了總線控制權(quán)，是一種具有智能化的總線，支持多總線主控和突發(fā)傳輸方式。它的時鐘頻率為8.33MHz。EISA總線共有198根信號線，在原ISA總線的98根線的基礎(chǔ)上擴充了100根線，與原ISA總線完全兼容。具有分立的數(shù)據(jù)線和地址線。數(shù)據(jù)線寬度為32位，具有8位、16位、32位數(shù)據(jù)傳輸能力，所以最大數(shù)據(jù)傳輸率為33Mb/s。地址線的寬度為32位，所以尋址能力達232。即：CPU或DMA控制器等這些主控設(shè)備能夠?qū)?GB范圍的主存地址空間進行訪問。-7/19/2023397.3.3VL總線（VESA總線）VL（VESALocalBus）總線是VESA（VideoElectronicStandardAssociation視頻電子標(biāo)準(zhǔn)協(xié)會）與60余家公司聯(lián)合推出的一種通用的全開放局部總線標(biāo)準(zhǔn)，也叫VESA總線。它的推出為微機系統(tǒng)總線結(jié)構(gòu)的革新奠定了基礎(chǔ)。VL總線作為一種局部總線，它不是一個單獨使用的總線體系結(jié)構(gòu)，而是對ISA、EISA等系統(tǒng)I/O總線的補充，它需要和其他總線共存于一個系統(tǒng)中，形成ISA/VL或EISA/VL等總線體系結(jié)構(gòu)。VL總線的主要設(shè)計目標(biāo)是支持CPU直接與高速視頻控制器掛接，其他外設(shè)如硬盤控制器、LAN控制卡以及其他高速接口所連的外設(shè)，也可使用VL總線。-7/19/2023407.3.4PCI總線PCI（PeripheralComponentInterconnect）總線是繼VL總線之后推出的又一種高性能的32位局部總線。Intel公司于1991年底提出，PCI規(guī)范受到許多微處理器和外圍設(shè)備生產(chǎn)商的支持。PCI是一種高帶寬、獨立于處理器的總線。它主要用于高速外設(shè)的I/O接口和主機相連，如圖形顯示適配器、網(wǎng)絡(luò)接口控制卡、磁盤控制器等。PCI總線可以在主板上和其他系統(tǒng)總線（如ISA、EISA或MCA）相連接，這樣使得系統(tǒng)中的高速設(shè)備掛接在PCI總線，而低速設(shè)備仍然通過ISA、EISA等這些低速I/O總線支持。在高速的PCI總線和低速的E（ISA）總線之間也是通過PCI橋相連接的。一個系統(tǒng)中甚至可以有多個PCI總線，PCI總線之間也是用相應(yīng)的PCI橋連接。-7/19/2023417.3