嵌入式系統(tǒng)期中報告課件

嵌入式系統(tǒng)期中報告

JTAG主講人：陸述人11/30/2005名詞解析JTAGJointTestActionGroupTAPTestAccessPortJTAG歷史緣由邊界掃描測試BoundaryScanTest多探針法檢驗遇到界限探針(Probe)直徑0.8mm以內(nèi)建矽質(zhì)探針取代金屬探針JTAG歷史緣由(cont’d)1985Philips,BritishTel等歐洲數(shù)家企業(yè)結成JETAG(Joint

EuropianTestAction)1986Hewlett-Packard等美國企業(yè)加入JETAG而改名為JTAG(JointTestActionGroup)1988將JTAG第二版提案到IEEETestabilityBusCommittee(P1149)1989IEEE1149.1「TestAccessPortandBoundaryScanArchitecture」之無記名投票1990IEEEStandard1149.1-1990規(guī)格「IEEEStandardTestAccessPortandBoundaryScanArchitecture」之制定1996IEEEP1149.1工作小組繼續(xù)審議「StandardforaMixed-SignalTestBus」之規(guī)格從圖案側(cè)將測試探針加以接觸從組件側(cè)將測試用探針加以接觸傳統(tǒng)偵測法利用測試用探針之探測已達極限QFP之場合BGAP之場合JTAG原理

測試結構基本單元測試存取埠TAP控制器測試資料暫存器（TestDataRegisters）指令暫存器（InstructionRegister）JTAG測試相容元件之構成功能電路胞之構造測試存取埠TAP之信號線功能TDI(TestDataIn)針對測試邏輯電路，將指令或資料加以串列輸入之信號，係在TCK之上升脈衝邊緣加以取樣。TDO(TestDataOut)將來自測試邏輯電路之資料加以串列輸出之信號，其TDO輸出值之變更係在TCK之下降脈衝邊緣進行。TCK(TestClock)對測試邏輯電路供給時鐘脈衝。將串列測試資料經(jīng)路，單獨當作組件固有之系統(tǒng)時鐘脈衝使用之專用輸入。TMS(TestModeSelect)係可將測試動作加以控制之信號，在TCK之上升脈衝邊緣被取樣，此一信號可由TAP控制器加以解碼。TRST(Test

ReseT)係將TAP控制器非同步地加以初期化之負邏輯信號，為可任選者。在TMS為Hi狀態(tài)時，將TCK之上升脈衝邊緣檢測5次之場合，亦會變成此一狀態(tài)。TAP控制器TAP控制器是一個具有16個狀態(tài)的狀態(tài)機，它用來控制測試。狀態(tài)機的輸入是TCK和TMS，輸出是其他暫存器的控制信號。

TAP控制器之狀態(tài)演變JTAG測試相容元件之暫存器暫存器之種類擔當任務必須指令暫存器資料暫存器邊界掃描暫存器旁通暫存器可進行與原來之測試用探針等效之動作可提供從TDI至TDO之最短路徑可任選IDCODE暫存器其它???可識別元件????測試資料暫存器邊界掃描暫存器矽質(zhì)探針(siliconprobe)功能電路胞連接成一串1位元移位暫存器1位元閂鎖器(latch)旁通暫存器縮短執(zhí)行測試所需時間可任選暫存器IDCODE暫存器用來識別元件及製造商指令暫存器邊界掃描單元四種操作模式：普通模式一般的系統(tǒng)資料從In傳輸至OUT

掃描模式shifterDR選擇SCAN_IN引腳，ClockDR提供掃描路徑時鐘。ShifterDR值由Tap控制器中相似的名稱的狀態(tài)得來。當TAP控制器處於狀態(tài)capture-DR或者shifter-DR時，斷言ClockDR指令暫存器(cont’d)捕捉模式ShiftDR選擇In引腳，資料由ClockDR時鐘送入掃描路徑暫存器來對系統(tǒng)進行快照更新模式在捕捉或者掃描之後，數(shù)依據(jù)透過UpdateDR一個時鐘沿從左邊沿觸發(fā)送至OUTJTAG測試應用基板測試之效率化、容易化基板運作中作JTAG測試之利用JTAG測試相容元件對JTAG測試以外之獨特應用JTAG測試應用領域元件測試繳貨檢查基板測試系統(tǒng)測試現(xiàn)場修護虛擬ICE工具JTAG測試用相關暫存器指令暫存器(8位元長)邊界掃瞄暫存器(18位元長)旁通暫存器(1位元長)邊界控制暫存器(2位元長)TAP與印表機埠之連接器形狀(裝置側(cè))與TAP信號所對應印表機連接器之信號腳端分配TAP信號與印表機介面之對應WigglerJTAG線路圖244statebufferfunctionsGlitterfilterSynchronizationBi-bufferJTAG測試實施步驟範例JTAG測試系統(tǒng)構成TRST信號與可進行同等過渡之方法(TRST信號屬於可任選之原因)主要狀態(tài)時之功能電路胞動作緊靠5條之接線可將印刷基板上所有地方加以測試內(nèi)建有測試用探針功能之IC

(JTAG測試對應元件)測試晶片及其目前選定的邊界掃描鏈初始化狀態(tài)CAPTURE-DRSHIFT-DR＋1TCKSHIFT-DR＋2TCKSHIFT-DR＋6TCKUPDATE-DRARM7TDMI測試架構ARM7TDMI處理器結構框架圖ARM7TDMI三大部分ARMCPUMainProcessorLogic包括了對測試的硬體支援EmbeddedICE-RTLogic包括了一組暫存器和比較器，用來產(chǎn)生測試異常、設定中斷點和觀察點TAPControllerTAPController透過JTAG介面來控制和操作掃描鏈ARM7TDMI4條掃描鏈

ScanChain0透過掃描鏈0可以存取ARM7TDMI內(nèi)核的週邊電路，包括資料匯流排，透過該掃描鏈可以進行晶片間的測試（EXTEST）和晶片的內(nèi)部測試（INTEST），該掃描鏈長度為113位元，具體包括：資料匯流排的0－31位元，內(nèi)核控制信號，位址匯流排的31－0位元，EmbeddedICE-RT的控制信號。ARM7TDMI4條掃描鏈

ScanChain1掃描鏈1是掃描鏈0的子集，長度為33位，具體包括：資料匯流排的0－31位元、BREAKPT信號，掃描鏈1比掃描鏈0的長度短了很多，透過掃描鏈1可以更快的插入指令或者是資料到ARM7TDMI的內(nèi)部。ARM7TDMI4條掃描鏈

ScanChain2掃描鏈2長度為38位元，該掃描鏈是專門用來存取EmbeddedICE-RT內(nèi)部的暫存器，透過存取EmbeddedICE-RT的內(nèi)部暫存器，可以讓ARM7TDMI進入測試狀態(tài)、設定中斷點、設定觀察點。ARM7TDMI4條掃描鏈

ScanChain3透過掃描鏈3，ARM7TDMI可以存取外部的邊界掃描鏈，該掃描鏈很少用到，在此就不介紹，請參考ARM7TDMI手冊。ARM7TDMI3個附加信號

DBGREQ測試請求，透過把DBGREQ置“1”，可以迫使ARM7TDMI進入測試狀態(tài)。DBGACK測試確認，透過DBGACK，可以判斷目前ARM7TDMI是否在測試狀態(tài)。BREAKPT中斷點信號，這個信號是輸入到ARM7TDMI處理器內(nèi)核的，如果BREAKPT被置“1”，目前的記憶體存取