西交《數(shù)字電子技術(shù)》在線作業(yè)答卷

西交《數(shù)字電子技術(shù)》在線作業(yè)-00002試卷總分:100得分:100一、單選題(共30道試題,共60分)1.DAC單位量化電壓的大小等于Dn為（）時(shí)，DAC輸出的模擬電壓值。A.1B.nC.2n-1D.2n答案:A2.用三態(tài)門(mén)可以實(shí)現(xiàn)“總線”連接，但其“使能”控制端應(yīng)為（）。A.固定接0B.固定接1C.同時(shí)使能D.分時(shí)使能答案:D3.把模擬量轉(zhuǎn)換成為相應(yīng)數(shù)字量的轉(zhuǎn)換器件稱為()A.ADCB.DACC.D/A轉(zhuǎn)換器D.計(jì)數(shù)器答案:A4.三態(tài)寄存器的（）信號(hào)無(wú)效時(shí)，寄存器輸出為高阻狀態(tài)。A.異步清零B.輸入使C.CPD.輸出使能答案:D5.TTL與非門(mén)輸出高電平的參數(shù)規(guī)范值是（）。A.≥1.4VB.≥2.4VC.≥3.3VD.=3.6V答案:B6.數(shù)字電路中使用的是______。A.二進(jìn)制B.八進(jìn)制C.十進(jìn)制D.十六進(jìn)制答案:A7.以下可編程邏輯器件中,集成密度最高的是()A.PALB.GALC.HDPLDD.FPGA答案:D8.欲把36kHz的脈沖信號(hào)變?yōu)?Hz的脈沖信號(hào)，若采用10進(jìn)制集成計(jì)數(shù)器，則各級(jí)的分頻系數(shù)為（）。A.(3,6,10,10,10)B.(4,9,10,10,10)C.(3,12,10,10,10)D.(6,3,10,10,10)答案:B9.在（）端加可變電壓，可使555多諧振蕩器輸出調(diào)頻波。A.RDB.OUTC.C-UD.GND答案:C10.格雷碼的優(yōu)點(diǎn)是()A.代碼短B.兩組相鄰代碼之間只有一位不同C.記憶方便D.同時(shí)具備以上三者答案:B11.譯碼器的任務(wù)是()A.將電路的某種狀態(tài)轉(zhuǎn)換成相應(yīng)的代碼B.將某種代碼轉(zhuǎn)換為電路的某種輸出狀態(tài)C.將十進(jìn)制數(shù)轉(zhuǎn)化為二進(jìn)制數(shù)D.將二進(jìn)制數(shù)轉(zhuǎn)換為十進(jìn)制數(shù)答案:B12.N變量的卡諾圖中任一最小項(xiàng)應(yīng)當(dāng)有()相鄰塊A.2^NB.NC.N+1D.N-1答案:B13.數(shù)字系統(tǒng)中，常用（）電路，將輸入脈沖信號(hào)變?yōu)榈确葘挼拿}沖信號(hào)。A.施密特觸發(fā)器B.單穩(wěn)態(tài)觸發(fā)器C.多諧振蕩器D.集成定時(shí)器答案:B14.一個(gè)3輸入表決電路，只有3個(gè)輸入都為0，輸出才為1，則該電路的邏輯關(guān)系是_______。A.與B.或C.或非D.與非答案:C15.三態(tài)門(mén)的第三態(tài)是()。A.低電平B.高電平C.高阻D.其他都不是答案:C16.十進(jìn)制數(shù)89對(duì)應(yīng)的8421BCD碼為（）。A.00100100B.00011000C.10001001D.00101000答案:C17.某集成電路封裝內(nèi)集成有4個(gè)與非門(mén)，它們輸出全為高電平時(shí)，測(cè)得5V電源端的電流為8mA,輸出全為0時(shí)，測(cè)得5V電源端的電流為16mA,該TTL與非門(mén)的功耗為_(kāi)_____mW。A.30B.20C.15D.10答案:C18.842BCD碼0000表示的十進(jìn)制數(shù)是（）。A.131B.103C.87D.13答案:C19.如要將一個(gè)最大幅度為9.99V的模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào),要求ADC的分辨率小于10mV,最少應(yīng)選用()位ADCA.6B.8C.10D.12答案:C20.門(mén)級(jí)組合電路是指的電路A.由二、三極管開(kāi)關(guān)組成B.由各種門(mén)電路組成且無(wú)反饋線C.由組合器件組成D.由各種數(shù)字集成電路組成答案:B21.不屬于CMOS邏輯電路優(yōu)點(diǎn)的提法是（）。A.輸出高低電平理想B.電源適用范圍寬C.抗干擾能力強(qiáng)D.電流驅(qū)動(dòng)能力強(qiáng)答案:D22.{圖}A.變?yōu)?B.保持1不變C.保持0不變D.無(wú)法確定答案:B23.0-4線優(yōu)先編碼器允許同時(shí)輸入（）路編碼信號(hào)。A.1B.9C.10D.多答案:D24.n位二進(jìn)制的A/D轉(zhuǎn)換器可分辨出滿量程值（）的輸入變化量。A.1/(2n+1)B.1/2nC.1/(2n–1)D.無(wú)法確定答案:C25.74LS138有______個(gè)譯碼輸入端。A.1B.3C.8D.無(wú)法確定答案:B26.高密度可編程邏輯器件中具有硬件加密功能的器件是（）。A.HDPLD和FPGAB.GALC.HDPLDD.FPGA答案:D27.三態(tài)門(mén)的第三態(tài)是____。A.低電平B.高電平C.高阻D.任意電平答案:C28.門(mén)電路輸入端對(duì)地所接電阻R≤ROFF時(shí)，相當(dāng)于此端（）。A.接邏輯“1”B.接邏輯“0”C.接2.4V電壓D.邏輯不定答案:B29.要獲得32K×8_RAM，需用用4K×4的RAM__________片。A.8B.16C.32D.64答案:B30.555集成定時(shí)器構(gòu)成的施密特觸發(fā)器，當(dāng)電源電壓為5V時(shí)，其回差電壓值為（）。A.15VB.10VC.5VD.2.5V答案:C二、判斷題(共20道試題,共40分)31.觸發(fā)器中，存在連續(xù)空翻現(xiàn)象的有鐘控的觸發(fā)器。答案:正確32.函數(shù)F連續(xù)取00次對(duì)偶，F(xiàn)不變。答案:正確33.多諧振蕩器常作為脈沖信號(hào)源使用答案:正確34.已知邏輯AB=AC，則B=C。答案:錯(cuò)誤35.兩個(gè)二進(jìn)制數(shù)相加，并加上來(lái)自高位的進(jìn)位，稱為全加，所用的電路為全加器。答案:錯(cuò)誤36.八路數(shù)據(jù)分配器的地址輸入（選擇控制）端有8個(gè)。答案:錯(cuò)誤37.多諧振蕩器有兩個(gè)穩(wěn)態(tài)。答案:錯(cuò)誤38.D/A的含義是模數(shù)轉(zhuǎn)換。答案:錯(cuò)誤39.主從JK觸發(fā)器在CP=期間，存在一次性變化。答案:正確40.在同步時(shí)序電路的設(shè)計(jì)中，若最簡(jiǎn)狀態(tài)表中的狀態(tài)數(shù)為2N，而又是用N級(jí)觸發(fā)器來(lái)實(shí)現(xiàn)其電路，則不需檢查電路的自啟動(dòng)性。（）答案:正確41.二進(jìn)制數(shù)00和二進(jìn)制代碼00都表示十進(jìn)制數(shù)。答案:錯(cuò)誤42.邏輯變量的取值，1比0大。答案:錯(cuò)誤43.施密特觸發(fā)器有兩個(gè)穩(wěn)態(tài)。答案:正確44.主從RS觸發(fā)器在CP=期間，R、S之間不存在約束。答案:錯(cuò)誤45.單穩(wěn)態(tài)觸發(fā)器它有一個(gè)穩(wěn)態(tài)和一個(gè)暫穩(wěn)態(tài)。答案:正確46.時(shí)序電路不含有記憶功能的器件。答案:錯(cuò)誤47.多個(gè)三態(tài)門(mén)的輸出端相連于