基于FPGA的跨時(shí)鐘域信號(hào)處理

本文格式為Word版，下載可任意編輯——基于FPGA的跨時(shí)鐘域信號(hào)處理

基于FPGA的跨時(shí)鐘域信號(hào)處理——亞穩(wěn)態(tài)

在特權(quán)的上篇博文《基于FPGA的跨時(shí)鐘域信號(hào)處理——專用握手信號(hào)》中

提出了使用專門的握手信號(hào)達(dá)到異步時(shí)鐘域數(shù)據(jù)的可靠傳輸。列舉了一個(gè)簡單的由請(qǐng)求信號(hào)req、數(shù)據(jù)信號(hào)data、應(yīng)答信號(hào)ack組成的簡單握手機(jī)制。riple兄更是提出了req和ack這兩個(gè)直接的跨時(shí)鐘域信號(hào)在被另一個(gè)時(shí)鐘域的寄放器同步時(shí)的亞穩(wěn)態(tài)問題。這個(gè)問題估計(jì)是整個(gè)異步通信中最值得探討和關(guān)注的。

很幸運(yùn)，特權(quán)同學(xué)找到了很官方的說法——《Application

Note42:MetastabilityinAlteraDevices》，一口氣讀完全文，有一個(gè)單詞送給這篇文章很適合——“nice〞。特權(quán)同學(xué)過去的所有不解都在文章中找到了答案，盡管altera在文章的最終只是竭盡全力的在吹捧自己的好。

假使你E文還不錯(cuò)（該不會(huì)比我這個(gè)4次都沒過掉4級(jí)考試的家伙差吧，~_~），

那么去享受原文吧?；蛘吣憧梢钥紤]看看特權(quán)同學(xué)的翻譯水平，哈哈??

什么是亞穩(wěn)態(tài)？

所有數(shù)字器件（例如FPGA）的信號(hào)傳輸都會(huì)有一定的時(shí)序要求，從而保證每

個(gè)寄放器將捕獲的輸入信號(hào)正確輸出。為了確?？煽康牟僮?，輸入寄放器的信號(hào)必需在時(shí)鐘沿的某段時(shí)間（寄放器的建立時(shí)間Tsu）之前保持穩(wěn)定，并且持續(xù)到時(shí)鐘沿之后的某段時(shí)間（寄放器的保持時(shí)間Th）之后才能改變。而該寄放器的輸入反映到輸出則需要經(jīng)過一定的延時(shí)（時(shí)鐘到輸出的時(shí)間Tco）。假使數(shù)據(jù)信號(hào)的變化違反了Tsu后者Th的要求，那么寄放器的輸出就會(huì)處于亞穩(wěn)態(tài)。此時(shí)，寄放器的輸出會(huì)在高電平1和低電平0之間旋繞一段時(shí)間，這也意味著寄放器的輸出達(dá)到一個(gè)穩(wěn)定的高或者低電平的狀態(tài)所需要的時(shí)間會(huì)大于Tco。

在同步系統(tǒng)中，輸入信號(hào)總是能夠達(dá)到寄放器的時(shí)序要求，所以亞穩(wěn)態(tài)不會(huì)發(fā)生。亞穩(wěn)態(tài)問題尋常發(fā)生在一些跨時(shí)鐘域信號(hào)的傳輸上。由于數(shù)據(jù)信號(hào)可能在任何時(shí)間到達(dá)異步時(shí)鐘域的目的寄放器，所以設(shè)計(jì)者無法保證滿足Tsu和Th的要求。然而，并非所有違反寄放器的Tsu或Th要求的信號(hào)會(huì)導(dǎo)致輸出亞穩(wěn)態(tài)。某個(gè)寄放器進(jìn)入了亞穩(wěn)態(tài)后重新回到穩(wěn)定狀態(tài)的時(shí)間取決于器件的制造工藝及工作環(huán)境。在大多數(shù)狀況下，寄放器將會(huì)快速的返回穩(wěn)定狀態(tài)。

寄放器在時(shí)鐘沿采樣數(shù)據(jù)信號(hào)好比一個(gè)球從小山的一側(cè)拋到另一側(cè)。如圖1所示，小山的兩側(cè)代表數(shù)據(jù)的穩(wěn)定狀態(tài)——舊的數(shù)據(jù)值或者新的數(shù)據(jù)值；山頂代表亞穩(wěn)態(tài)。假使球被拋到山頂上，它可能會(huì)停在山頂上，但實(shí)際上它只要稍微有些動(dòng)靜就會(huì)滾落到山底。在一定時(shí)間內(nèi)，球滾的越遠(yuǎn)，它達(dá)到穩(wěn)定狀態(tài)的時(shí)間也就越短。

假使數(shù)據(jù)信號(hào)的變化發(fā)生在時(shí)鐘沿的某段時(shí)間之后（Th）,就好像球跌落到了小山的“olddatavalue〞一側(cè)，輸出信號(hào)依舊保持時(shí)鐘變化前的值不變。假使數(shù)據(jù)信號(hào)的變化發(fā)生在時(shí)鐘沿的某段時(shí)間（Tsu）之前，并且持續(xù)到時(shí)鐘沿之后的某段時(shí)間（Th）都不再變化，那就好像球跌落到了小山的“newdatavalue〞一側(cè)，輸出數(shù)據(jù)達(dá)到穩(wěn)定狀態(tài)的時(shí)間為Tco。然而，當(dāng)一個(gè)寄放器的輸入數(shù)據(jù)違反了Tsu或者Th，就像球被拋到了山頂。假使球在山頂停留的越久，那么它到達(dá)山底的時(shí)間也就越長，這就相應(yīng)的延長了從時(shí)鐘變化到輸出數(shù)據(jù)達(dá)到穩(wěn)定狀態(tài)的時(shí)間（Tco）。

圖1

圖2很好的闡釋了亞穩(wěn)態(tài)信號(hào)。在時(shí)鐘變化的同時(shí)，寄放器的輸入數(shù)據(jù)信號(hào)

也處于從低電平到高電平的變化狀態(tài)，這就違反了寄放器的Tsu要求。圖中的輸出信號(hào)從低電平變化到亞穩(wěn)態(tài)，即旋繞于高低電平之間的一個(gè)狀態(tài)。信號(hào)輸出A最終達(dá)到輸入信號(hào)的新狀態(tài)值1，信號(hào)輸出B卻返回了輸入信號(hào)的舊狀態(tài)值0。在這兩種狀況下，信號(hào)輸出變化穩(wěn)定在固定的1或者0狀態(tài)的時(shí)間遠(yuǎn)超過了寄放器的固有Tco。

圖2

假使輸出信號(hào)在下一個(gè)寄放器捕獲數(shù)據(jù)前（下一個(gè)時(shí)鐘鎖存沿的Tsu時(shí)間前）

處于一個(gè)穩(wěn)定的有效狀態(tài)，那么亞穩(wěn)態(tài)信號(hào)不會(huì)對(duì)該系統(tǒng)照成影響。但是假使亞穩(wěn)態(tài)信號(hào)在下一個(gè)寄放器捕獲數(shù)據(jù)時(shí)依舊旋繞于高或者低電平之間，那將會(huì)對(duì)系統(tǒng)的后續(xù)電路產(chǎn)生影響。繼續(xù)探討球和小山的比喻，當(dāng)球到達(dá)山底的時(shí)間（處于穩(wěn)定的規(guī)律值0或1）超過了扣除寄放器Tco以外的余量時(shí)間，那么問題就隨著而來。

同步寄放器

當(dāng)信號(hào)變化處于一個(gè)不相關(guān)的電路或者以不時(shí)鐘域，它在被使用前就需要先

被同步到新的時(shí)鐘域中。新的時(shí)鐘域中的第一個(gè)寄放器將扮演同步寄放器的角色。

為了盡可能減少異步信號(hào)傳輸中由于亞穩(wěn)態(tài)引發(fā)的問題，設(shè)計(jì)者尋常在目的

時(shí)鐘域中使用一串連續(xù)的寄放器（同步寄放器鏈或者同步裝置）將信號(hào)同步到新的時(shí)鐘域中。這些寄放器有額外的時(shí)間用于信號(hào)在被使用前從亞穩(wěn)態(tài)達(dá)到穩(wěn)定值。同步寄放器到寄放器路徑的時(shí)序余量，也就是亞穩(wěn)態(tài)信號(hào)達(dá)到穩(wěn)定的最大時(shí)間，也被認(rèn)為是亞穩(wěn)態(tài)持續(xù)時(shí)間。

同步寄放器鏈，或者同步裝置，被定義為一串達(dá)到以下要求的連續(xù)寄放器：■鏈中的寄放器都由一致的時(shí)鐘或者相位相關(guān)的時(shí)鐘觸發(fā)；■鏈中的第一個(gè)寄放器由不相關(guān)時(shí)鐘域或者是異步的時(shí)鐘來觸發(fā)；■每個(gè)寄放器的扇出值都為1，鏈中的最終一個(gè)寄放器可以例外。

同步寄放器鏈的長度就是達(dá)到以上要求的同步時(shí)鐘域的寄放器數(shù)量，圖3是一個(gè)兩級(jí)的同步寄放器鏈，

圖3

傳輸在不相關(guān)時(shí)鐘域的信號(hào)，都有可能在相對(duì)于捕獲寄放器時(shí)鐘沿的任何

時(shí)間點(diǎn)變化。因此，設(shè)計(jì)者無法預(yù)計(jì)信號(hào)變化的順序或者說信號(hào)兩次變化間經(jīng)過了幾個(gè)鎖存時(shí)鐘周期。例如，一條異步總線的各個(gè)數(shù)據(jù)信號(hào)可能在不同的時(shí)鐘沿變化，結(jié)果接收到的數(shù)據(jù)值可能是錯(cuò)誤的。

設(shè)計(jì)者必需考慮到電路的這些狀況，而使用雙時(shí)鐘FIFO(DCFIFO)傳輸信號(hào)或者使用握手信號(hào)進(jìn)行控制。FIFO使用同步裝置處理來自不同時(shí)鐘域的控制信號(hào)，數(shù)據(jù)的讀寫使用兩套獨(dú)立的總線。此外，假使異步信號(hào)作為兩個(gè)時(shí)鐘域的握手規(guī)律，這些控制信號(hào)就需要用于指示何時(shí)數(shù)據(jù)信號(hào)可以被接收時(shí)鐘域鎖存。如此一來，就可以利用同步寄放器確保亞穩(wěn)態(tài)不會(huì)影響控制信號(hào)的傳輸，從而保證數(shù)據(jù)在使用前有充足的時(shí)間等待亞穩(wěn)態(tài)達(dá)到穩(wěn)定。

文章其實(shí)還沒有終止，只不過altera在后面很官方的提出了所謂的MTBF

（meantimebetweenfailures）的概念，即所謂的平均無故障時(shí)間的概念。列了個(gè)公式，分析了各個(gè)參數(shù)，當(dāng)然也不忘提他們的器件參數(shù)對(duì)于這個(gè)MTBF做了多大的貢獻(xiàn)。然后也提出了它們是如何進(jìn)行該公式參數(shù)的推導(dǎo)。

我們還是回到主題，在明確了這些基本的概念和基本的方法后，就要學(xué)以致

用。在上篇博文沒有解決的一個(gè)關(guān)鍵問題在于如何最有效的進(jìn)行握手信號(hào)req、ack的采樣。這個(gè)問題我們可以先以altera提出的MTBF推導(dǎo)公式的各個(gè)參數(shù)入手分析。

在這個(gè)公式中，Tmet就是指寄放器從時(shí)鐘上升沿觸發(fā)后的時(shí)序余量時(shí)間，F(xiàn)clk是接收時(shí)鐘域的時(shí)鐘頻率，F(xiàn)data是數(shù)據(jù)的變化頻率，而C1、C2則是與器件有關(guān)的參數(shù)，對(duì)于用戶是一個(gè)固定值。由此看來，設(shè)計(jì)者只能通過改變Tmet、Fclk、Fdata來提高M(jìn)TBF值。MTBF值越大，說明出現(xiàn)亞穩(wěn)態(tài)的幾率越小。要增大MTBF值，可以延長Tmet、也可以降低Fclk和Fdata這兩個(gè)頻率。

首先我們看看如何延長Tmet時(shí)間。

Tmet時(shí)間=采樣時(shí)鐘周期時(shí)間–輸出信號(hào)正常的Tco時(shí)間-數(shù)據(jù)到達(dá)下一級(jí)寄放器的輸入端口的其它延時(shí)時(shí)間Tdata-下一級(jí)寄放器Tsu時(shí)間。

圖4

從嚴(yán)格意義上來說，Tmet時(shí)間還應(yīng)當(dāng)加上時(shí)鐘網(wǎng)絡(luò)延時(shí)時(shí)間（Tclk2-Tclk1）。

總之，這個(gè)Tmet時(shí)間是指正常沒有亞穩(wěn)態(tài)狀況下，寄放器輸出信號(hào)從源寄放器到目的寄放器的建立時(shí)間余量。由于決定Tmet取值的參數(shù)中Tco和Tsu都是由FPGA器件本身的工藝以及工作環(huán)境決定的，設(shè)置時(shí)鐘網(wǎng)絡(luò)延時(shí)參數(shù)也很大程度上由器件決定，所以，假使在時(shí)鐘頻率Fclk和數(shù)據(jù)變化率Fdata固定的狀況下，要增大Tmet值，那么設(shè)計(jì)者要做的只能是減小Tdata值。