邏輯門電路的識(shí)別與應(yīng)用全套_第1頁
邏輯門電路的識(shí)別與應(yīng)用全套_第2頁
邏輯門電路的識(shí)別與應(yīng)用全套_第3頁
邏輯門電路的識(shí)別與應(yīng)用全套_第4頁
邏輯門電路的識(shí)別與應(yīng)用全套_第5頁
已閱讀5頁，還剩3頁未讀， 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

邏輯門電路的識(shí)別與應(yīng)用1．理解邏輯關(guān)系及其相應(yīng)門電路的功能。2．能正確識(shí)別集成電路芯片，熟悉門電路引腳功能。3．能完成表決器電路的仿真、安裝和測(cè)試。認(rèn)識(shí)集成電路；掌握邏輯關(guān)系及其相應(yīng)門電路的功能,熟悉其應(yīng)用；完成表決器電路的仿真、安裝與測(cè)試。數(shù)字電路中最基本的邏輯元件---邏輯門電路；實(shí)現(xiàn)邏輯運(yùn)算的電路；分立元件邏輯門電路---用電阻、電容、二極管、三極管等分立元件構(gòu)成的邏輯門；集成邏輯門電路---將門電路的所有器件及連接導(dǎo)線制作在同一塊半導(dǎo)體基片上構(gòu)成的邏輯門；根據(jù)構(gòu)成門電路的晶體管類型分雙極型晶體管（TTL）集成電路、單極型MOS集成電路（CMOS）兩種。與邏輯關(guān)系——只有當(dāng)決定一個(gè)事件的所有條件都成立時(shí)，事件才會(huì)發(fā)生的邏輯關(guān)系。真值表——用1和0表示的所有可能的輸入狀態(tài)的取值和相應(yīng)的輸出狀態(tài)的取值所組成的表格。或邏輯關(guān)系——在決定一個(gè)事件發(fā)生的幾個(gè)條件中，只要其中一個(gè)或者一個(gè)以上的條件成立，事件就會(huì)發(fā)生的邏輯關(guān)系。非邏輯關(guān)系——在事件中，結(jié)果總是和條件呈相反狀態(tài)的邏輯關(guān)系。

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲(chǔ)空間，僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請(qǐng)與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論