實(shí)驗(yàn)八觸發(fā)器及其應(yīng)用

實(shí)驗(yàn)八觸發(fā)器及其應(yīng)用

一、實(shí)驗(yàn)?zāi)康?/p>

1、掌握基本RS、JK、D和T觸發(fā)器的邏輯功能

2、掌握集成觸發(fā)器的邏輯功能及使用方法

3、熟悉觸發(fā)器之間相互轉(zhuǎn)換的方法

二、實(shí)驗(yàn)原理

觸發(fā)器具有兩個(gè)穩(wěn)定狀態(tài)，用以表示邏輯狀態(tài)“1”和“0”，在一定的

外界信號(hào)作用下，可以從一個(gè)穩(wěn)定狀態(tài)翻轉(zhuǎn)到另一個(gè)穩(wěn)定狀態(tài)，它是一個(gè)具

有記憶功能的二進(jìn)制信息存貯器件，是構(gòu)成各種時(shí)序電路的最基本邏輯單元。

1、基本RS觸發(fā)器

圖8—1為由兩個(gè)與非門交叉耦合構(gòu)成的基本RS觸發(fā)器，它是無(wú)時(shí)鐘控制

低電平直接觸發(fā)的觸發(fā)器?；綬S觸發(fā)器具有置“0”、置“1”和“保持”

三種功能。通常稱G為置“1”端，因?yàn)?=0（R=D時(shí)觸發(fā)器被置“1”；

R為置“0”端，因?yàn)镽=o（s=i）時(shí)觸發(fā)器被置“0"，當(dāng)?=R=i時(shí)狀

態(tài)保持；G=1=0時(shí)，觸發(fā)器狀態(tài)不定，應(yīng)避免此種情況發(fā)生，表9-1為基

本RS觸發(fā)器的功能表。

基本RS觸發(fā)器。也可以用兩個(gè)“或非門”組成，此時(shí)為高電平觸發(fā)有效。

表8T

輸入輸出

SRQn+1Qn+l

0110

1001

RITITi11Q"Qn

0066

圖8-1基本RS觸發(fā)器

2、JK觸發(fā)器

在輸入信號(hào)為雙端的情況下，JK觸發(fā)器是功能完善、使用靈活和通用性

較強(qiáng)的一種觸發(fā)器。本實(shí)驗(yàn)采用74LS112雙JK觸發(fā)器，是下降邊沿觸發(fā)的邊沿

觸發(fā)器。引腳功能及邏輯符號(hào)如圖8—2所示。

JK觸發(fā)器的狀態(tài)方程為

Q"'1=jQn+KQ"

J和K是數(shù)據(jù)輸入端，是觸發(fā)器狀態(tài)更新的依據(jù)，若J、K有兩個(gè)或兩個(gè)以

上輸入端時(shí)，組成“與”的關(guān)系。Q與0為兩個(gè)互補(bǔ)輸出端。通常把Q=0、

0=1的狀態(tài)定為觸發(fā)器“0”狀態(tài)；而把Q=l,Q=0定為“1”狀態(tài)。

,16|15|13〔12〕ll|io|9|

VccIRD2RD2CP2K2J2So2Q

J74LS112

1CPIK1JISDIQIQ2QGND

1|2|3|4|5|6|7|8|

SoJCPKRD

圖8—274LS112雙JK觸發(fā)器引腳排列及邏輯符號(hào)

下降沿觸發(fā)JK觸發(fā)器的功能如表8—2

表8—2

輸入輸出

CPKQn+IQn+I

sDRoJ

01XXX10

10XXX01

00XXX6“

11100QnQn

1111010

1110101

11]11QnQn

11t義XQnQn

注：X一任意態(tài)I一高到低電平跳變t—低到高電平跳變

Qn(Qn)—現(xiàn)態(tài)Qn+,(Qn+1)一次態(tài)“一不定態(tài)

JK觸發(fā)器常被用作緩沖存儲(chǔ)器，移位寄存器和計(jì)數(shù)器。

3、D觸發(fā)器

在輸入信號(hào)為單端的情況下，D觸發(fā)器用起來(lái)最為方便，其狀態(tài)方程為

Qn+'=D,其輸出狀態(tài)的更新發(fā)生在CP脈沖的上升沿，故又稱為上升沿觸發(fā)的

邊沿觸發(fā)器，觸發(fā)器的狀態(tài)只取決于時(shí)鐘到來(lái)前D端的狀態(tài)，D觸發(fā)器的應(yīng)用

很廣，可用作數(shù)字信號(hào)的寄存，移位寄存，分頻和波形發(fā)生等。有很多種型

號(hào)可供各種用途的需要而選用。如雙D74LS74、四D74LS175,六D74LS174

等。

圖8—3為雙D74LS74的引腳排列及邏輯符號(hào)。功能如表8—3。

圖8—374LS74引腳排列及邏輯符號(hào)

表8—3表8—4

輸入輸出輸入輸出

+l

CPDQn+,Q"+1RDCPTQ"

SDRo

01XX1001XX1

10XX0110XX0

00XX<t>611I0Q"

11t1101111Qn

11t001

11IXQnQn

4、觸發(fā)器之間的相互轉(zhuǎn)換

在集成觸發(fā)器的產(chǎn)品中，每一種觸發(fā)器都有自己固定的邏輯功能。但可

以利用轉(zhuǎn)換的方法獲得具有其它功能的觸發(fā)器。例如將JK觸發(fā)器的J、k兩端

連在一起，并認(rèn)它為T端，就得到所需的T觸發(fā)器。如圖8—4(a)所示，其狀態(tài)

方程為：Q""=TQn+TQ"

CPCP

(a)T觸發(fā)器(b)T觸發(fā)器

圖8—4JK觸發(fā)器轉(zhuǎn)換為T、T'觸發(fā)器

T觸發(fā)器的功能如表8—4。

由功能表可見(jiàn)，當(dāng)T=0時(shí)，時(shí)鐘脈沖作用后，其狀態(tài)保持不變；當(dāng)T=1

時(shí)，時(shí)鐘脈沖作用后，觸發(fā)器狀態(tài)翻轉(zhuǎn)。所以，若將T觸發(fā)器的T端置“1”，

如圖8—4(b)所示，即得T'觸發(fā)器。在T'觸發(fā)器的CP端每來(lái)一個(gè)CP脈沖信號(hào)，

觸發(fā)器的狀態(tài)就翻轉(zhuǎn)一次，故稱之為反轉(zhuǎn)觸發(fā)器，廣泛用于計(jì)數(shù)電路中。

同樣，若將D觸發(fā)器0端與D端相連，便轉(zhuǎn)換成T'觸發(fā)器。如圖8—5所示。

JK觸發(fā)器也可轉(zhuǎn)換為D觸發(fā)器，如圖8—6。

圖8—5D轉(zhuǎn)成T'圖8—6JK轉(zhuǎn)成D

5、CMOS觸發(fā)器

(1)CMOS邊沿型D觸發(fā)器

CC4013是由CMOS傳輸門構(gòu)成的邊沿型D觸發(fā)器。它是上升沿觸發(fā)的雙D觸

發(fā)器，表8—5為其功能表，圖8—7為引腳排列。

表8—5

輸入輸出

1111111

14|13|12|11|10|9|8|

SKCrL)Q

—

VDDQ2Q2CP2R2D2S2

10XX1

01XX0)CC4013

11XX6

00t11QiQiCPiRiDiSiVss

2

00t001|I3|4|5|6|7|

00IXQn

圖8—7雙上升沿D觸發(fā)器

(2)CMOS邊沿型JK觸發(fā)器

CC4027是由CMOS傳輸門構(gòu)成的邊沿型JK觸發(fā)器，它是上升沿觸發(fā)的雙JK

觸發(fā)器，表8—6為其功能表，圖8—8為引腳排列。

表8—6

輸入輸出

SRCPJKQ"+1

16115141ial12Iill10191

10XXX1

VDDQ2Q2CP2R2K2J2S2

01XXX0

11XXX6JCC4027

00t00Qn

00t101QiQ-1CPiRiKiJ1SiVss

“2

00t0103|4|5|6|7|8|

00t11Qn圖8—8雙上升沿J-K觸發(fā)器

00IXXQn

CMOS觸發(fā)器的直接置位、復(fù)位輸入端S和R是高電平有效，當(dāng)S=1（或R=l）

時(shí)，觸發(fā)器將不受其它輸入端所處狀態(tài)的影響，使觸發(fā)器直接接置1（或置0）。

但直接置位、復(fù)位輸入端S和R必須遵守RS=O的約束條件。CMOS觸發(fā)器在按邏

輯功能工作時(shí)，S和R必須均置0。

三、實(shí)驗(yàn)設(shè)備與器件

1、+5V直流電源2、雙蹤示波器

3、連續(xù)脈沖源4、單次脈沖源

5、邏輯電平開關(guān)6、邏輯電平顯示器

7、74LS112（或CC4027）

74LS00（或CC4011）

74LS74（或CC4013）

四、實(shí)驗(yàn)內(nèi)容

1、測(cè)試基本RS觸發(fā)器的邏輯功能

按圖8—1,用兩個(gè)與非門組成基本RS觸發(fā)器，輸入端R、G接邏輯開關(guān)的

輸出插口，輸出端Q、0接邏輯電平顯示輸入插口，按表8—7要求測(cè)試，記

錄之。

表8—7

RSQQ

1-0

1

0-1

1一0

1

0-1

00

2、測(cè)試雙JK觸發(fā)器74LS112邏輯功能

(1)測(cè)試RD、S。的復(fù)位、置位功能

任取一只JK觸發(fā)器，心、3、J、K端接邏輯開關(guān)輸出插口，CP端接單次

脈沖源，Q、0端接至邏輯電平顯示輸入插口。要求改變S?(J、K、CP處

于任意狀態(tài))，并在3=0(S?=l)或3=0(3,=1)作用期間任意改變J、

K及CP的狀態(tài)，觀察Q、0狀態(tài)。自擬表格并記錄之。

(2)測(cè)試JK觸發(fā)器的邏輯功能

按表8—8的要求改變J、K、CP端狀態(tài)，觀察Q、0狀態(tài)變化，觀察觸發(fā)器

狀態(tài)更新是否發(fā)生在CP脈沖的下降沿(即CP由1-0),記錄之。

(3)將JK觸發(fā)器的J、K端連在一起，構(gòu)成T觸發(fā)器。

在CP端輸入1HZ連續(xù)脈沖，觀察Q端的變化。

在CP端輸入1KHZ連續(xù)脈沖，用雙蹤示波器觀察CP、Q、0端波形，注意相

位關(guān)系，描繪之。

表8—8

Q"+1

JKCP

Qn=0Qn=l

0-1

00

1-0

0-1

01

1-0

0-1

10

1^0

0-1

11

1-0

3、測(cè)試雙D觸發(fā)器74LS74的邏輯功能

(1)測(cè)試禮，、3的復(fù)位、置位功能

測(cè)試方法同實(shí)驗(yàn)內(nèi)容2、1),自擬表格記錄。

(2)測(cè)試D觸發(fā)器的邏輯功能

按表8—9要求進(jìn)行測(cè)試，并觀察觸發(fā)器狀態(tài)更新是否發(fā)生在CP脈沖的上

升沿(即由0—1),記錄之。

表8—9

Q11+,

DCP

Q"=0Q"=l

0-1

0

If0

07

1

1-0

(3)將D觸發(fā)器的0端與D端相連接，構(gòu)成T'觸發(fā)器。

測(cè)試方法同實(shí)驗(yàn)內(nèi)容2、3),記錄之。

4、雙相時(shí)鐘脈沖電路

用JK觸發(fā)器及與非門構(gòu)成的雙相時(shí)鐘脈沖電路如圖8—9所示，此電路是

用來(lái)將時(shí)鐘脈沖CP轉(zhuǎn)換成兩相時(shí)鐘脈沖CP,及CPB,其頻率相同、相位不同。

分析電路工作原理，并按圖8—9接線，用雙蹤示波器同時(shí)觀察CP、CPA；

CP、CPB及CPA、CPB波形,并描繪之。

CP

圖8—9雙相時(shí)鐘脈沖電路

5、乒乓球練習(xí)電路

電路功能要求：模擬二名動(dòng)運(yùn)員在練球時(shí)，乒乓球能往返運(yùn)轉(zhuǎn)。

提示：采用雙D觸發(fā)器74LS74設(shè)計(jì)實(shí)驗(yàn)線路，兩個(gè)CP端觸發(fā)脈沖分別由兩

名運(yùn)動(dòng)員操作，兩觸發(fā)器的輸出狀態(tài)用邏輯電平顯示器顯示。

五、實(shí)驗(yàn)預(yù)習(xí)要求

1、復(fù)習(xí)有關(guān)觸發(fā)器內(nèi)容

2、列出各觸發(fā)器功能測(cè)試表格

3、按實(shí)驗(yàn)內(nèi)容4、5的要求設(shè)計(jì)線路，擬定實(shí)驗(yàn)方案。

六、實(shí)驗(yàn)報(bào)告

1、列表整理各類觸發(fā)器的邏輯功能。

2、總結(jié)觀察到的波形，說(shuō)明觸發(fā)器的觸發(fā)方式。

3、體會(huì)觸發(fā)器的應(yīng)用。

4、利用普通的機(jī)械開關(guān)組成的數(shù)據(jù)開關(guān)所產(chǎn)生的信號(hào)是否可作為觸發(fā)器

的時(shí)鐘脈沖信號(hào)？為什么？是否可以用作觸發(fā)器的其它輸入端的信號(hào)？又是

為什么？

CP

實(shí)驗(yàn)九計(jì)數(shù)器及其應(yīng)用

一、實(shí)驗(yàn)?zāi)康?/p>

1、學(xué)習(xí)用集成觸發(fā)器構(gòu)成計(jì)數(shù)器的方法

2、掌握中規(guī)模集成計(jì)數(shù)器的使用及功能測(cè)試方法

3、運(yùn)用集成計(jì)數(shù)計(jì)構(gòu)成1/N分頻器

二、實(shí)驗(yàn)原理

計(jì)數(shù)器是一個(gè)用以實(shí)現(xiàn)計(jì)數(shù)功能的時(shí)序部件，它不僅可用來(lái)計(jì)脈沖數(shù)，

還常用作數(shù)字系統(tǒng)的定時(shí)、分頻和執(zhí)行數(shù)字運(yùn)算以及其它特定的邏輯功能。

計(jì)數(shù)器種類很多。按構(gòu)成計(jì)數(shù)器中的各觸發(fā)器是否使用一個(gè)時(shí)鐘脈沖源

來(lái)分，有同步計(jì)數(shù)器和異步計(jì)數(shù)器。根據(jù)計(jì)數(shù)制的不同，分為二進(jìn)制計(jì)數(shù)器,

十進(jìn)制計(jì)數(shù)器和任意進(jìn)制計(jì)數(shù)器。根據(jù)計(jì)數(shù)的增減趨勢(shì)，又分為加法、減法

和可逆計(jì)數(shù)器。還有可預(yù)置數(shù)和可編程序功能計(jì)數(shù)器等等。目前，無(wú)論是TTL

還是CMOS集成電路，都有品種較齊全的中規(guī)模集成計(jì)數(shù)器。使用者只要借助于

器件手冊(cè)提供的功能表和工作波形圖以及引出端的排列，就能正確地運(yùn)用這些

器件。

1、用D觸發(fā)器構(gòu)成異步二進(jìn)制加/減計(jì)數(shù)器

圖9一1是用四只D觸發(fā)器構(gòu)成的四位二進(jìn)制異步加法計(jì)數(shù)器，它的連接特

點(diǎn)是將每只D觸發(fā)器接成T'觸發(fā)器，再由低位觸發(fā)器的0端和高一位的CP端相

連接。

圖9—1四位二進(jìn)制異步加法計(jì)數(shù)器

若將圖9一1稍加改動(dòng)，即將低位觸發(fā)器的Q端與高一位的CP端相連接，即

構(gòu)成了一個(gè)4位二進(jìn)制減法計(jì)數(shù)器。

2、中規(guī)模十進(jìn)制計(jì)數(shù)器

CC40192是同步十進(jìn)制可逆計(jì)數(shù)器，具有雙時(shí)鐘輸入，并具有清除和置數(shù)

等功能，其引腳排列及邏輯符號(hào)如圖9—2所示。

圖9—2CC40192引腳排列及邏輯符號(hào)

圖中無(wú)一置數(shù)端CPu一加計(jì)數(shù)端CP.一減計(jì)數(shù)端

而一非同步進(jìn)位輸出端的一非同步借位輸出端

D。、》、D2,D3一計(jì)數(shù)器輸入端

Q。、Qi、Q2>Q3一數(shù)據(jù)輸出端CR一清除端

CC40192（同74LS192,二者可互換使用）的功能如表9-1,說(shuō)明如下:

表9一1

■WK

輸入fB'J出

CRLDCPuCPD3D2D.DoQ3Q：Q.Qo

1XXXXXXX0000

00XXdcbadcba

01t1XXXX加計(jì)數(shù)

011tXXXX減計(jì)數(shù)

當(dāng)清除端CR為高電平“1”時(shí)，計(jì)數(shù)器直接清零；CR置低電平則執(zhí)行其它

功能。

當(dāng)CR為低電平，置數(shù)端E5也為低電平時(shí)，數(shù)據(jù)直接從置數(shù)端D。、》、也、D3置

入計(jì)數(shù)器。

當(dāng)CR為低電平，而為高電平時(shí)，執(zhí)行計(jì)數(shù)功能。執(zhí)行加計(jì)數(shù)時(shí)，減計(jì)數(shù)

端CP。接高電平，計(jì)數(shù)脈沖由CPi輸入；在計(jì)數(shù)脈沖上升沿進(jìn)行8421碼十進(jìn)

制加法計(jì)數(shù)。執(zhí)行減計(jì)數(shù)時(shí)，加計(jì)數(shù)端CR接高電平，計(jì)數(shù)脈沖由減計(jì)數(shù)端CP。

輸入，表9-2為8421碼十進(jìn)制加、減計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換表。

輸入脈沖數(shù)0123456789

Q30000000011

輸

Q20000111100

出Q.0011001100

Qo0101010101

減計(jì)數(shù)

3、計(jì)數(shù)器的級(jí)聯(lián)使用

一個(gè)十進(jìn)制計(jì)數(shù)器只能表示0?9十個(gè)數(shù)，為了擴(kuò)大計(jì)數(shù)器范圍，常用多

個(gè)十進(jìn)制計(jì)數(shù)器級(jí)聯(lián)使用。

同步計(jì)數(shù)器往往設(shè)有進(jìn)位（或借位）輸出端，故可選用其進(jìn)位（或借位）

輸出信號(hào)驅(qū)動(dòng)下一級(jí)計(jì)數(shù)器。

圖9—3是由CC40192利用進(jìn)位輸出所控制高一位的CPi端構(gòu)成的加數(shù)級(jí)聯(lián)

圖。

QoQ1Q2QSQ4050607

>CC40192(l)里)CC40192(2)

——

——

--_-——

--

DDDDDDD

oDI234567

圖9-3CC40192級(jí)聯(lián)電路

4、實(shí)現(xiàn)任意進(jìn)制計(jì)數(shù)

(1)用復(fù)位法獲得任意進(jìn)制計(jì)數(shù)器

假定已有N進(jìn)制計(jì)數(shù)器，而需要得到一個(gè)M進(jìn)制計(jì)數(shù)器時(shí)，只要MVN,用

復(fù)位法使計(jì)數(shù)器計(jì)數(shù)至蝴時(shí)置“0”，即獲得M進(jìn)制計(jì)數(shù)器。如圖9―4所示為一

個(gè)由CC40192十進(jìn)制計(jì)數(shù)器接成的6進(jìn)制計(jì)數(shù)器。

(2)利用預(yù)置功能獲M進(jìn)制計(jì)數(shù)器

圖9-5為用三個(gè)CC40192組成的421進(jìn)制計(jì)數(shù)器。

外加的由與非門構(gòu)成的鎖存器可以克服器件計(jì)數(shù)速度的離散性，保證在

反饋置“0”信號(hào)作用下計(jì)數(shù)器可靠置“0”。

CC40192x3

圖9—4六進(jìn)制計(jì)數(shù)器圖9—5421進(jìn)制計(jì)數(shù)器

圖9-6是一個(gè)特殊12進(jìn)制的計(jì)數(shù)器電路方案。在數(shù)字鐘里，對(duì)時(shí)位的計(jì)

數(shù)序列是1、2、…11,12、1、…是12進(jìn)制的，且無(wú)0數(shù)。如圖所示，當(dāng)計(jì)數(shù)

到13時(shí)，通過(guò)與非門產(chǎn)生一個(gè)復(fù)位信號(hào)，使CC40192(2)(時(shí)十位)直接置成

0000,而CC40192。)，即時(shí)的個(gè)位直接置成0001,從而實(shí)現(xiàn)了1一12計(jì)數(shù)。

CPU“1”CPu

圖9—6特殊12進(jìn)制計(jì)數(shù)器

三、實(shí)驗(yàn)設(shè)備與器件

1、+5V直流電源2、雙蹤示波器

3、連續(xù)脈沖源4、單次脈沖源

5、邏輯電平開關(guān)6、邏輯電平顯示器

7、譯碼顯示器

8、CC4013X2(74LS74)

CC40192X3(74LS192)

CC4011(74LS00)

CC4012(74LS20)

四、實(shí)驗(yàn)內(nèi)容

1、用CC4013或74LS74D觸發(fā)器構(gòu)成4位二進(jìn)制異步加法計(jì)數(shù)器。

(1)按圖9-1接線，3接至邏輯開關(guān)輸出插口，將低位CP。端接單次脈

沖源，輸出端Q,、Q?、Q。接邏輯電平顯示輸入插口，各3接高電平“1”。

(2)清零后，逐個(gè)送入單次脈沖，觀察并列表記錄Q3-QO狀態(tài)。

(3)將單次脈沖改為1HZ的連續(xù)脈沖，觀察Ch?Q。的狀態(tài)。

(4)將1Hz的連續(xù)脈沖改為IKHz,用雙蹤示波器觀察CP、Q?Q2>QI、QO端

波形，描繪之。

5)將圖9-1電路中的低位觸發(fā)器的Q端與高一位的CP端相連接，構(gòu)成減

法計(jì)數(shù)器，按實(shí)驗(yàn)內(nèi)容2),3),4)進(jìn)行實(shí)驗(yàn)，觀察并列表記錄Qs?Q。的狀態(tài)。

2、測(cè)試CC40192或74LS192同步十進(jìn)制可逆計(jì)數(shù)器的邏輯功能

計(jì)數(shù)脈沖由單次脈沖源提供，清除端CR、置數(shù)端?、數(shù)據(jù)輸入端D：、、D?、

D?Do分別接邏輯開關(guān)，輸出端。、Q?、Q,>Q。接實(shí)驗(yàn)設(shè)備的一個(gè)譯碼顯示輸

入相應(yīng)插口A、B、C、D；55和而接邏輯電平顯示插口。按表9—1逐項(xiàng)測(cè)試并

判斷該集成塊的功能是否正常。

(1)清除

令CR=1,其它輸入為任意態(tài)，這時(shí)Q3Qqa=oooo,譯碼數(shù)字顯示為0。清

除功能完成后，置CR=O

(2)置數(shù)

CR=O,CP「，CP。任意，數(shù)據(jù)輸入端輸入任意一組二進(jìn)制數(shù)，令E5=o,

觀察計(jì)數(shù)譯碼顯示輸出，予置功能是否完成，此后置五=1。

(3)加計(jì)數(shù)

CR=O,LD=CPB=1,CPt接單次脈沖源。清零后送入10個(gè)單次脈沖，

觀察譯碼數(shù)字顯示是否按8421碼十進(jìn)制狀態(tài)轉(zhuǎn)換表進(jìn)行；輸出狀態(tài)變化是否

發(fā)生在CPi的上升沿。

(4)減計(jì)數(shù)

CR=O,LD=CPu=1,CPD接單次脈沖源。參照3)進(jìn)行實(shí)驗(yàn)。

3、圖9―3所示，用兩片CC40192組成兩位十進(jìn)制加法計(jì)數(shù)器，輸入1Hz連

續(xù)計(jì)數(shù)脈沖，進(jìn)行由00—99累加計(jì)數(shù)，記錄之。

4、將兩位十進(jìn)制加法計(jì)數(shù)器改為兩位十進(jìn)制減法計(jì)數(shù)器，實(shí)現(xiàn)由99—00

遞減計(jì)數(shù)，記錄之。

5、按圖9一4電路進(jìn)行實(shí)驗(yàn)，記錄之。

6、按圖9一5,或圖9-6進(jìn)行實(shí)驗(yàn)，記錄之。

7、設(shè)計(jì)一個(gè)數(shù)字鐘移位60進(jìn)制計(jì)數(shù)器并進(jìn)行實(shí)驗(yàn)。

五、實(shí)驗(yàn)預(yù)習(xí)要求

1、復(fù)習(xí)有關(guān)計(jì)數(shù)器部分內(nèi)容

2、繪出各實(shí)驗(yàn)內(nèi)容的詳細(xì)線路圖

3、擬出各實(shí)驗(yàn)內(nèi)容所需的測(cè)試記錄表格

4、查手冊(cè)，給出并熟悉實(shí)驗(yàn)所用各集成塊的引腳排列圖

六、實(shí)驗(yàn)報(bào)告

1、畫出實(shí)驗(yàn)線路圖，記錄、整理實(shí)驗(yàn)現(xiàn)象及實(shí)驗(yàn)所得的有關(guān)波形。對(duì)實(shí)

驗(yàn)結(jié)果進(jìn)行分析。

2、總結(jié)使用集成計(jì)數(shù)器的體會(huì)。

實(shí)驗(yàn)十移位寄存器及其應(yīng)用

一、實(shí)驗(yàn)?zāi)康?/p>

1、掌握中規(guī)模4位雙向移位寄存器邏輯功能及使用方法。

2、熟悉移位寄存器的應(yīng)用一實(shí)現(xiàn)數(shù)據(jù)的串行、并行轉(zhuǎn)換和構(gòu)成環(huán)形計(jì)

數(shù)器。

二、實(shí)驗(yàn)原理

1、移位寄存器是一個(gè)具有移位功能的寄存器，是指寄存器中所存的代碼

能夠在移位脈沖的作用下依次左移或右移。既能左移又能右移的稱為雙向移

位寄存器，只需要改變左、右移的控制信號(hào)便可實(shí)現(xiàn)雙向移位要求。根據(jù)移

位寄存器存取信息的方式不同分為：串入串出、串入并出、并入串出、并入

并出四種形式。

本實(shí)驗(yàn)選用的4位雙向通用移位寄存器，型號(hào)為CC40194或74LS194,兩者

功能相同，可互換使用，其邏輯符號(hào)及引腳排列如圖10—1所示。

SiSo

16|*1H13|12|11|io|d

VDDQOQIQaQ3CPSiSo

JCC4O194(74LS194)

CRSRDODID2DsSLVSS

12|3|4|5|6|7|8|

圖10-1CC40194的邏輯符號(hào)及引腳功能

其中D。、口、Dz、D3為并行輸入端；Q。、Q,.Q?、Q3為并行輸出端；SR為

右移串行輸入端，SL為左移串行輸入端；Si、S。為操作模式控制端；鼠為直

接無(wú)條件清零端；CP為時(shí)鐘脈沖輸入端。

CC40194有5種不同操作模式：即并行送數(shù)寄存，右移(方向由QLQJ，左

移(方向由，保持及清零。

S］、S。和4端的控制作用如表10—1。

行數(shù)據(jù)轉(zhuǎn)換為串行數(shù)據(jù)等。本實(shí)驗(yàn)研究移位寄存器用作環(huán)形計(jì)數(shù)器和數(shù)據(jù)的

串、并行轉(zhuǎn)換。

(1)環(huán)形計(jì)數(shù)器

把移位寄存器的輸出反饋到它的串行輸入端，就可以進(jìn)行循環(huán)移位，

如圖10—2所示，把輸出端Q：i和右移串行輸入端怎相連接，設(shè)初始狀態(tài)

Q°QQQ3=1000，則在時(shí)鐘脈沖作用下QoQQQ將依次變?yōu)?100—0010—0001-

1000—……，如表10—2所示，可見(jiàn)它是一個(gè)具有四個(gè)有效狀態(tài)的計(jì)數(shù)器，這

種類型的計(jì)數(shù)器通常稱為環(huán)形計(jì)數(shù)器。圖10-2電路可以由各個(gè)輸出端輸出

在時(shí)間上有先后順序的脈沖，因此也可作為順序脈沖發(fā)生器。

表10—2

CPQoQ.Q2Q.3

01000

10100

20010

CP

3|0|0|0|1

圖10-2環(huán)形計(jì)數(shù)器

如果將輸出Q。與左移串行輸入端S.相連接，即可達(dá)左移循環(huán)移位。

(2)實(shí)現(xiàn)數(shù)據(jù)串、并行轉(zhuǎn)換

①串行/并行轉(zhuǎn)換器

串行/并行轉(zhuǎn)換是指串行輸入的數(shù)碼，經(jīng)轉(zhuǎn)換電路之后變換成并行輸出。

圖10—3是用二片CC40194(74LS194)四位雙向移位寄存器組成的七位串/并

行數(shù)據(jù)轉(zhuǎn)換電路。

圖10—3七位串行/并行轉(zhuǎn)換器

電路中S。端接高電平1,Si受Q?控制，二片寄存器連接成串行輸入右移工作

模式。Q7是轉(zhuǎn)換結(jié)束標(biāo)志。當(dāng)&=1時(shí)，Si為0,使之成為S6o=Ol的串入右移工

作方式，當(dāng)&=0時(shí)，S,=l,有S&=10,則串行送數(shù)結(jié)束，標(biāo)志著串行輸入

的數(shù)據(jù)已轉(zhuǎn)換成并行輸出了。

串行/并行轉(zhuǎn)換的具體過(guò)程如下：

轉(zhuǎn)換前，以端加低電平，使1、2兩片寄存器的內(nèi)容清0,此時(shí)SS=11,

寄存器執(zhí)行并行輸入工作方式。當(dāng)?shù)谝粋€(gè)CP脈沖到來(lái)后，寄存器的輸出狀態(tài)

Q。?Qi為01111111,與此同時(shí)SB。變?yōu)?1,轉(zhuǎn)換電路變?yōu)閳?zhí)行串入右移工作方

式，串行輸入數(shù)據(jù)由1片的S,端加入。隨著CP脈沖的依次加入，輸出狀態(tài)的變

化可列成表10-3所示。

表10—3

CP)QiQ2Q3QiQ5QB

Q.Q7說(shuō)明

000000000清零

101111111送數(shù)

2d(,0111111

3did（）011111

4d2dido01111

5d3d?dtdo0111

6&d3d2dido011

7did3d?did001

8d（；dsdid；id?didu0

901111111送數(shù)

由表10—3可見(jiàn)，右移操作七次之后，Qr變?yōu)?,S4又變?yōu)?1,說(shuō)明串行

輸入結(jié)束。這時(shí)，串行輸入的數(shù)碼已經(jīng)轉(zhuǎn)換成了并行輸出了。

當(dāng)再來(lái)一個(gè)CP脈沖時(shí)，電路又重新執(zhí)行一次并行輸入，為第二組串行數(shù)

碼轉(zhuǎn)換作好了準(zhǔn)備。

②并行/串行轉(zhuǎn)換器

并行/串行轉(zhuǎn)換器是指并行輸入的數(shù)碼經(jīng)轉(zhuǎn)換電路之后，換成串行輸出。

圖10—4是用兩片CC40194（74LS194）組成的七位并行/串行轉(zhuǎn)換電路，

它比圖10—3多了兩只與非門Gi和Gz，電路工作方式同樣為右移。

申行輸出

Q4QsQ6Q7&_1轉(zhuǎn)換起

840194(11)1G2_動(dòng)信號(hào)

1一“1

SR1T

「pCR—東

XTD4D5D6D71T

并行輸入

圖10—4七位并行/串行轉(zhuǎn)換器

寄存器清“0”后，加一個(gè)轉(zhuǎn)換起動(dòng)信號(hào)（負(fù)脈沖或低電平）。此時(shí)，由

于方式控制S&為11,轉(zhuǎn)換電路執(zhí)行并行輸入操作。當(dāng)?shù)谝粋€(gè)CP脈沖到來(lái)后，

QQQQQQSQGQT的狀態(tài)為ODDDDDSDGDT,并行輸入數(shù)碼存入寄存器。從而使得&

輸出為1,G,輸出為0,結(jié)果，S3變?yōu)?1,轉(zhuǎn)換電路隨著CP脈沖的加入，開始

執(zhí)行右移串行輸出，隨著CP脈沖的依次加入，輸出狀態(tài)依次右移，待右移操

作七次后，Q。?Q"的狀態(tài)都為高電平1,與非門G1輸出為低電平，G2門輸出為高

電平,SS又變?yōu)?1,表示并/串行轉(zhuǎn)換結(jié)束，且為第二次并行輸入創(chuàng)造了條件。

轉(zhuǎn)換過(guò)程如表10—4所示。

表10—4

串

CPQoQiQ2Q3Q..Q5QeQT行輸出

000000000

10D,D.D:iDtDr,D(iD7

210D,D2D;iD.D5D6D7

3110D.D2D：1DqD5D6D7

41110DtD2D：(D,D5D(,D7

511110D,D2D3D,D5D(;DT

6111110D）D2D；iD4D.,DfiDT

71111110D.D2D:fD.D5九D7

811111110D,D2D3D,D5DeD7

90D,D,D;iD,D5D6D7

中規(guī)模集成移位寄存器，其位數(shù)往往以4位居多，當(dāng)需要的位數(shù)多于4位

時(shí)，可把幾片移位寄存器用級(jí)連的方法來(lái)擴(kuò)展位數(shù)。

三、實(shí)驗(yàn)設(shè)備及器件

1、+5V直流電源2、單次脈沖源

3、邏輯電平開關(guān)4、邏輯電平顯示器

5、CC40194X2(74LS194)CC4011(74LS00)CC4068(74LS30)

四、實(shí)驗(yàn)內(nèi)容

1、測(cè)試CC40194(或74LS194)的邏輯功能

按圖10—5接線，左、S,>S。、SL、

接邏輯電平

SR、D,立、D2、D：；分別接至邏輯開關(guān)的+5V顯示插口譬件超

()，--“----脈沖源?----------

輸出插口；Qo、Qi、Q?、Q:;接至邏輯電平1615|14|13|12)11|109|I

VDDQOQIQQ3CPSiSo

顯示輸入插口。CP端接單次脈沖源。按2

表10—5所規(guī)定的輸入狀態(tài)，逐項(xiàng)進(jìn)行測(cè)SCC40194(74LS194)

t式o

CRSRDODID2D3SLVSS

1|2|3|4|5|6|7|8L

-----------J

7

接邏輯開關(guān)輸出插口

圖10—5CC40194邏輯功能測(cè)試

(D清除：令以=0,其它輸入均為任意態(tài)，這時(shí)寄存器輸出Q。、Q?Q2、

Q3應(yīng)均為0。清除后，置爾=1。

(2)送數(shù)：令:=Si=So=l,送入任意4位二進(jìn)制數(shù)，$nD0D1D2D3=abcd,

加CP脈沖，觀察CP=O、CP由0-1、CP由1-0三種情況下寄存器輸出狀態(tài)的

變化，觀察寄存器輸出狀態(tài)變化是否發(fā)生在CP脈沖的上升沿。

(2)右移：清零后，令a=1,Si=0,So=l,由右移輸入端SR送入二進(jìn)

制數(shù)碼如0100,由CP端連續(xù)加4個(gè)脈沖，觀察輸出情況，記錄之。

(4)左移：先清零或予置，再令&=1,S,=l,S0=0,由左移輸入端Si送

入二進(jìn)制數(shù)碼如1111,連續(xù)加四個(gè)CP脈沖，觀察輸出端情況，記錄之。

(5)保持：寄存器予置任意4位二進(jìn)制數(shù)碼abed,令&=1,S,=So=O,

加CP脈沖，觀察寄存器輸出狀態(tài)，記錄之。

2、環(huán)形計(jì)數(shù)器

自擬實(shí)驗(yàn)線路用并行送數(shù)法予置寄存器為某二進(jìn)制數(shù)碼($00100),然

后進(jìn)行右移循環(huán)，觀察寄存器輸出端狀態(tài)的變化，記入表10—6中。

表10—5

清除模式時(shí)鐘串行輸入輸出

功能總結(jié)

CRS,SoCPsLsl(DoDiD2D3QoQiQ?Q3

0XXXXXXXXX

111tXXabed

101tX0XXXX

101tX1XXXX

101tX0XXXX

101tX0XXXX

110t1XXXXX

110t1XXXXX

110t1XXXXX

110t1XXXXX

100tXXXXXX

表10—6

CPQoQiQ2Q；

00100

1

2

3

4

3、實(shí)現(xiàn)數(shù)據(jù)的串、并行轉(zhuǎn)換

(1)串行輸入、并行輸出

按圖10—3接線，進(jìn)行右移串入、并出實(shí)驗(yàn)，串入數(shù)碼自定；改接線路用

左移方式實(shí)現(xiàn)并行輸出。自擬表格，記錄之。

(2)并行輸入、串行輸出

按圖10—4接線，進(jìn)行右移并入、串出實(shí)驗(yàn)，并入數(shù)碼自定。再改接線路

用左移方式實(shí)現(xiàn)串行輸出。自擬表格，記錄之。

五、實(shí)驗(yàn)預(yù)習(xí)要求

1、復(fù)習(xí)有關(guān)寄存器及串行、并行轉(zhuǎn)換器有關(guān)內(nèi)容。

2、查閱CC40194、CC4011及CC4068邏輯線路。熟悉其邏輯功能及引腳排

列。

3、在對(duì)CC40194進(jìn)行送數(shù)后，若要使輸出端改成另外的數(shù)碼，是否一定

要使寄存器清零？

4、使寄存器清零，除采用心輸入低電平外，可否采用右移或左移的方法？

可否使用并行送數(shù)法？若可行，如何進(jìn)行操作？

5、若進(jìn)行循環(huán)左移，圖10—4接線應(yīng)如何改接？

6、畫出用兩片-CC40194構(gòu)成的七位左移串/并行轉(zhuǎn)換器線路。

7、畫出用兩片CC40194構(gòu)成的七位左移并/串行轉(zhuǎn)換器線路。

六、實(shí)驗(yàn)報(bào)告

1、分析表10—4的實(shí)驗(yàn)結(jié)果，總結(jié)移位寄存器CC40194的邏輯功能并寫入

表格功能總結(jié)一欄中。

1、根據(jù)實(shí)驗(yàn)內(nèi)容2的結(jié)果，畫出4位環(huán)形計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換圖及波形圖。

2、分析串/并、并/串轉(zhuǎn)換器所得結(jié)果的正確性。

實(shí)驗(yàn)十一脈沖分配器及其應(yīng)用

一、實(shí)驗(yàn)?zāi)康?/p>

1、熟悉集成時(shí)序脈沖分配器的使用方法及其應(yīng)用

2、學(xué)習(xí)步進(jìn)電動(dòng)機(jī)的環(huán)形脈沖分配器的組成方法

二、實(shí)驗(yàn)原理2"路輸出

人