數(shù)電課后答案康華光第五版(完整)

1、 第一章 數(shù)字邏輯習(xí)題11數(shù)字電路與數(shù)字信號(hào)1.1.2 圖形代表的二進(jìn)制數(shù)010110100114一周期性數(shù)字波形如圖題所示，試計(jì)算：（1）周期；（2）頻率；（3）占空比例msblsb0 1 2 11 12 （ms）解：因?yàn)閳D題所示為周期性數(shù)字波，所以兩個(gè)相鄰的上升沿之間持續(xù)的時(shí)間為周期，t=10ms頻率為周期的倒數(shù)，f=1/t=1/0.01s=100hz占空比為高電平脈沖寬度與周期的百分比，q=1ms/10ms*100%=10% 1.2數(shù)制1.2.2將下列十進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)，八進(jìn)制數(shù)和十六進(jìn)制數(shù)（要求轉(zhuǎn)換誤差不大于（2）127 （4）2.718解：（2）（127）d=-1=（100000

2、00）b-1=（1111111）b=（177）o=（7f）h（4）（2.718）d=(10.1011)b=(2.54)o=(2.b)h1.4二進(jìn)制代碼1.4.1將下列十進(jìn)制數(shù)轉(zhuǎn)換為8421bcd碼：（1）43 （3）254.25解：（43）d=（01000011）bcd1.4.3試用十六進(jìn)制寫(xiě)書(shū)下列字符繁榮asc碼的表示：p28（1）+ （2） （3）you (4)43解：首先查出每個(gè)字符所對(duì)應(yīng)的二進(jìn)制表示的asc碼，然后將二進(jìn)制碼轉(zhuǎn)換為十六進(jìn)制數(shù)表示。（1）“+”的asc碼為0101011，則（00101011）b=（2b）h（2）的asc碼為1000000,(01000000)b=(40)

3、h(3)you的asc碼為本1111001,1101111,1110101,對(duì)應(yīng)的十六進(jìn)制數(shù)分別為79,6f,75(4)43的asc碼為0110100,0110011,對(duì)應(yīng)的十六緊張數(shù)分別為34,331.6邏輯函數(shù)及其表示方法1.6.1在圖題1. 6.1中，已知輸入信號(hào)a，b的波形，畫(huà)出各門(mén)電路輸出l的波形。解: (a)為與非， (b)為同或非，即異或第二章 邏輯代數(shù) 習(xí)題解答2.1.1 用真值表證明下列恒等式(3)（ab）=ab+ab解：真值表如下abab+ab0001011011000010100001100111由最右邊2欄可知，與+ab的真值表完全相同。2.1.3 用邏輯代數(shù)定律證明下

4、列等式(3)解： 2.1.4 用代數(shù)法化簡(jiǎn)下列各式(3)解：(6)解：(9)解：2.1.7 畫(huà)出實(shí)現(xiàn)下列邏輯表達(dá)式的邏輯電路圖，限使用非門(mén)和二輸入與非門(mén)(1)(2)(3)2.2.2 已知函數(shù)l（a，b，c，d）的卡諾圖如圖所示，試寫(xiě)出函數(shù)l的最簡(jiǎn)與或表達(dá)式解：2.2.3 用卡諾圖化簡(jiǎn)下列個(gè)式（1）解：（6）解：（7）解:2.2.4 已知邏輯函數(shù)，試用真值表,卡諾圖和邏輯圖（限用非門(mén)和與非門(mén)）表示解:1由邏輯函數(shù)寫(xiě)出真值表abcl000000110101011110011011110111102由真值表畫(huà)出卡諾圖3由卡諾圖,得邏輯表達(dá)式用摩根定理將與或化為與非表達(dá)式4由已知函數(shù)的與非-與非表達(dá)式

5、畫(huà)出邏輯圖 第三章習(xí)題3.1 mos邏輯門(mén)電路3.1.1根據(jù)表題3.1.1所列的三種邏輯門(mén)電路的技術(shù)參數(shù)，試選擇一 種最合適工作在高噪聲環(huán)境下的門(mén)電路。 表題3.1.1 邏輯門(mén)電路的技術(shù)參數(shù)表vol(max)/v邏輯門(mén)a2.4 0.4 2 0.8 邏輯門(mén)b 3.5 0.2 2.5 0.6 邏輯門(mén)c 4.2 0.2 3.2 0.8解：根據(jù)表題3.1.1所示邏輯門(mén)的參數(shù)，以及式（3.1.1）和式（3.1.2），計(jì)算出邏輯門(mén)a的高電平和低電平噪聲容限分別為：=2.4v2v=0.4v=0.8v0.4v=0.4v同理分別求出邏輯門(mén)b和c的噪聲容限分別為:=1v=0.4v=1v=0.6v電路的噪聲容限愈大

6、,其抗干擾能力愈強(qiáng),綜合考慮選擇邏輯門(mén)c3.1.3根據(jù)表題3.1.3所列的三種門(mén)電路的技術(shù)參數(shù),計(jì)算出它們的延時(shí)-功耗積,并確定哪一種邏輯門(mén)性能最好 表題3.1.3 邏輯門(mén)電路的技術(shù)參數(shù)表 邏輯門(mén)a 1 1.2 16 邏輯門(mén)b 5 6 8邏輯門(mén)c 10 10 1解:延時(shí)-功耗積為傳輸延長(zhǎng)時(shí)間與功耗的乘積,即dp= tpdpd根據(jù)上式可以計(jì)算出各邏輯門(mén)的延時(shí)-功耗分別為 = = *16mw=17.6* j=17.6pj同理得出: =44pj =10pj,邏輯門(mén)的dp值愈小,表明它的特性愈好,所以邏輯門(mén)c的性能最好.3.1.5 為什么說(shuō)74hc系列cmos與非門(mén)在+5v電源工作時(shí),輸入端在以下四種

7、接法下都屬于邏輯0: (1)輸入端接地; (2)輸入端接低于1.5v的電源; (3)輸入端接同類與非門(mén)的輸出低電壓0.1v; (4)輸入端接10k的電阻到地.解:對(duì)于74hc系列cmos門(mén)電路來(lái)說(shuō),輸出和輸入低電平的標(biāo)準(zhǔn)電壓值為:=0.1v, =1.5v,因此有:(1) =0 =1.5v,屬于邏輯門(mén)0(2) 1.5v=,屬于邏輯門(mén)0(3) 0.1=1.5v,屬于邏輯門(mén)0(4)由于cmos管的柵極電流非常小,通常小于1ua,在10k電阻上產(chǎn)生的壓降小于10mv即0.01v2.1v時(shí)，將使t1的集電結(jié)正偏，t2，t3處于飽和狀態(tài)，這時(shí)vb1被鉗位在2.4v，即t1的發(fā)射結(jié)不可能處于導(dǎo)通狀態(tài)，而是處

8、于反偏截止。由（1）（2），當(dāng)vb12.1v，與非門(mén)輸出為低電平。（4）與非門(mén)輸入端接10k的電阻到地時(shí)，教材圖3.2.8的與非門(mén)輸入端相當(dāng)于解3.2.2圖所示。這時(shí)輸入電壓為vi=(vcc-vbe)=10（5-0.7）（10+4）=3.07v。若t1導(dǎo)通，則vbi=3.07+ vbe=3.07+0.5=3.57 v。但vbi是個(gè)不可能大于2.1v的。當(dāng)vbi=2.1v時(shí)，將使t1管的集電結(jié)正偏，t2，t3處于飽和，使vbi被鉗位在2.1v，因此，當(dāng)ri=10k時(shí)，t1將處于截止?fàn)顟B(tài)，由（1）這時(shí)相當(dāng)于輸入端輸入高電平。3.2.3設(shè)有一個(gè)74ls04反相器驅(qū)動(dòng)兩個(gè)74als04反相器和四個(gè)74

9、ls04反相器。（1）問(wèn)驅(qū)動(dòng)門(mén)是否超載？（2）若超載，試提出一改進(jìn)方案；若未超載，問(wèn)還可增加幾個(gè)74ls04門(mén)？解：（1）根據(jù)題意，74ls04為驅(qū)動(dòng)門(mén)，同時(shí)它有時(shí)負(fù)載門(mén)，負(fù)載門(mén)中還有74ls04。從主教材附錄a查出74ls04和74als04的參數(shù)如下（不考慮符號(hào)）74ls04：=8ma,=0.4ma;=0.02ma. 4個(gè)74ls04的輸入電流為：4=40.4ma=1.6ma,4=40.02ma=0.08ma2個(gè)74als04的輸入電流為：2=20.1ma=0.2ma,2=20.02ma=0.04ma。 拉電流負(fù)載情況下如圖題解3.2.3（a）所示，74ls04總的拉電流為兩部分，即4個(gè)7

10、4als04的高電平輸入電流的最大值4=0.08ma電流之和為0.08ma+0.04ma=0.12ma.而74ls04能提供0.4ma的拉電流，并不超載。 灌電流負(fù)載情況如圖題解3.2.3（b）所示，驅(qū)動(dòng)門(mén)的總灌電流為1.6ma+0.2ma=1.8ma.而74ls04能提供8ma的灌電流，也未超載。（2）從上面分析計(jì)算可知，74ls04所驅(qū)動(dòng)的兩類負(fù)載無(wú)論書(shū)灌電流還是拉電流均未超3.2.4 圖題3.2.4所示為集電極門(mén)74ls03驅(qū)動(dòng)5個(gè)cmos邏輯門(mén)，已知oc門(mén)輸管截止時(shí)的漏電流=0.2ma；負(fù)載門(mén)的參數(shù)為：=4v,=1v,=1a試計(jì)算上拉電阻的值。從主教材附錄a查得74ls03的參數(shù)為：=

11、2.7v，=0.5v，=8ma.根據(jù)式（3.1.6）形式（3.1.7）可以計(jì)算出上拉電阻的值。灌電流情況如圖題解3.2.4（a）所示，74ls03輸出為低電平，=5=50.001ma=0.005ma,有 =0.56k拉電流情況如圖題解3.2.4（b）所示，74ls03輸出為高電平，=5=50.001ma=0.005ma由于為了保證負(fù)載門(mén)的輸入高電平，取=4v有=4.9k綜上所述，的取值范圍為0.564.93.6.7 設(shè)計(jì)一發(fā)光二極管(led)驅(qū)動(dòng)電路,設(shè)led的參數(shù)為=2.5v, =4.5ma;若=5v,當(dāng)led發(fā)亮?xí)r,電路的輸出為低電平,選出集成門(mén)電路的型號(hào),并畫(huà)出電路圖.解:設(shè)驅(qū)動(dòng)電路如圖

12、題解3.6.7所示,選用74lso4作為驅(qū)動(dòng)器件,它的輸出低電平電流=8ma, =0.5v,電路中的限流電阻r=444第四章 組合邏輯 習(xí)題解答412 組合邏輯電路及輸入波形（a.b）如圖題4.1.2所示，試寫(xiě)出輸出端的邏輯表達(dá)式并畫(huà)出輸出波形。 解：由邏輯電路寫(xiě)出邏輯表達(dá)式首先將輸入波形分段，然后逐段畫(huà)出輸出波形。當(dāng)a.b信號(hào)相同時(shí)，輸出為1，不同時(shí)，輸出為0，得到輸出波形。如圖所示421 試用2輸入與非門(mén)設(shè)計(jì)一個(gè)3輸入的組合邏輯電路。當(dāng)輸入的二進(jìn)制碼小于3時(shí)，輸出為0；輸入大于等于3時(shí)，輸出為1。解： 根據(jù)組合邏輯的設(shè)計(jì)過(guò)程，首先要確定輸入輸出變量，列出真值表。由卡諾圖化簡(jiǎn)得到最簡(jiǎn)與或式，

13、然后根據(jù)要求對(duì)表達(dá)式進(jìn)行變換，畫(huà)出邏輯圖1） 設(shè)入變量為a.b.c輸出變量為l，根據(jù)題意列真值表a b c l000000100100011110011011110111112） 由卡諾圖化簡(jiǎn)，經(jīng)過(guò)變換得到邏輯表達(dá)式3） 用2輸入與非門(mén)實(shí)現(xiàn)上述邏輯表達(dá)式427 某足球評(píng)委會(huì)由一位教練和三位球迷組成，對(duì)裁判員的判罰進(jìn)行表決。當(dāng)滿足以下條件時(shí)表示同意；有三人或三人以上同意，或者有兩人同意，但其中一人是叫教練。試用2輸入與非門(mén)設(shè)計(jì)該表決電路。解： 1）設(shè)一位教練和三位球迷分別用a和b.c.d表示，并且這些輸入變量為1時(shí)表示同意，為0時(shí)表示不同意，輸出l表示表決結(jié)果。l為1時(shí)表示同意判罰，為0時(shí)表示不

14、同意。由此列出真值表 輸入 輸出 a b c d l00000000100010000110010000101001100011111000010011101011011111001110111110111111 2）由真值表畫(huà)卡諾圖 由卡諾圖化簡(jiǎn)得l=ab+ac+ad+bcd 由于規(guī)定只能用2輸入與非門(mén)，將上式變換為兩變量的與非與非運(yùn)算式 3）根據(jù)l的邏輯表達(dá)式畫(huà)出由2輸入與非門(mén)組成的邏輯電路433 判斷圖所示電路在什么條件下產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)，怎樣修改電路能消除競(jìng)爭(zhēng)冒險(xiǎn)?解： 根據(jù)電路圖寫(xiě)出邏輯表達(dá)式并化簡(jiǎn)得 當(dāng)a=0，c=1時(shí)， 有可能產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)，為消除可能產(chǎn)生的競(jìng)爭(zhēng)冒險(xiǎn)，增加乘積項(xiàng)使 ，使

15、 ，修改后的電路如圖4.4.4 試用74hc147設(shè)計(jì)鍵盤(pán)編碼電路，十個(gè)按鍵分別對(duì)應(yīng)十進(jìn)制數(shù)09，編碼器的輸出為8421bcd碼。要求按鍵9的優(yōu)先級(jí)別最高，并且有工作狀態(tài)標(biāo)志，以說(shuō)明沒(méi)有按鍵按下和按鍵0按下兩種情況。解：真值表電路圖4.4.6 用譯碼器74hc138和適當(dāng)?shù)倪壿嬮T(mén)實(shí)現(xiàn)函數(shù)f=.解：將函數(shù)式變換為最小項(xiàng)之和的形式 f= 將輸入變量a、b、c分別接入、端，并將使能端接有效電平。由于74hc138是低電平有效輸出，所以將最小項(xiàng)變換為反函數(shù)的形式 l = 在譯碼器的輸出端加一個(gè)與非門(mén)，實(shí)現(xiàn)給定的組合函數(shù)。 4.4.14 七段顯示譯碼電路如圖題4414（a）所示，對(duì)應(yīng)圖題44，14（b）

16、所示輸人波形，試確定顯示器顯示的字符序列解：當(dāng)le=0時(shí)，圖題4，4。14（a）所示譯碼器能正常工作。所顯示的字符即為a2a2a1a所表示的十進(jìn)制數(shù)，顯示的字符序列為0、1、6 、9、4。當(dāng)le由0跳變1時(shí)，數(shù)字4被鎖存，所以持續(xù)顯示4。4.4.19試用4選1數(shù)據(jù)選擇器74hc153產(chǎn)生邏輯函數(shù).解：74hc153的功能表如教材中表解4.4.19所示。根據(jù)表達(dá)式列出真值表如下。將變量a、b分別接入地址選擇輸入端、，變量c接入輸入端。從表中可以看出輸出l與變量c之間的關(guān)系，當(dāng)ab=00時(shí)，lc，因此數(shù)據(jù)端接c；當(dāng)ab=01時(shí)，l=,接；當(dāng)ab為10和11時(shí)，l分別為0和1，數(shù)據(jù)輸入端和分別接0和

17、1。由此可得邏輯函數(shù)產(chǎn)生器，如圖解4.4.19所示。輸入輸出abcl0000l=c0011010101101000010101101111114.4.21 應(yīng)用74hc151實(shí)現(xiàn)如下邏輯函數(shù)。解：1.d1=d4=d5=1,其他=02.4，426 試用數(shù)值比較器74hc85設(shè)計(jì)一個(gè)8421bcd碼有效性測(cè)試電路，當(dāng)輸人為8421bcd碼時(shí)，輸出為1，否則為0。解：測(cè)試電路如圖題解4426所示，當(dāng)輸人的08421bcd碼小于1010時(shí)，fab輸出為1，否則 0為0。 14431 由4位數(shù)加法器74hc283構(gòu)成的邏輯電路如圖題4。431所示，m和n為控制端，試分析該電路的功能。解：分析圖題44，3

18、1所示電路，根據(jù)mn的不同取值，確定加法器74hc283的輸入端b3b2b1b0的值。當(dāng)mn00時(shí)，加法器74hc283的輸人端b3b2b1b00000，則加法器的輸出為si。當(dāng)mn01時(shí)，輸入端b3b2b1b00010，加法器的輸出si2。同理，可分析其他情況，如表題解4431所示。該電路為可控制的加法電路。第六章 習(xí)題答案6.1.6已知某時(shí)序電路的狀態(tài)表如表題61，6所示，輸人為a，試畫(huà)出它的狀態(tài)圖。如果電路的初始狀態(tài)在b，輸人信號(hào)a依次是0、1、0、1、1、1、1，試求其相應(yīng)的輸出。解：根據(jù)表題6。16所示的狀態(tài)表，可直接畫(huà)出與其對(duì)應(yīng)的狀態(tài)圖，如圖題解61。6（a）所示。當(dāng)從初態(tài)b開(kāi)始，

19、依次輸人0、1、0、1、1、1、1信號(hào)時(shí)，該時(shí)序電路將按圖題解6，16（b）所示的順序改變狀態(tài)，因而其相應(yīng)的輸出為1、0、1、0、1、0、1。6.2.1試分析圖題6。21（a）所示時(shí)序電路，畫(huà)出其狀態(tài)表和狀態(tài)圖。設(shè)電路的初始狀態(tài)為0，試畫(huà)出在圖題621（b）所示波形作用下，q和z的波形圖。解：狀態(tài)方程和輸出方程：6.2.4 分析圖題62。4所示電路，寫(xiě)出它的激勵(lì)方程組、狀態(tài)方程組和輸出方程，畫(huà)出狀態(tài)表和狀態(tài)圖。解：激勵(lì)方程狀態(tài)方程輸出方程 z=aq1q0根據(jù)狀態(tài)方程組和輸出方程可列出狀態(tài)表，如表題解624所示，狀態(tài)圖如圖題解6。24所示。6.2.5 分析圖題625所示同步時(shí)序電路，寫(xiě)出各觸發(fā)器

20、的激勵(lì)方程、電路的狀態(tài)方程組和輸出方程，畫(huà)出狀態(tài)表和狀態(tài)圖。解：激勵(lì)方程狀態(tài)方程輸出方程根據(jù)狀態(tài)方程組和輸出方程列出該電路的狀態(tài)表，如表題解6，2，5所示，狀態(tài)圖如圖題解6。25所示。6.3.1 用jk觸發(fā)器設(shè)計(jì)一個(gè)同步時(shí)序電路，狀態(tài)表如下解：所要設(shè)計(jì)的電路有4個(gè)狀態(tài)，需要用兩個(gè)jk觸發(fā)器實(shí)現(xiàn)。（1）列狀態(tài)轉(zhuǎn)換真值表和激勵(lì)表由表題6。31所示的狀態(tài)表和jk觸發(fā)器的激勵(lì)表，可列出狀態(tài)轉(zhuǎn)換真值表和對(duì)各觸發(fā)器的激勵(lì)信號(hào)，如表題解63。1所示。（2）求激勵(lì)方程組和輸出方程由表題解631畫(huà)出各觸發(fā)器j、k端和電路輸出端y的卡諾圖，如圖題解631（a）所示。從而，得到化簡(jiǎn)的激勵(lì)方程組輸出方程 y=q1q0

21、q1q0a 由輸出方程和激勵(lì)方程話電路6.3.4 試用下降沿出發(fā)的d觸發(fā)器設(shè)計(jì)一同步時(shí)序電路，狀態(tài)圖如6.3.4（a）, s0s1s2的編碼如6.3.4（a）解：圖題63。4（b）以卡諾圖方式表達(dá)出所要求的狀態(tài)編碼方案，即s000，si01，s210，s3為無(wú)效狀態(tài)。電路需要兩個(gè)下降沿觸發(fā)的d觸發(fā)器實(shí)現(xiàn)，設(shè)兩個(gè)觸發(fā)器的輸出為q1、q0，輸人信號(hào)為a，輸出信號(hào)為y（1）由狀態(tài)圖可直接列出狀態(tài)轉(zhuǎn)換真值表，如表題解6。34所示。無(wú)效狀態(tài)的次態(tài)可用無(wú)關(guān)項(xiàng)表示。（2）畫(huà)出激勵(lì)信號(hào)和輸出信號(hào)的卡諾圖。根據(jù)d觸發(fā)器的特性方程，可由狀態(tài)轉(zhuǎn)換真值表直接畫(huà)出2個(gè)卡諾圖，如圖題解63。4（a）所示。 （3）由卡諾圖

22、得激勵(lì)方程輸出方程 y=aq1（4）根據(jù)激勵(lì)方程組和輸出方程畫(huà)出邏輯電路圖，如圖題解634（b）所示。（5）檢查電路是否能自啟動(dòng)。由d觸發(fā)器的特性方程qld，可得圖題解63，4（b）所示電路的狀態(tài)方程組為代入無(wú)效狀態(tài)11，可得次態(tài)為00，輸出y=1。如圖(c)6.5.1 試畫(huà)出圖題1所示電路的輸出(q3q0)波形，分析電路的邏輯功能。解：74hc194功能由s1s0控制00 保持， 01右移 10 左移 11 并行輸入當(dāng)啟動(dòng)信號(hào)端輸人一低電平時(shí)，使s1=1，這時(shí)有s。sl1，移位寄存器74hc194執(zhí)行并行輸人功能，q3q2q1q0d3d2d1d01110。啟動(dòng)信號(hào)撤消后，由于q。0，經(jīng)兩級(jí)與

23、非門(mén)后，使s1=0，這時(shí)有s1s001，寄存器開(kāi)始執(zhí)行右移操作。在移位過(guò)程中，因?yàn)閝3q2、q1、q0中總有一個(gè)為0，因而能夠維持s1s0=01狀態(tài)，使右移操作持續(xù)進(jìn)行下去。其移位情況如圖題解6，5，1所示。由圖題解65。1可知，該電路能按固定的時(shí)序輸出低電平脈沖，是一個(gè)四相時(shí)序脈沖產(chǎn)生電路。6.5.6 試用上升沿觸發(fā)的d觸發(fā)器及門(mén)電路組成3位同步二進(jìn)制加1計(jì)數(shù)器；畫(huà)出邏輯圖解：3位二進(jìn)制計(jì)數(shù)器需要用3個(gè)觸發(fā)器。因是同步計(jì)數(shù)器，故各觸發(fā)器的cp端接同一時(shí)鐘脈沖源。（1）列出該計(jì)數(shù)器的狀態(tài)表和激勵(lì)表，如表題解6.5.6所示(2) 用卡諾圖化簡(jiǎn)，得激勵(lì)方程（3）畫(huà)出電路6.5.10 用jk觸發(fā)器設(shè)

24、計(jì)一個(gè)同步六進(jìn)制加1計(jì)數(shù)器解：需要3個(gè)觸發(fā)器（1）狀態(tài)表，激勵(lì)表（2）用卡諾圖化簡(jiǎn)得激勵(lì)方程（3）畫(huà)出電路圖（4）檢查自啟動(dòng)能力。當(dāng)計(jì)數(shù)器進(jìn)入無(wú)效狀態(tài)110時(shí)，在cp脈沖作用下，電路的狀態(tài)將按110111000 變化，計(jì)數(shù)器能夠自啟動(dòng)。6.5.15 試用74hct161設(shè)計(jì)一個(gè)計(jì)數(shù)器，其計(jì)數(shù)狀態(tài)為自然二進(jìn)制數(shù)10011111。解：由設(shè)計(jì)要求可知，74hct161在計(jì)數(shù)過(guò)程中要跳過(guò)00001000九個(gè)狀態(tài)而保留10011111七個(gè)狀態(tài)。因此，可用“反饋量數(shù)法”實(shí)現(xiàn)：令74hct161的數(shù)據(jù)輸人端d3d2d1d01001，并將進(jìn)位信號(hào)tc經(jīng)反相器反相后加至并行置數(shù)使能端上。所設(shè)計(jì)的電路如圖題解6。

25、515所示。161為異步清零，同步置數(shù)。6.5.18 試分析電路，說(shuō)明電路是幾進(jìn)制計(jì)數(shù)器解：兩片74hct161級(jí)聯(lián)后，最多可能有162256個(gè)不同的狀態(tài)。而用“反饋置數(shù)法”構(gòu)成的圖題65。18所示電路中，數(shù)據(jù)輸人端所加的數(shù)據(jù)01010010，它所對(duì)應(yīng)的十進(jìn)制數(shù)是82，說(shuō)明該電路在置數(shù)以后從01010010態(tài)開(kāi)始計(jì)數(shù)，跳過(guò)了82個(gè)狀態(tài)。因此，該計(jì)數(shù)器的模m=25582174，即一百七十四進(jìn)制計(jì)數(shù)器。6.5.19 試用74hct161構(gòu)成同步二十四一制計(jì)數(shù)器，要求采用兩種不同得方法。解：因?yàn)閙=24，有16m256，所以要用兩片74hct161。將兩芯片的cp端直接與計(jì)數(shù)脈沖相連，構(gòu)成同步電路，

26、并將低位芯片的進(jìn)位信號(hào)連到高位芯片的計(jì)數(shù)使能端。用“反饋清零法”或“反饋置數(shù)法”跳過(guò)25624232個(gè)多余狀態(tài)。反饋清零法：利用74hct161的“異步清零”功能，在第24個(gè)計(jì)數(shù)脈沖作用后，電路的輸出狀態(tài)為00011000時(shí)，將低位芯片的q3及高位芯片的q0信號(hào)經(jīng)與非門(mén)產(chǎn)生清零信號(hào)，輸出到兩芯片的異步清零端，使計(jì)數(shù)器從00000000狀態(tài)開(kāi)始重新計(jì)數(shù)。其電路如圖題解6519（a）所示。反饋置數(shù)法：利用74hct161的“同步預(yù)置”功能，在兩片74hct161的數(shù)據(jù)輸入端上從高位到低位分別加上11101000（對(duì)應(yīng)的十進(jìn)制數(shù)是232），并將高位芯片的進(jìn)位信號(hào)經(jīng)反相器接至并行置數(shù)使能端。這樣，在第23個(gè)計(jì)數(shù)脈沖作用后，電路輸出狀態(tài)為11111111，使進(jìn)位信號(hào)tc1，將并行置數(shù)使能端置零。在第24個(gè)計(jì)數(shù)脈沖作用后，將11101000狀態(tài)置人計(jì)數(shù)器，并從此狀態(tài)開(kāi)始重新計(jì)數(shù)。其電路如圖題解6。519（b）所示。第七章 習(xí)題答案7.1.1 指出下列存儲(chǔ)系統(tǒng)各具有多少個(gè)存儲(chǔ)單元，至少需要幾根地址線和數(shù)據(jù)線。（1）64k1 （2）256k