用絕熱CMOS電路實(shí)現(xiàn)RS觸發(fā)器的仿真

1、用絕熱CMO電路實(shí)現(xiàn)RS觸發(fā)器的仿真1. 引言隨著CMO集成電路技術(shù)的飛速發(fā)展，集成規(guī)模逐步變大， 集成密度不斷提高， 使得功耗問題變得日益突出。 功耗的增大帶 來(lái)能源消耗， 便攜式計(jì)算機(jī)和通信設(shè)備電池供應(yīng)不足， 電路的過(guò) 熱引起系統(tǒng)性能不穩(wěn)定等問題。 因而， 集成電路的低功耗設(shè)計(jì)引 起了人們的重視。絕熱( Adiabatic ) 電路技術(shù)也叫電荷恢復(fù)( Charge-Recovery ) 電路技術(shù)是一種全新的低功耗技術(shù)， 是低 功耗集成電路技術(shù)領(lǐng)域的一個(gè)重要研究方向。 絕熱電路的技術(shù)的 主要特點(diǎn)是： 它是電路級(jí)的降低電路功耗的一種技術(shù)， 它采用 脈沖電壓源為電路供電， 由于電源中的電感和電路

2、中的結(jié)點(diǎn)電 容構(gòu)成振蕩回路， 它可以將電路用過(guò)的電荷回放給電源存儲(chǔ)起 來(lái)以備下次再使用。2.PAL電路分析和RS觸發(fā)器電路和仿真PAL基本電路1結(jié)構(gòu)如圖1所示。它采用二相功率時(shí)鐘。以兩個(gè)NMO管為輸入，兩個(gè)PMOSI實(shí)現(xiàn)交叉耦合。PAL電路工 作分為預(yù)充求值階段、保持階段、回收階段和等待階段。圖 1 PAL 基本電路及二相時(shí)鐘輸入輸出序列 該電路工作原理分析如下：在時(shí)，x由高電平開始下降，因此MN1的接地導(dǎo)通使yb =0。 yb=O通過(guò)交叉耦合使y跟隨clky上升，實(shí)現(xiàn)對(duì)輸出賦值。在 時(shí)，yb= 0使y箝位于clky 的高電平進(jìn)入保持期。在時(shí)， yb = 0可以使y跟隨clky 的下降而下降，

3、此時(shí)x上升使MN2導(dǎo) 通，輸出端y的能量通過(guò)導(dǎo)通的 MN2跟隨clky的下降而將其收 復(fù)。當(dāng)clky保持為低電平時(shí)，電路進(jìn)入等待階段，輸出端都 為低電平。PAL的性能受限于其大于閾值電壓的邏輯輸出“ 0”電平， 這因?yàn)槠浯嬖凇叭龖B(tài)”輸出端。帶有下拉NMO管結(jié)構(gòu)的PAL（PAL-2N）電路克服了這個(gè)問題，它引入了一對(duì)額外的NMO下拉晶體管來(lái)提供更好的輸出邏輯輸出“ 0”電平，并且其功率損 耗與PAL電路相近。觸發(fā)器是數(shù)字集成電路中的一種重要器件。對(duì)基于 PAL-2N 的RS觸發(fā)器2的電路和功率時(shí)鐘進(jìn)行 T-spice模擬仿真得到 仿真結(jié)果并記錄功耗數(shù)據(jù)。3 ECRL基本電路的分析和 RS觸發(fā)器電

4、路和仿真ECRL基本電路 的結(jié)構(gòu)如圖2所示，它采用四相功率時(shí)鐘， 以二個(gè)NMO管為輸入管，二個(gè) PMOSI實(shí)現(xiàn)交叉耦合。圖2 ECRL基本電路和供給時(shí)鐘該電路的工作原理分析如下：假設(shè)in輸入信號(hào)是“ 1”，inb為“0”，這時(shí)MN2導(dǎo)通， MN1截止，輸出端out為低電平。當(dāng)時(shí)鐘信號(hào) clk從0上升到 Vdd時(shí)，out為低電平，這時(shí) MP1導(dǎo)通，outb通過(guò)MP1隨clk的 變化而變化。這時(shí)，elk對(duì)節(jié)點(diǎn)outb充電。當(dāng)elk上升到Vdd 時(shí)， outb 也達(dá)到 clk 的最高值， 輸出端 out 保存為低電平， outb 保存為高電平。當(dāng)elk從Vdd下降到0時(shí)，outb通過(guò)導(dǎo)通的 MP1跟

5、隨elk下降而下降。當(dāng)elk下降到小于 時(shí)，MP1截止,outb 的電壓下降不到零電平。 outb 端的能量不能完全回收，電路存 在非絕熱能量損失。 當(dāng) elk 保持為低電平時(shí)， 輸出端都保持低 電平。設(shè)計(jì)基于ECRL基本電路結(jié)構(gòu)的RS觸發(fā)器電路和供給時(shí)鐘4 并進(jìn)行模擬仿真。得出符合 RS觸發(fā)器工作原理的電路，對(duì)不同 頻率下電路工作的功耗進(jìn)行記錄。4.電路的功耗比較和結(jié)論在相同的輸入信號(hào)下，對(duì)基于 PAL-2N和ECRL的RS觸發(fā)器 進(jìn)行仿真，高電平為5V低電平0V,負(fù)載為0，02pF時(shí)改變其頻 率，模擬得到其功耗隨時(shí)鐘頻率變化的規(guī)律如圖 3 所示。圖3 PAL-2N和ECRL電路功耗將傳統(tǒng)C

6、MOSI路構(gòu)成的RS觸發(fā)器中高電平電源設(shè)置為 5V, 進(jìn)行功耗記錄Power Resultsv10 from time 1e-008 to 1.6e-006Average power eonsumed - 4.081081e-004 wattsMax power 4.693880e-003 at time 1.01e-007Min power 7.090969e-005 at time 1.30016e-006可以得出傳統(tǒng)CMO電路的功耗平均值為408?W 通過(guò)對(duì)電路進(jìn)行仿真， 得到結(jié)果進(jìn)行比較得到結(jié)論： 絕熱電 路功耗隨時(shí)鐘信號(hào)的頻率的變化而變化。PAL-2N電路和ECRL電路功耗較低，而傳統(tǒng) CMO電路的功耗較大。絕熱電路在功耗節(jié) 省方面比傳統(tǒng)電路更具優(yōu)勢(shì)。而前兩種電路相比，ECRL電路比PAL-2N電路功耗更小。通過(guò)數(shù)據(jù)對(duì)比得出，這兩種絕熱電路功 耗比傳統(tǒng)CMO電路降低一個(gè)數(shù)量級(jí)。而 ECRL電路比PAL-2N電 路功耗降低 33%左右。所以絕熱電路可以成為減少傳統(tǒng)功耗