數(shù)電16(寄存器)

1、6 . 時序邏輯電路的分析與設(shè)計時序邏輯電路的分析與設(shè)計6.1 時序邏輯電路的基本概念時序邏輯電路的基本概念6.2 同步同步 時序邏輯電路的分析時序邏輯電路的分析6.3 同步同步 時序邏輯電路的設(shè)計時序邏輯電路的設(shè)計6.4 異步異步 時序邏輯電路的分析時序邏輯電路的分析6.5 若干典型的時序邏輯集成電路若干典型的時序邏輯集成電路*6.6 用用Verilog描述時序邏輯電路描述時序邏輯電路6.7 時序邏輯可編程邏輯器件時序邏輯可編程邏輯器件6.5 若干典型的時序邏輯集成電路若干典型的時序邏輯集成電路6.5.1 寄存器和移位寄存器寄存器和移位寄存器6.5.2 計數(shù)器計數(shù)器6.5 若干典型的時序邏輯

2、集成電路若干典型的時序邏輯集成電路1 1、 寄存器寄存器6.5.1 寄存器和移位寄存器寄存器和移位寄存器寄存器寄存器:是數(shù)字系統(tǒng)中用來存儲代碼或數(shù)據(jù)的邏輯部是數(shù)字系統(tǒng)中用來存儲代碼或數(shù)據(jù)的邏輯部件。它的主要組成部分是觸發(fā)器。件。它的主要組成部分是觸發(fā)器。 一個觸發(fā)器能存儲一個觸發(fā)器能存儲1位二進制代碼，存儲位二進制代碼，存儲 n 位二進位二進制代碼的寄存器需要用制代碼的寄存器需要用 n 個觸發(fā)器組成。寄存器實際個觸發(fā)器組成。寄存器實際上是若干觸發(fā)器的集合。上是若干觸發(fā)器的集合。 1 1D C 1 C P 1 O E 1 E Q0 1 1D C 1 E Q1 1 1D C 1 E Q7 D0 D

3、1 D7 8位位CMOS寄存器寄存器74HC374（同步時序邏輯電路）（同步時序邏輯電路）脈沖邊沿敏感的寄存器脈沖邊沿敏感的寄存器 1 1D C 1 C P 1 O E 1 E Q0 1 1D C 1 E Q1 1 1D C 1 E Q7 D0 D1 D7 數(shù)據(jù)流向數(shù)據(jù)流向1111110111數(shù)據(jù)輸入輸出方式：并行數(shù)據(jù)輸入輸出方式：并行74HC374功能表功能表高阻高阻HHH高阻高阻LLH存入數(shù)據(jù)，禁止輸出存入數(shù)據(jù)，禁止輸出HHL對應(yīng)內(nèi)部觸發(fā)對應(yīng)內(nèi)部觸發(fā)器的狀態(tài)器的狀態(tài)LLL存入和讀出數(shù)據(jù)存入和讀出數(shù)據(jù)Q0Q7DNCP輸出輸出內(nèi)部觸發(fā)器內(nèi)部觸發(fā)器輸輸 入入工作模式工作模式OE1nNQ八八D鎖存

4、器鎖存器74HC373 LE 1 1 OE 1 E 1 E 1 E Q1 Q7 Q0 D1 D7 D0 1D C1 C1 1 1D C1 C1 1D C1 C1 1 1D C 1 C P 1 O E 1 E Q0 1 1D C 1 E Q1 1 1D C 1 E Q7 D0 D1 D7 8位寄存器位寄存器74HC374鎖存器與寄存器的區(qū)別鎖存器與寄存器的區(qū)別1、控制信號與輸入數(shù)據(jù)信號之間的時序關(guān)系、控制信號與輸入數(shù)據(jù)信號之間的時序關(guān)系2、輸出是否同時更新狀態(tài)、輸出是否同時更新狀態(tài)2、 移位寄存器移位寄存器移位寄存器是既能寄存數(shù)碼，又能在時鐘脈沖的作用下使數(shù)碼移位寄存器是既能寄存數(shù)碼，又能在時鐘

5、脈沖的作用下使數(shù)碼向高位或向低位移動的邏輯功能部件。向高位或向低位移動的邏輯功能部件。按移動方式分按移動方式分單向移位寄存器單向移位寄存器雙向移位寄存器雙向移位寄存器左移位寄存器左移位寄存器移位寄存器的邏輯功能分類移位寄存器的邏輯功能分類移位寄存器的邏輯功能移位寄存器的邏輯功能右移位寄存器右移位寄存器 1D Q0 DSI CP 1D 1D 1D Q1 Q2 Q3 Q3 Q0 Q1 Q0 DSO FF3 FF0 FF1 FF2 (1) (1) 基本移位寄存器（同步時序邏輯電路）基本移位寄存器（同步時序邏輯電路）（a a）電路）電路串行數(shù)據(jù)輸入端串行數(shù)據(jù)輸入端串行數(shù)據(jù)輸出端串行數(shù)據(jù)輸出端并行數(shù)據(jù)輸

6、出端并行數(shù)據(jù)輸出端數(shù)據(jù)輸入方式：串行數(shù)據(jù)輸入方式：串行數(shù)據(jù)輸出方式：串行、并行數(shù)據(jù)輸出方式：串行、并行 1 1 0 00 0 0 0 0 0 0FF0 FF1 FF2 FF31CP 后后2CP 后后11 0 1 1 03CP 后后0 1 0 1 14CP 后后1 1 Q0n+1= DSIQ1n+1 = Q0nQ2n+1 = Q1nQ3n+1 = Q2n 1D Q0 DSI CP 1D 1D 1D Q1 Q2 Q3 Q3 Q0 Q1 Q0 DSO FF0 FF1 FF2 FF3 1101從高從高位到位到低位低位輸入輸入(b). (b). 工作原理工作原理 （觸發(fā)器狀態(tài)）（觸發(fā)器狀態(tài)） DSI C

7、P 1 1 0 1 1 2 4 3 5 6 8 7 0 0 0 0 0 DSI =1101,從高位開始輸入從高位開始輸入 串串行行輸輸出出 并并行行輸輸出出DPO 經(jīng)過經(jīng)過4個個CP脈沖有效沿作用后，從脈沖有效沿作用后，從DSI 端串行輸入的數(shù)碼端串行輸入的數(shù)碼就可以從就可以從Q0 Q1 Q2 Q3并行并行輸出。輸出。 串入串入并出并出 從第從第4個脈沖有效沿作用開始到第個脈沖有效沿作用開始到第7個作用結(jié)束，從個作用結(jié)束，從DSI 端端串行輸入的數(shù)碼就可以從串行輸入的數(shù)碼就可以從DSO 端串行輸出。端串行輸出。 串入串入串出串出 Q0 Q1 Q2 Q3(DSO) 思考：可以用思考：可以用鎖存器

8、完成移鎖存器完成移位功能嗎？位功能嗎？(b). (b). 工作原理工作原理 （輸出端結(jié)果）（輸出端結(jié)果） 1 1 0 00 0 0 0 0 0 0FF0 FF1 FF2 FF3 1 0 1 1 0 1 0 1 1（2 2）典型集成電路）典型集成電路 1D C1 R 1 1 1 1 1 Q0 1D C1 R 1 Q1 1D C1 R 1 Q7 CP CRDSA DSB & 內(nèi)部邏輯圖內(nèi)部邏輯圖8 8位移位寄存器位移位寄存器74HC/HCT1642. 多功能雙向移位寄存器多功能雙向移位寄存器 D0 FF0 D1 FF1 D2 FF2 D3 FF3 并并行行輸輸入入 并并行行輸輸出出 右右移移串串行

9、行輸輸入入（DIR） 左左移移串串行行輸輸出出（DOL） 右右移移串串行行輸輸出出（DOR） 左左移移串串行行輸輸入入（DIL） Q0 Q1 Q2 Q3 多功能移位寄存器工作模式簡圖多功能移位寄存器工作模式簡圖（1）工作原理）工作原理高位移向低位高位移向低位-左移左移低位移向高位低位移向高位-右移右移 1D C1 1D C1 FFm S0 S1 I3 I2 I1 I0 MUX MUXm Dm1 Dm FFm1 1D C1 FFm+1 Dm+1 Dm CP S1 S0 Qm1 Qm Qm+1 實現(xiàn)多功能雙向移位寄存器的一種方案實現(xiàn)多功能雙向移位寄存器的一種方案( (僅以僅以FFm為例為例) )n

10、mnmQQ11 nmnmQQ11 mnmDQ 1S1S0=00S1S0=01高位移高位移向低位向低位S1S0=10S1S0=11nmnmQQ 1并入并入不變不變低位移低位移向高位向高位（2）典型集成電路）典型集成電路CMOS 4位雙向移位寄存器位雙向移位寄存器74HC/HCT194 1S C1 FF0 S1 1 & 1R R 1 DSR 1 S0 1 1 1 & & & 1 DI0 & & & & 1 DI1 & & & & 1 DI2 & & & & 1 DI3 1 DSL 1 D0 D0 CP 1 1S C1 FF1 1R R 1 1 D1 D1 1S C1 FF2 1R R 1 1 D2

11、 D2 1S C1 FF3 1R R 1 1 D3 D3 CR 1 1 Q0 1 Q1 1 Q2 1 Q3 Q0 Q1 Q2 Q3 S1 S0 E 1 1 1 I 0 I 1 I 2 I 3 & 1 Y 實例：實例：4 4選選1 1數(shù)據(jù)選擇器數(shù)據(jù)選擇器（1 1）邏輯電路（輸入輸出端，門結(jié)構(gòu)）邏輯電路（輸入輸出端，門結(jié)構(gòu)）74HCT194 的功能表的功能表 10 nQ11 nQ12 nQ13 nQCRnQ0nQ1nQ2nQ3nQ1nQ2nQ0nQ1nQ2nQ3nQ1nQ2nQ37D3D2D1D0DI3*DI2*DI1*DI0*HHH6H HLHH5LLLHH4HHHLH3LLHLH2LLH1LL

12、LLLDI3DI2DI1DI0左左移移DSL右右移移DSRS0S1行行并行輸入并行輸入時時鐘鐘CP串行輸串行輸入入控制信控制信號號清清零零輸輸 出出輸輸 入入nQ0nQ1nQ2同步置數(shù)！同步置數(shù)！一、分析下圖所示由雙向移位寄存器一、分析下圖所示由雙向移位寄存器74LS194構(gòu)成的分頻器的構(gòu)成的分頻器的 分頻系數(shù)分頻系數(shù)。要求列出。要求列出狀態(tài)表狀態(tài)表，畫出，畫出時序圖時序圖。 題意分析題意分析 : : S1S0=01 工作于工作于右移位右移位操作方式操作方式 Y=DSR =Q3Q2 循環(huán)移位循環(huán)移位 習(xí)題習(xí)題 DSRDSL 74LS194 &CPYD0 D1 D2 D3Q0 Q1 Q2 Q31

13、 1S1S0RD啟動信號，使初始狀態(tài)為啟動信號，使初始狀態(tài)為0000 RD: 解解: : 按右移位操作方式列出電路按右移位操作方式列出電路狀態(tài)表狀態(tài)表、時序圖時序圖。 電路是電路是7 7分頻器分頻器, ,分頻系數(shù)是分頻系數(shù)是7 7。 CPQ1Q20狀態(tài)表狀態(tài)表0 0 0 0111 0 0 0121 1 0 0131 1 1 0141 1 1 1050 1 1 1060 0 1 1070 0 0 11Y=DSR =Q3Q2 CPDSRQ0 Q1 Q2 Q3 Q0Q312 3 4 5 6 7 8Y(DSR)二、分析圖示電路。求電路的二、分析圖示電路。求電路的狀態(tài)表狀態(tài)表及電路的及電路的輸出序列碼輸出序列碼。題意分析題意分析： Q2Q1Q0 CBA；Y DSR 本電路為一級本電路為一級移位型序列碼產(chǎn)生器移位型序列碼產(chǎn)生器。 移位寄存器移位寄存器74LS194 74LS194 S1S0=01 右移位右移位 LQ3 74LS151A B CY74LS194DSRDSLCPS0S1D0 D1 D2 D3RDL 11Q0Q1Q2Q3 G D01D1D2D3D4D5D6D7CP狀態(tài)表狀態(tài)表Q3 Q2 Q1 Q0 DSR0 0 0 010 0 0 100 0 1 010 1 0 111 0