晶體管邏輯門(mén)電路PPT課件

1、教學(xué)基本要求：1、了解半導(dǎo)體器件的開(kāi)關(guān)特性。2、熟練掌握基本邏輯門(mén)（與、或、與非、或非、異或門(mén)）、三態(tài)門(mén)、OD門(mén)（OC門(mén)）和傳輸門(mén)的邏輯功能。3、學(xué)會(huì)門(mén)電路邏輯功能分析方法。4、掌握邏輯門(mén)的主要參數(shù)及在應(yīng)用中的接口問(wèn)題。3. 邏輯門(mén)電路第1頁(yè)/共79頁(yè)3.1 MOS邏輯門(mén) 數(shù)字集成電路簡(jiǎn)介 邏輯門(mén)的一般特性 MOS開(kāi)關(guān)及其等效電路 CMOS反相器 CMOS邏輯門(mén)電路 CMOS漏極開(kāi)路門(mén)和三態(tài)輸出門(mén)電路 CMOS傳輸門(mén) CMOS邏輯門(mén)電路的技術(shù)參數(shù)第2頁(yè)/共79頁(yè)1 、邏輯門(mén):實(shí)現(xiàn)基本邏輯運(yùn)算和復(fù)合邏輯運(yùn)算的單元電路。2、 邏輯門(mén)電路的分類(lèi)二極管門(mén)電路三極管門(mén)電路TTL門(mén)電路MOS門(mén)電路PMOS

2、門(mén)CMOS門(mén)邏輯門(mén)電路分立門(mén)電路集成門(mén)電路NMOS門(mén) 數(shù)字集成電路簡(jiǎn)介第3頁(yè)/共79頁(yè)1.CMOS集成電路:廣泛應(yīng)用于超大規(guī)模、甚大規(guī)模集成電路 4000系列74HC 74HCT74VHC 74VHCT速度慢與TTL不兼容抗干擾功耗低74LVC 74VAUC速度加快與TTL兼容負(fù)載能力強(qiáng)抗干擾功耗低速度兩倍于74HC與TTL兼容負(fù)載能力強(qiáng)抗干擾功耗低低(超低)電壓速度更加快與TTL兼容負(fù)載能力強(qiáng)抗干擾功耗低 74系列74LS系列74AS系列 74ALS2.TTL 集成電路:廣泛應(yīng)用于中大規(guī)模集成電路數(shù)字集成電路簡(jiǎn)介第4頁(yè)/共79頁(yè)邏輯門(mén)電路的一般特性1. 輸入和輸出的高、低電平 vO vI 驅(qū)

3、動(dòng)門(mén)G1 負(fù)載門(mén)G2 1 1 輸出高電平的下限值 VOH(min)輸入低電平的上限值 VIL(max)輸入高電平的下限值 VIH(min)輸出低電平的上限值 VOL(max)輸出高電平+VDD VOH(min)VOL(max) 0 G1門(mén)vO范圍 vO 輸出低電平 輸入高電平VIH(min) VIL (max) +VDD 0 G2門(mén)vI范圍 輸入低電平 vI P70 表第5頁(yè)/共79頁(yè)VNH 當(dāng)前級(jí)門(mén)輸出高電平的最小值時(shí)允許負(fù)向噪聲電壓的最大值。負(fù)載門(mén)輸入高電平時(shí)的噪聲容限：VNL 當(dāng)前級(jí)門(mén)輸出低電平的最大值時(shí)允許正向噪聲電壓的最大值負(fù)載門(mén)輸入低電平時(shí)的噪聲容限：2. 噪聲容限VNH =VOH

4、(min)VIH(min) VNL =VIL(max)VOL(max)在保證輸出電平不變的條件下，輸入電平允許波動(dòng)的范圍。它表示門(mén)電路的抗干擾能力 1 驅(qū)動(dòng)門(mén) vo 1 負(fù)載門(mén) vI 噪聲 第6頁(yè)/共79頁(yè)類(lèi)型類(lèi)型參數(shù)參數(shù)74HCVDD=5V74HCTVDD=5V74LVCVDD=3.3V74AUCVDD=1.8VtPLH或或tPHL(ns)782.10.93.傳輸延遲時(shí)間傳輸延遲時(shí)間是表征門(mén)電路開(kāi)關(guān)速度的參數(shù)，它說(shuō)明門(mén)電路在輸入脈沖波形的作用下，其輸出波形相對(duì)于輸入波形延遲了多長(zhǎng)的時(shí)間。CMOS電路傳輸延遲時(shí)間 tPHL 輸出 50% 90% 50% 10% tPLH tf tr 輸入 50

5、% 50% 10% 90% 第7頁(yè)/共79頁(yè)4. 功耗靜態(tài)功耗：指的是當(dāng)電路沒(méi)有狀態(tài)轉(zhuǎn)換時(shí)的功耗，即門(mén)電路空載時(shí)電源總電流ID與電源電壓VDD的乘積。5. 延時(shí)功耗積是速度功耗綜合性的指標(biāo).延時(shí)功耗積，用符號(hào)DP表示扇入數(shù)：取決于邏輯門(mén)的輸入端的個(gè)數(shù)。6. 扇入與扇出數(shù)動(dòng)態(tài)功耗：指的是電路在輸出狀態(tài)轉(zhuǎn)換時(shí)的功耗。對(duì)于TTL門(mén)電路來(lái)說(shuō)，靜態(tài)功耗是主要的。CMOS電路的靜態(tài)功耗非常低，CMOS門(mén)電路有動(dòng)態(tài)功耗第8頁(yè)/共79頁(yè)扇出數(shù)：是指其在正常工作情況下，所能帶同類(lèi)門(mén)電路的最大數(shù)目。（a)帶拉電流負(fù)載(負(fù)載電流從驅(qū)動(dòng)門(mén)流向外電路)當(dāng)負(fù)載門(mén)的個(gè)數(shù)增加時(shí)，總的拉電流將增加，會(huì)引起輸出高電壓的降低。但不

6、得低于輸出高電平的下限值，這就限制了負(fù)載門(mén)的個(gè)數(shù)。)(I)(IN負(fù)載門(mén)負(fù)載門(mén)驅(qū)動(dòng)門(mén)驅(qū)動(dòng)門(mén)IHOHOH 高電平扇出數(shù):IOH :驅(qū)動(dòng)門(mén)的輸出端為高電平電流IIH :負(fù)載門(mén)的輸入電流(拉電流)。第9頁(yè)/共79頁(yè)(b)帶灌電流負(fù)載(負(fù)載電流從外電路流入驅(qū)動(dòng)門(mén))(I)(IN負(fù)負(fù)載載門(mén)門(mén)驅(qū)驅(qū)動(dòng)動(dòng)門(mén)門(mén)ILOLOL 當(dāng)負(fù)載門(mén)的個(gè)數(shù)增加時(shí)，總的灌電流IOL將增加，同時(shí)也將引起輸出低電壓VOL的升高。當(dāng)輸出為低電平，并且保證不超過(guò)輸出低電平的上限值。IOL ：驅(qū)動(dòng)門(mén)的輸出端為低電平電流IIL ：負(fù)載門(mén)輸入端電流之和第10頁(yè)/共79頁(yè)電路類(lèi)型電路類(lèi)型電源電電源電壓壓/V傳輸延傳輸延遲時(shí)間遲時(shí)間/ns靜態(tài)功耗靜態(tài)功

7、耗/mW功耗延遲積功耗延遲積/mW-ns直流噪聲容限直流噪聲容限輸出邏輸出邏輯擺幅輯擺幅/VVNL/VVNH/VTTLCT54/74510151501.22.23.5CT54LS/74LS57.52150.40.53.5HTL158530255077.513ECLCE10K系列系列5.2225500.1550.1250.8CE100K系列系列4.50.7540300.1350.1300.8CMOSVDD=5V5455103225 1032.23.45VDD=15V151215103180 1036.59.015高速高速CMOS5811038 1031.01.55各類(lèi)數(shù)字集成電路主要性能參數(shù)的比

8、較第11頁(yè)/共79頁(yè) MOS開(kāi)關(guān)及其等效電路 MOS管有NMOS管和PMOS管兩種。 當(dāng)NMOS管和PMOS管成對(duì)出現(xiàn)在電路中，且二者在工作中互補(bǔ)，稱(chēng)為CMOS管(意為互補(bǔ))。 MOS管有增強(qiáng)型和耗盡型兩種。在數(shù)字電路中，多采用增強(qiáng)型。第12頁(yè)/共79頁(yè)N溝道增強(qiáng)型MOS場(chǎng)效應(yīng)管結(jié)構(gòu)漏極D集電極C源極S發(fā)射極E絕緣柵極G基極B襯底B 由于柵極與源極、漏極之間均無(wú)電接觸，故稱(chēng)絕緣柵極。箭頭方向由P（襯底）指向N（溝道）增強(qiáng)型MOS場(chǎng)效應(yīng)管電極金屬絕緣層氧化物基體半導(dǎo)體因此稱(chēng)之為MOS管第13頁(yè)/共79頁(yè) NMOS管的電路符號(hào)及轉(zhuǎn)移特性 (a) 電路符號(hào) （b）轉(zhuǎn)移特性D接正電源截止導(dǎo)通導(dǎo)通電阻相

9、當(dāng)小 （1）NMOS管的開(kāi)關(guān)特性 第14頁(yè)/共79頁(yè) PMOS管的電路符號(hào)及轉(zhuǎn)移特性 (a) 電路符號(hào) （b）轉(zhuǎn)移特性D接負(fù)電源 （2）PMOS管的開(kāi)關(guān)特性 導(dǎo)通導(dǎo)通電阻相當(dāng)小截止第15頁(yè)/共79頁(yè) MOS開(kāi)關(guān)及其等效電路：MOS管工作在可變電阻區(qū)，輸出低電平: MOS管截止， 輸出高電平當(dāng)I VT第16頁(yè)/共79頁(yè)MOS管相當(dāng)于一個(gè)由vGS控制的無(wú)觸點(diǎn)開(kāi)關(guān)。MOS管工作在可變電阻區(qū)，相當(dāng)于開(kāi)關(guān)“閉合”，輸出為低電平。MOS管截止，相當(dāng)于開(kāi)關(guān)“斷開(kāi)”輸出為高電平。當(dāng)輸入為低電平時(shí)：當(dāng)輸入為高電平時(shí)：第17頁(yè)/共79頁(yè) CMOS 反相器1.工作原理AL1+VDD+10VD1S1vivOTNTPD

10、2S20V+10VvivGSNvGSPTNTPvO0 V 0V-10V截止導(dǎo)通 10 V10 V 10V 0V導(dǎo)通截止 0 VVTN = 2 VVTP = 2 V邏輯圖AL 邏輯表達(dá)式vi (A)0vO(L)1邏輯真值表10)VVVTPTNDD( 第18頁(yè)/共79頁(yè)2. 電壓傳輸特性和電流傳輸特性)v(fvIO 電壓傳輸特性BE段：轉(zhuǎn)折區(qū)轉(zhuǎn)折區(qū)中點(diǎn)：電流最大 CMOS反相器在使用時(shí)應(yīng)盡量避免長(zhǎng)期工作在BC、DE段。第19頁(yè)/共79頁(yè)3.CMOS反相器的工作速度 由于電路具有互補(bǔ)對(duì)稱(chēng)的性質(zhì)，它的開(kāi)通時(shí)間與關(guān)閉時(shí)間是相等的。平均延遲時(shí)間：10 ns。 帶電容負(fù)載第20頁(yè)/共79頁(yè)A BTN1 TP

11、1 TN2 TP2L0 00 11 01 1截止 導(dǎo)通 截止導(dǎo)通 導(dǎo)通導(dǎo)通導(dǎo)通截止截止導(dǎo)通截止截止截止 截止導(dǎo)通導(dǎo)通1110與非門(mén)1.CMOS 與非門(mén)vA+VDD+10VTP1TN1TP2TN2ABLvBvLAB&(a)電路結(jié)構(gòu)(b)工作原理VTN = 2 VVTP = 2 V0V10VN個(gè)輸入的與非門(mén)電路?邏輯門(mén)輸入端增加有什么問(wèn)題?第21頁(yè)/共79頁(yè)或非門(mén)BAL 2.CMOS 或非門(mén)+VDD+10VTP1TN1TN2TP2ABLA B TN1 TP1 TN2 TP2L0 00 11 01 1截止導(dǎo)通截止導(dǎo)通 導(dǎo)通導(dǎo)通導(dǎo)通截止截止導(dǎo)通截止截止截止截止導(dǎo)通導(dǎo)通1000AB10V10VV

12、TN = 2 VVTP = 2 VN輸入的或非門(mén)的電路的結(jié)構(gòu)?第22頁(yè)/共79頁(yè)3. 異或門(mén)電路BA BABAXBAL BABA BA 第23頁(yè)/共79頁(yè)4.輸入保護(hù)電路和緩沖電路 基基本本邏邏輯輯功功能能電電路路 基基本本邏邏輯輯功功能能電電路路 輸輸入入保保護(hù)護(hù)緩緩沖沖電電路路 輸輸出出緩緩沖沖電電路路 vi vo 采用緩沖電路能統(tǒng)一參數(shù)，使不同內(nèi)部邏輯集成邏輯門(mén)電路具有相同的輸入和輸出特性。第24頁(yè)/共79頁(yè)BABAL CMOS邏輯門(mén)的緩沖電路 輸入、輸出端加了反相器作為緩沖電路，所以電路的邏輯功能也發(fā)生了變化。增加了緩沖器后的邏輯功能為與非功能第25頁(yè)/共79頁(yè)1.CMOS漏極開(kāi)路門(mén)1

13、.）CMOS漏極開(kāi)路門(mén)的提出輸出短接，在一定情況下會(huì)產(chǎn)生低阻通路，大電流有可能導(dǎo)致器件的損毀，并且無(wú)法確定輸出是高電平還是低電平。 漏極開(kāi)路（OD）門(mén)和三態(tài)輸出門(mén)電路 +VDDTN1TN2AB+VDDAB01第26頁(yè)/共79頁(yè)C D RP VDD L A B & & （2）漏極開(kāi)路門(mén)的結(jié)構(gòu)與邏輯符號(hào)(c) 可以實(shí)現(xiàn)線(xiàn)與功能;CDAB CDAB +VDDVSSTP1TN1TP2TN2ABLA B L 電路A B L & 邏輯符號(hào)(b)與非邏輯不變RP VDD L A B 漏極開(kāi)路門(mén)輸出連接21PPL RP VDD L A B C D (a)工作時(shí)必須外接電源和電阻;上拉電

14、阻第27頁(yè)/共79頁(yè)(3) 上拉電阻對(duì)OD門(mén)動(dòng)態(tài)性能的影響RP VDD L A B C D Rp的值愈小，負(fù)載電容的充電時(shí)間常數(shù)亦愈小，因而開(kāi)關(guān)速度愈快。但功耗大,且可能使輸出電流超過(guò)允許的最大值IOL(max） 。電路帶電容負(fù)載10CLRp的值大，可保證輸出電流不能超過(guò)允許的最大值IOL(max）、功耗小。但負(fù)載電容的充電時(shí)間常數(shù)亦愈大，開(kāi)關(guān)速度因而愈慢。第28頁(yè)/共79頁(yè)2.三態(tài)(TSL)輸出門(mén)電路三態(tài)門(mén)電路的輸出有三種可能出現(xiàn)的狀態(tài)：高電平、低電平、高阻。何為高阻狀態(tài)？懸空、懸浮狀態(tài)，又稱(chēng)為禁止?fàn)顟B(tài)。測(cè)電阻為，故稱(chēng)為高阻狀態(tài)。測(cè)電壓為0V，但不是接地。因?yàn)閼铱眨詼y(cè)其電流為0A。第29

15、頁(yè)/共79頁(yè)1TP TN VDD L A EN & 1 1 EN A L 1 0011截止導(dǎo)通111高阻 0 輸出L輸入A使能EN001100截止導(dǎo)通10截止截止X邏輯功能：高電平有效的同相邏輯門(mén)0 1高阻100 1(1)三態(tài)門(mén)的電路結(jié)構(gòu)第30頁(yè)/共79頁(yè)控制端高電平有效的三態(tài)門(mén)(2)邏輯符號(hào)控制端低電平有效的三態(tài)門(mén)用“”表示輸出為三態(tài)。高電平有效低電平有效第31頁(yè)/共79頁(yè)(3)三態(tài)門(mén)的主要應(yīng)用實(shí)現(xiàn)總線(xiàn)傳輸要求各門(mén)的控制端EN輪流為高電平，且在任何時(shí)刻只有一個(gè)門(mén)的控制端為高電平。 用三態(tài)門(mén)實(shí)現(xiàn)總線(xiàn)傳輸 如有8個(gè)門(mén)，則8個(gè)EN端的波形應(yīng)依次為高電平，如下頁(yè)所示。第32頁(yè)/共79頁(yè)第33

16、頁(yè)/共79頁(yè)傳輸門(mén)(雙向模擬開(kāi)關(guān)) 1. CMOS傳輸門(mén)電路TP vI /vO TN vO /vI C C +5V 5V 電路vI /vO vO /vI C C T G 邏輯符號(hào)I / Oo/ IC等效電路由于VTP和VTN在結(jié)構(gòu)上對(duì)稱(chēng)，所以圖中的輸入和輸出端可以互換，又稱(chēng)雙向開(kāi)關(guān)。第34頁(yè)/共79頁(yè)2、CMOS傳輸門(mén)電路的工作原理 設(shè)TP:|VTP|=2V， TN:VTN=2VI的變化范圍為5V到+5V。 5V+5V5V到+5VGSN0, TP截止TP vI /vO TN vO /vI C C +5V 5V 1）當(dāng)c=0， c =1時(shí)c=0=-5V， c =1=+5V第35頁(yè)/共79頁(yè) C

17、TP vO/vI vI/vO +5V 5V TN C +5V5VGSP= 5V (3V+5V)=2V 10VGSN=5V (5V+3V)=(102)V b、I=3V5VGSNVTN, TN導(dǎo)通a、I=5V3VTN導(dǎo)通，TP導(dǎo)通GSP |VT|, TP導(dǎo)通C、I=3V3VIOvv 2）當(dāng)c=1， c =0時(shí)第36頁(yè)/共79頁(yè)3.CMOS傳輸門(mén)(雙向數(shù)字開(kāi)關(guān)) （a）電路 （b）邏輯符號(hào)第37頁(yè)/共79頁(yè)傳輸門(mén)組成的數(shù)據(jù)選擇器C=0TG1導(dǎo)通, TG2斷開(kāi) L=XTG2導(dǎo)通, TG1斷開(kāi) L=YC=14. 傳輸門(mén)的應(yīng)用12第38頁(yè)/共79頁(yè)CMOS邏輯集成器件發(fā)展使它的技術(shù)參數(shù)從總體上來(lái)說(shuō)已經(jīng)達(dá)到

18、或者超過(guò)TTL器件的水平。CMOS器件的功耗低、扇出數(shù)大，噪聲容限大，靜態(tài)功耗小，動(dòng)態(tài)功耗隨頻率的增加而增加。參數(shù)參數(shù)系列系列傳輸延遲時(shí)間傳輸延遲時(shí)間tpd/ns(CL=15pF)功耗功耗(mW)延時(shí)功耗積延時(shí)功耗積(pJ)4000B751 (1MHz)10574HC101.5 (1MHz)1574HCT131 (1MHz)13BiCMOS2.90.00037.50.0008722邏輯門(mén)電路的技術(shù)參數(shù)CMOS門(mén)電路各系列的性能比較第39頁(yè)/共79頁(yè)邏輯門(mén)電路P91第40頁(yè)/共79頁(yè)3.2 TTL邏輯門(mén) BJT的開(kāi)關(guān)特性 基本BJT反相器的動(dòng)態(tài)特性 TTL反相器的基本電路 TTL邏輯門(mén)電路 集電

19、極開(kāi)路門(mén)和三態(tài)門(mén)第41頁(yè)/共79頁(yè) (1) 靜態(tài)特性： 斷開(kāi)時(shí)，開(kāi)關(guān)兩端的電壓不管多大，等效電阻ROFF = 無(wú)窮，電流IOFF = 0。 閉合時(shí)，流過(guò)其中的電流不管多大，等效電阻RON = 0，電壓U = 0。 (2) 動(dòng)態(tài)特性：開(kāi)通時(shí)間 ton = 0 關(guān)斷時(shí)間 toff = 0 理想開(kāi)關(guān)的開(kāi)關(guān)特性： 第42頁(yè)/共79頁(yè)客觀世界中，沒(méi)有理想開(kāi)關(guān)。乒乓開(kāi)關(guān)、繼電器、接觸器等的靜態(tài)特性十分接近理想開(kāi)關(guān)，但動(dòng)態(tài)特性很差，無(wú)法滿(mǎn)足數(shù)字電路一秒鐘開(kāi)關(guān)幾百萬(wàn)次乃至數(shù)千萬(wàn)次的需要。半導(dǎo)體二極管、三極管和MOS管做為開(kāi)關(guān)使用時(shí)，其靜態(tài)特性不如機(jī)械開(kāi)關(guān)，但動(dòng)態(tài)特性很好。TTL集成邏輯門(mén)電路的輸入和輸出結(jié)構(gòu)均

20、采用半導(dǎo)體三極管，所以稱(chēng)晶體管晶體管邏輯門(mén)電路，簡(jiǎn)稱(chēng)TTL電路。第43頁(yè)/共79頁(yè)3.2 TTL邏輯門(mén) BJT的開(kāi)關(guān)特性在數(shù)字電路中，三極管作為開(kāi)關(guān)元件，主要工作在飽和和截止兩種開(kāi)關(guān)狀態(tài)，放大區(qū)只是極短暫的過(guò)渡狀態(tài)。（a）電路 （b）輸出特性曲線(xiàn)第44頁(yè)/共79頁(yè)T截止, vOVCEVCC，c、e極之間近似于開(kāi)路vI=0V時(shí): T飽和, vOVCE0.2V，c、e極之間近似于短路vI=5V時(shí):第45頁(yè)/共79頁(yè)輸出級(jí)T3、D、T4和Rc4構(gòu)成推拉式的輸出級(jí)。用于提高開(kāi)關(guān)速度和帶負(fù)載能力。中間級(jí)T2和電阻Rc2、Re2組成，從T2的集電結(jié)和發(fā)射極同時(shí)輸出兩個(gè)相位相反的信號(hào)，作為T(mén)3和T4輸出級(jí)的

21、驅(qū)動(dòng)信號(hào)； Rb1 4k W Rc2 1.6k W Rc4 130 W T4 D T2 T1 + vI T3 + vO 負(fù)載 Re2 1K W VCC(5V) 輸入級(jí) 中間級(jí)輸出級(jí) 反相器的基本電路1. 電路組成輸入級(jí)T1和電阻Rb1組成。用于提高電路的開(kāi)關(guān)速度第46頁(yè)/共79頁(yè)2. TTL反相器的工作原理（邏輯關(guān)系、性能改善） （1）當(dāng)輸入為低電平（I = 0.2 V）T1 深度飽和V 3.6V 70705DBE4B4O ).(vvvv截止導(dǎo)通導(dǎo)通截止飽和低電平T4D4T3T2T1輸入高電平輸出T2 、 T3截止，T4 、D導(dǎo)通0.2V0.9V3.6V第47頁(yè)/共79頁(yè)（2）當(dāng)輸入為高電平（

22、I = 3.6 V） T2、T3飽和導(dǎo)通 T1:倒置的放大狀態(tài)。 T4和D截止。使輸出為低電平.vO=vC3=VCES3=0.2V3.6V2.1V0.2V第48頁(yè)/共79頁(yè)輸入輸入A輸出輸出L0110邏輯真值表 邏輯表達(dá)式 L = A 飽和截止T4低電平截止截止飽和倒置工作高電平高電平導(dǎo)通導(dǎo)通截止飽和低電平輸出D4T3T2T1輸入第49頁(yè)/共79頁(yè)1. TTL與非門(mén)電路多發(fā)射極BJT T1e e bc eeb cA& BALB TTL邏輯門(mén)電路第50頁(yè)/共79頁(yè)2. TTL或非門(mén) 若A、B中有一個(gè)為高電平:若A、B均為低電平:T2A和T2B均將截止，T3截止。 T4和D飽和導(dǎo)通，輸出為

23、高電平。T2A或T2B將飽和導(dǎo)通，T3飽和導(dǎo)通，T4截止，輸出為低電平。BAL 邏輯表達(dá)式第51頁(yè)/共79頁(yè)vOHvOL輸出為低電平的邏輯門(mén)輸出級(jí)的損壞集電極開(kāi)路門(mén)和三態(tài)門(mén)電路1.集電極開(kāi)路門(mén)電路 VCC(5V) Rb1 4k Rc2 1.6k Rc4 130 T4 A B C T1 T2 D Re2 1k T3 VCC(5V) Rb1 4k Rc2 1.6k Rc4 130 T4 A B C T1 T2 D Re2 1k T3 第52頁(yè)/共79頁(yè)a） 集電極開(kāi)路與非門(mén)電路b） 使用時(shí)的外電路連接C） 邏輯功能L = A BOC門(mén)輸出端連接實(shí)現(xiàn)線(xiàn)與VCC T1 Re2 Rc2 Rc4 Rb1

24、T2 T3 T4 D A B L VCC T1 Re2 Rc2 Rb1 T2 T3 A B L VCCC D RP VDD L A B & & 第53頁(yè)/共79頁(yè)2. 三態(tài)與非門(mén)(TSL ) 當(dāng)EN= 3.6V時(shí)EN數(shù)據(jù)輸入端數(shù)據(jù)輸入端輸出端輸出端LAB10010111011100三態(tài)與非門(mén)真值表 第54頁(yè)/共79頁(yè)當(dāng)EN= 0.2V時(shí)EN數(shù)據(jù)輸入端數(shù)據(jù)輸入端輸出端輸出端L LAB10010111011100高阻高阻高電平使能高阻狀態(tài)與非邏輯 ZL ABLEN = 0_EN =1真值表邏輯符號(hào)ABEN & L EN第55頁(yè)/共79頁(yè)正負(fù)邏輯問(wèn)題3.5 邏輯描述中的幾個(gè)問(wèn)

25、題基本邏輯門(mén)的等效符號(hào)及其應(yīng)用第56頁(yè)/共79頁(yè)正負(fù)邏輯問(wèn)題1. 正負(fù)邏輯的規(guī)定 01 10正邏輯負(fù)邏輯3.5 邏輯描述中的幾個(gè)問(wèn)題正邏輯體制:將高電平用邏輯1表示，低電平用邏輯0表示負(fù)邏輯體制:將高電平用邏輯0表示，低電平用邏輯1表示第57頁(yè)/共79頁(yè) A B L 1 1 0 1 0 0 0 1 0 0 0 1 _與非門(mén)A B L 0 0 1 0 1 1 1 0 1 1 1 0 某電路輸入與輸出電平表A B L L L H L H H H L H H H L 采用正邏輯_或非門(mén)采用負(fù)邏輯與非 或非負(fù)邏輯 正邏輯2. 正負(fù)邏輯等效變換 與 或非 非第58頁(yè)/共79頁(yè)基本邏輯門(mén)電路的等效符號(hào)及其

26、應(yīng)用1、 基本邏輯門(mén)電路的等效符號(hào)ABL LA B & B A 與非門(mén)及其等效符號(hào) B A BAL 1 利用摩根定律對(duì)基本邏輯運(yùn)算進(jìn)行變換，可以得到不同形式的表達(dá)式。輸入端的小圓圈表示先對(duì)輸入信號(hào)進(jìn)行非運(yùn)算。BA 第59頁(yè)/共79頁(yè)BABAL B A LAB 1 或非門(mén)及其等效符號(hào)BAL & B A 第60頁(yè)/共79頁(yè) & B A B A ABBAL 1 L=AB BABAL B A 1 & B A L=A+B BAABL BABAL 第61頁(yè)/共79頁(yè) & B A L 1 & B A & B A L 1 & B A &

27、B A L & & B A 邏輯門(mén)等效符號(hào)的應(yīng)用 利用邏輯門(mén)等效符號(hào)，可實(shí)現(xiàn)對(duì)邏輯電路進(jìn)行變換，以簡(jiǎn)化電路，能減少實(shí)現(xiàn)電路的門(mén)的種類(lèi)。LA B & B A 第62頁(yè)/共79頁(yè) RE & 1 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 D0 D1 D2 D3 D4 D5 D6 D7 IC L EN AL G1 G2 控制電路AL REL0 AL1 RE邏輯門(mén)等效符號(hào)強(qiáng)調(diào)低電平有效L=0第63頁(yè)/共79頁(yè) RE & L G2 AL & AL G2 L RE & AL G2 L RE 如RE、AL都要求高電平有效，EN高電平有效如RE、AL

28、都要求低電平有效，EN高電平有效如RE、AL都要求高電平有效，EN低電平有效 低電平有效，輸入端加小圓圈；高電平有效，輸入端不加小圓圈。第64頁(yè)/共79頁(yè)3.6 邏輯門(mén)電路使用中的幾個(gè)實(shí)際問(wèn)題 各種門(mén)電路之間的接口問(wèn)題 門(mén)電路帶負(fù)載時(shí)的接口問(wèn)題第65頁(yè)/共79頁(yè)1) 驅(qū)動(dòng)器件的輸出電壓必須處在負(fù)載器件所要求的輸入電壓范圍，包括高、低電壓值（屬于電壓兼容性的問(wèn)題）。 在數(shù)字電路或系統(tǒng)的設(shè)計(jì)中，往往將TTL和CMOS兩種器件混合使用，以滿(mǎn)足工作速度或者功耗指標(biāo)的要求。由于每種器件的電壓和電流參數(shù)各不相同，因而在這兩種器件連接時(shí)，要滿(mǎn)足驅(qū)動(dòng)器件和負(fù)載器件以下兩個(gè)條件：2) 驅(qū)動(dòng)器件必須對(duì)負(fù)載器件提供

29、足夠大的拉電流和灌電流（屬于門(mén)電路的扇出數(shù)問(wèn)題）； 各種門(mén)電路之間的接口問(wèn)題第66頁(yè)/共79頁(yè)vOvI驅(qū)動(dòng)門(mén) 負(fù)載門(mén)1 1 VOH(min)vO VOL (max) vI VIH(min)VIL (max ) 負(fù)載器件所要求的輸入電壓VOH(min) VIH(min)VOL(max) VIL(max)第67頁(yè)/共79頁(yè)灌電流IILIOLIIL拉電流IIHIOHIIH101111n個(gè)011101n個(gè)對(duì)負(fù)載器件提供足夠大的拉電流和灌電流 IOH(max) IIH(total)IOL(max) IIL(total)第68頁(yè)/共79頁(yè)驅(qū)動(dòng)電路必須能為負(fù)載電路提供足夠的驅(qū)動(dòng)電流驅(qū)動(dòng)電路必須能為負(fù)載電路提

30、供合乎相應(yīng)標(biāo)準(zhǔn)的高、低電平 驅(qū)動(dòng)電路 負(fù)載電路1、 VOH(min) VIH(min)2、 VOL(max) VIL(max)4、 IOL(max) IIL(total) IOH(max) IIH(total)3、第69頁(yè)/共79頁(yè)1、 CMOS門(mén)驅(qū)動(dòng)TTL門(mén)VOH（min)=4.9V VOL(max) =0.1VTTL門(mén)（74系列）： VIH(min) = 2V VIL(max )= 0.8VIOH（max)=-0.51mAIIH（max)=20AVOH(min) VIH(min)VOL(max) VIL(max)帶拉電流負(fù)載輸出、輸入電壓帶灌電流負(fù)載?T3 VCC VDD T4 R1 R2

31、 R3 T1 T2 CMOS門(mén)(4000系列）：IOL（max)=0.51mAIIL（max)=-0.4mA，IOH(max) IIH(total)第70頁(yè)/共79頁(yè)例 用一個(gè)74HC00與非門(mén)電路驅(qū)動(dòng)一個(gè)74系列TTL反相器和六個(gè)74LS系列邏輯門(mén)電路。試驗(yàn)算此時(shí)的CMOS門(mén)電路是否過(guò)載？VOH（min)=3.84V， VOL(max) =0.33VIOH（max)=-4mAIOL（max)=4mA 74HC00：IIH（max)=004mAIIL（max)=1.6mA74系列：VIH（min)=2V， VIL(max) =0.8V&111CMOS門(mén)74系列74LS系列74LS系列IIL（max)=-0.4mA，IIH（max)=0.02mA，VOH(min) VIH(min)VOL(max) VIL(max)第71頁(yè)/共79頁(yè)總的輸入電流IIL(total)=1.6mA+60.4mA=4mA灌電流情況 拉電流情況 74HC00: IOH(max)=4mA74系列反相器: IIH(max)=0.04mA74LS門(mén)： IIH(max)=0.02mA總的輸出電流IIH(total)=0.04mA+60.02mA=0.16mA 74HC00: I