《數(shù)字邏輯》實驗指導(dǎo)書(BB2013)

1、福建農(nóng)林大學(xué)計算機與信息學(xué)院數(shù) 字 邏 輯實 驗指導(dǎo)書2012年3月 編電子技術(shù)實驗室實驗守則一、實驗課前：每個學(xué)生必須認(rèn)真預(yù)習(xí)實驗指導(dǎo)書和與本實驗有關(guān)的教材內(nèi)容，寫出實驗預(yù)習(xí)報告。明確實驗?zāi)康暮蛯嶒炘恚私鈱嶒瀮?nèi)容與步驟，掌握儀器、儀表的使用方法，作好實驗準(zhǔn)備工作。二、上實驗課：學(xué)生必須認(rèn)真聽講，接好線路后，需經(jīng)指導(dǎo)教師復(fù)查批準(zhǔn)，才準(zhǔn)接通電源。三、實驗時，每個學(xué)生都應(yīng)嚴(yán)肅認(rèn)真，勤于動手、獨立思考、細(xì)心操作，注意觀察、如實作好記錄。教師根據(jù)每個學(xué)生的實驗技能，動手能力評定平時成績。四、實驗過程中，如發(fā)現(xiàn)儀器設(shè)備有冒煙、焦味、異響、漏電等異?，F(xiàn)象，應(yīng)立即切斷電源，保持現(xiàn)場，請指導(dǎo)教師檢查處理。

2、五、實驗完成后，需請指導(dǎo)教師檢查預(yù)習(xí)報告和實驗數(shù)據(jù)以及所使用的儀器設(shè)備，經(jīng)教師檢查簽字后方可離開實驗室。六、學(xué)生因請假而需要補做實驗者，應(yīng)本人申請，經(jīng)指導(dǎo)教師同意，并安排好時間補做。七、每個學(xué)生必須愛護(hù)實驗室的儀器設(shè)備，使用前，若發(fā)現(xiàn)故障及時請指導(dǎo)教師檢查。與本實驗無關(guān)的儀器設(shè)備不準(zhǔn)動用，凡不聽教師講解，進(jìn)行錯誤操作以致?lián)p壞設(shè)備者，按賠償條例酌情處理。八、實驗室是教學(xué)場所，應(yīng)保持整潔，安靜，不得喧嘩打鬧，不準(zhǔn)吸煙，不準(zhǔn)隨地吐痰，不準(zhǔn)亂拋紙屑，不準(zhǔn)在實驗室內(nèi)吃東西，不準(zhǔn)在儀器設(shè)備上或桌面上涂寫，穿拖鞋者一律不準(zhǔn)進(jìn)入實驗室。九、對違反上述規(guī)則又不聽勸阻者，教師有權(quán)令其退出實驗室實驗一 TTL與非門

3、參數(shù)及功能測試一、實驗?zāi)康?. 了解 TTL 與非門電路的主要參數(shù)。2. 掌握 TTL 與非門電路的主要參數(shù)和傳輸特性的測試方法。3. 熟悉 TTL 門電路的邏輯功能的測試方法。二、實驗儀器與器件1. 數(shù)字電路實驗箱1個2. 萬用表 1只3. 示波器 1臺4. 元器件TTL與非門74LS00 2片電阻、電容若干三、實驗原理TTL 門電路是最簡單、最基本的數(shù)字集成電路元件，利用其通過適當(dāng)?shù)慕M合連接便可以構(gòu)成任何復(fù)雜的組合電路。因此，掌握 TTL 門電路的工作原理，熟練、靈活地使用它們是數(shù)字技術(shù)工作者必備的基本功之一。本實驗采用四“與非門” 74LS00，其引腳排列如圖 1-1 所示，它共有四組獨

4、立的“與非”門，每組有兩個輸入端，一個輸出端。各組的構(gòu)造和邏輯功能相同，現(xiàn)以其中的一組加以說明：TTL 與非門的電路結(jié)構(gòu)如圖 1-2 所示， 和為輸入端，為輸出端。與非門的邏輯表達(dá)式為 =()。當(dāng)、 均為高電平時， 為低電平“0”；、 中有一個為低電平或二者均為低電平時，為高電平"1"。四與非門 74LS00 的主要參數(shù)有：1）扇出系數(shù)O：電路正常工作時能帶動的同類門的數(shù)目稱為扇出系數(shù)O 。2）輸出高電平OH ：一般OH 2.4V.3）輸出低電平OL ：一般OL 0.4V.4）高電平輸入電流IH ：指當(dāng)一個輸入端接高電平，而其它輸入端接地時從電源流過高電平輸入端的電流。5）

5、低電平輸入電流IL（或輸入短路電流 RD )：指當(dāng)一個輸入端接地，而其它輸入端懸空時低電平輸入端流向地的電流。6） 電壓傳輸特性曲線和關(guān)門電平OFF：圖 1-3 所表示的iO 關(guān)系曲線稱為電壓傳輸特性曲線。使輸出電壓剛剛達(dá)到低電平時的最低輸入電壓稱為開門電平ON 。使輸出電壓剛剛達(dá)到規(guī)定高電平時的最高輸入電壓稱為關(guān)門電平OFF 。7）空載導(dǎo)通功耗ON ：指輸入全部為高電平、輸出為低電平且不帶負(fù)載時的功率損耗。8）空載截止功耗OFF ：指輸入有低電平、輸出為高電平且不帶負(fù)載時的功率損耗。9）噪聲容限：電路能夠保持正確的邏輯關(guān)系所允許的最大抗干擾電壓值，稱為噪聲電壓容限。輸入低電平時的噪聲容限為O

6、FF - IL ，輸入高電平時的噪聲容限為IH -ON 。通常 TTL 門電路的IH 取其最小值 2.0V，IL 取其最大值 0.8V。10）平均傳輸延遲時間 tpd ：它是與非門的輸出波形相對于輸入波形的時間延遲，是衡量開關(guān)電路速度的重要指標(biāo)。一般情況下，低速組件的 tpd 約為 4060ns，中速組件的約為 1540ns，高速組件的為 815ns，超高速組件的 tpd 小于 8ns。一個與非門的平均傳輸延遲時間可以通過下式近似計算：tpd =/ 6， 為用三個門電路組成振蕩器的周期。四、實驗內(nèi)容及步驟1. TTL 與非門參數(shù)的測試(1) 輸出高電平OH 的測試TTL 與非門的輸出高電平OH

7、 的測試電路如圖1-4 所示，把與非門兩輸入端中的一個或兩者全部接地，用萬用表測出的輸出端電壓為OH，在測量中如果電壓值 2.4V，記作“1”；若測量值 0.4，記作“0”。測出四組數(shù)據(jù)，將其填入表 1-1。(2) 輸出低電平OL 測試 TTL 與非門的輸出低電平OL 的電路如圖 1-5 所示，輸入端全部懸空，測出輸入端電壓即為OL，將測量的四組數(shù)據(jù)填入表 1-1。(3) 低電平輸入電流IL按圖 1-6 連接電路，則從電流表上讀出的電流就是與非門的低電平輸入電流。用萬用表分別測出集成塊 74LS00 中各與非門不同輸入端接地時的電流IL，并將其測量的結(jié)果填入表 1-2 中。(4) 高電平輸入電

8、流IH按圖 1-7 連接電路，測量并記錄與非門的高電平輸入電流IH ，IH 。(5) 空載導(dǎo)通功耗ON：如圖 1-8 所示，從 +5V 電源輸出處用萬用表測出電流ON 就可以按下式求出空載導(dǎo)通功耗ON：ON =CC ·ONCC ；ON ；ON = 。(6) 空載截止功耗OFF：如圖 1-9 所示，將芯片所有輸入端接地，從 +5V 電源輸出處用萬用表測出電流OFF，就可以按下式求出空載截止功耗OFF： OFF =CC ·OFFCC ；OFF ；OFF = 。(7) 扇出系數(shù)O如圖 1-10 所示，與非門的兩輸入端均懸空，接通電源，調(diào)節(jié)W，使電壓表的讀數(shù)等于 0.4V，讀出此時

9、電流表的讀數(shù)OL。可根據(jù)下式計算出該與非門的扇出系數(shù)O：O =OL /IL，則OL ；NO = 。2. 與非門傳輸特性的測試測量與非門傳輸特性的電路如圖 1-11 所示，調(diào)節(jié) W 使i 從 04.8V 變化，分別測出對應(yīng)的輸出電壓O，并將結(jié)果填入表 1-3 中。根據(jù)上述實驗數(shù)據(jù)，在坐標(biāo)紙上畫出Oi 的曲線就是被測與非門的傳輸特性曲線。由圖得ON ；使輸出下降到規(guī)定高電平90% 時所對應(yīng)的輸入電壓即關(guān)門電平OFF ；由此估算輸入低電平噪聲容限為 ；輸入高電平噪聲容限為 。* 3.測量平均傳輸延遲時間 tp按照圖 1-12 連接電路，用 74LS00 的三個與非門組成環(huán)形振蕩器，從示波器讀出振蕩周

10、期，然后估算出該與非門的平均傳輸延遲時間 tpd。五、實驗數(shù)據(jù)處理與分析六、質(zhì)疑、建議、問題討論實驗二組合邏輯電路分析一、實驗?zāi)康?、掌握組合邏輯電路的分析方法與原理2、掌握邏輯電路的調(diào)試方法二、實驗器材1、數(shù)字邏輯實驗箱2、萬用表3、數(shù)字集成芯片：74LS00三、實驗內(nèi)容按下圖連線，測試其邏輯功能，完成真值表。Y四、預(yù)習(xí)要求1、分析實驗電路的邏輯功能。2、自行擬定實驗步驟，確定測試方法。3、畫好所有實驗記錄表格。實驗三組合邏輯電路設(shè)計（1）表決電路一、實驗?zāi)康?、掌握利用門電路進(jìn)行組合邏輯電路的設(shè)計方法與原理2、掌握邏輯電路的調(diào)試方法二、實驗器材1、數(shù)字邏輯實驗箱2、萬用表3、數(shù)字集成芯片：

11、74LS00、74LS10等三、實驗原理組合邏輯電路又稱組合電路，組合電路的輸出只決定于當(dāng)時的外部輸入情況，與電路過去狀態(tài)無關(guān)。因此，組合電路的特點是無“記憶性”，任何時候電路的輸出信號僅取決于該時刻的輸入信號，與信號作用前電路的狀態(tài)無關(guān)。在組成上組合電路的特點是由各種門電路連接而成，而且連接中沒有反饋線存在。所以各種功能的門電路就是簡單的組合邏輯電路。組合邏輯電路的設(shè)計一般包括以下幾個步驟：1）弄清設(shè)計要求2）用真值表表示設(shè)計要求3）由真值表寫出邏輯函數(shù)式4）化簡邏輯函數(shù)5）用邏輯電路實現(xiàn)簡化后的邏輯函數(shù)四、實驗內(nèi)容設(shè)計一個三人投票表決電路。要求多數(shù)贊成則提案通過，無棄權(quán)票。利用基本邏輯門電

12、路芯片進(jìn)行設(shè)計。五、預(yù)習(xí)要求1、設(shè)計實驗電路的邏輯圖，畫出所用芯片引腳排列圖。2、自行擬定實驗步驟，確定測試方法，畫好所有實驗記錄表格。六、實驗數(shù)據(jù)處理與分析七、質(zhì)疑、建議、問題討論實驗四組合邏輯電路設(shè)計（2）火警報警電路一、實驗?zāi)康?、掌握組合邏輯電路的設(shè)計方法與原理2、掌握邏輯電路的調(diào)試方法二、實驗器材1、數(shù)字邏輯實驗箱2、萬用表3、數(shù)字集成芯片：74LS00、74LS47、74LS32、數(shù)碼管等三、實驗內(nèi)容設(shè)計一4路火警報警電路，電路的4個輸入端信號分別來自4個不同地方的火警探測器。若其中任一個發(fā)生火災(zāi)時，火警探測器發(fā)出一個信號給報警電路，報警電路能顯示發(fā)生火災(zāi)地點的編號（14），同時發(fā)

13、出報警聲。無火災(zāi)時報警電路不顯示。四、預(yù)習(xí)要求1、設(shè)計實驗電路的邏輯圖.2、畫出所用芯片引腳排列圖。3、自行擬定實驗步驟，確定測試方法.4、畫好所有實驗記錄表格。五、實驗數(shù)據(jù)處理與分析六、質(zhì)疑、建議、問題討論實驗五時序邏輯電路分析一、實驗?zāi)康?、掌握集成JK觸發(fā)器邏輯功能及特點。2、掌握簡單時序邏輯電路的波形分析。二、實驗內(nèi)容QJK1FF0JK1FF1CPQ1Q0QQCP按下圖接線，分析在CP脈沖作用下，Q0、Q1端的波形，畫出四個CP脈沖作用下，Q0、Q1的波形，完成表一，并接至數(shù)碼管觀察。CP由實驗箱的單脈沖輸出接線插座提供，Q0、Q1的初始值均為0。Q0n Q1nQ0n+1 Q1n+10

14、 00 11 01 1表一三、實驗儀器1、數(shù)字電子技術(shù)實驗箱 一臺；2、萬用表一臺；3、集成JK觸發(fā)器74LS76。四、預(yù)習(xí)要求1、熟悉JK觸發(fā)器集成芯片功能和引腳排列；2、擬定實驗方法和實驗步驟，列出實驗表格；3、完成相應(yīng)的理論分析，即表一、表二及Q0、Q1的波形圖。五、報告要求1、簡述所選芯片的功能，引腳圖，列出測試功能表。2、記錄實驗結(jié)果，分析實驗中出現(xiàn)的異常現(xiàn)象。六、實驗注意事項實驗所需的上升沿時鐘或下降沿時鐘可以由實驗箱的單脈沖輸出接線插座提供。七、實驗數(shù)據(jù)處理與分析八、質(zhì)疑、建議、問題討論實驗六時序邏輯電路設(shè)計（1）循環(huán)彩燈線路設(shè)計一、實驗?zāi)康?、掌握MSI功能塊的設(shè)計方法和寄存器

15、的應(yīng)用2、掌握時序電路的分析、設(shè)計方法二、實驗器材1、數(shù)字邏輯實驗箱2、萬用表3、數(shù)字集成芯片：74LS194等三、實驗原理移位寄存器是電子計算機、通訊設(shè)備和其他數(shù)字系統(tǒng)中廣泛使用的基本邏輯器件之一。它是一種由觸發(fā)器鏈型連接的同步時序網(wǎng)絡(luò)，每個觸發(fā)器的輸出連到下一級觸發(fā)器的控制輸入端，在時鐘脈沖作用下，存貯在移位寄存器中的信息逐位左移或右移。利用移位寄存器可以構(gòu)成移位型計數(shù)器，移位型計數(shù)器最常的有環(huán)形計數(shù)器與扭環(huán)計數(shù)器兩種，環(huán)形計數(shù)器不需要譯碼硬件，便可將計數(shù)器的狀態(tài)識別出來，扭環(huán)計數(shù)器的譯碼邏輯也比二進(jìn)制碼計數(shù)器簡單。四、實驗內(nèi)容設(shè)計一循環(huán)彩燈控制線路，在通過邏輯電平開關(guān)設(shè)置初始狀態(tài)后，能實

16、現(xiàn)8路LED彩燈循環(huán)亮燈。五、預(yù)習(xí)要求1、設(shè)計實驗電路的邏輯圖.2、畫出所用芯片引腳排列圖。3、自行擬定實驗步驟，確定測試方法.4、畫好所有實驗記錄表格。六、實驗數(shù)據(jù)處理與分析七、質(zhì)疑、建議、問題討論實驗七時序邏輯電路設(shè)計（2）集成計數(shù)器應(yīng)用一、實驗?zāi)康?、學(xué)習(xí)用集成觸發(fā)器構(gòu)成計數(shù)器的方法。2、掌握中規(guī)模集成計數(shù)器的使用方法及功能測試方法。3、運用集成計數(shù)器構(gòu)成N進(jìn)制計數(shù)器。二、實驗器材1、數(shù)字邏輯實驗箱2、萬用表3、集成計數(shù)器芯片74LS90、74LS160三、實驗原理計數(shù)器是一個用以實現(xiàn)計數(shù)功能的時序部件，它不僅可用來計脈沖數(shù)，還常用作數(shù)字系統(tǒng)的定時、分頻和執(zhí)行數(shù)字運算以及其它特定的邏輯功

17、能。計數(shù)器種類很多。按構(gòu)成計數(shù)器中的各觸發(fā)器是否使用一個時鐘脈沖源來分，有同步計數(shù)器和異步計數(shù)器。根據(jù)計數(shù)制的不同，分為二進(jìn)制計數(shù)器，十進(jìn)制計數(shù)器和任意進(jìn)制計數(shù)器。根據(jù)計數(shù)的增減趨勢，又分為加法、減法和可逆計數(shù)器。四、實驗內(nèi)容1、利用兩片74LS90設(shè)計一個24進(jìn)制計數(shù)器。2、利用兩片74LS160設(shè)計一個24進(jìn)制計數(shù)器。五、實驗預(yù)習(xí)要求1、復(fù)習(xí)有關(guān)計數(shù)器部分內(nèi)容2、繪出各實驗內(nèi)容的詳細(xì)線路圖3、擬出各實驗內(nèi)容所需的測試記錄表格4、查手冊，給出并熟悉實驗所用各集成塊的引腳排列圖六、實驗數(shù)據(jù)處理與分析七、質(zhì)疑、建議、問題討論實驗八 計數(shù)、譯碼及顯示電路一、實驗?zāi)康?熟悉常用中規(guī)模計數(shù)器的邏輯功能

18、。2掌握計數(shù)、譯碼、顯示電路的工作原理及其應(yīng)用。二、實驗器材1、數(shù)字邏輯實驗箱2、萬用表3、數(shù)字集成芯片：74LS90、74LS47、數(shù)碼管等三、實驗內(nèi)容用74LS90構(gòu)成8421BCD 碼十進(jìn)制計數(shù)器，并通過顯示譯碼器將其顯示在數(shù)碼管上。四、實驗預(yù)習(xí)要求1、復(fù)習(xí)有關(guān)計數(shù)器、譯碼器部分內(nèi)容2、繪出各實驗內(nèi)容的詳細(xì)線路圖3、擬出各實驗內(nèi)容所需的測試記錄表格4、查手冊，給出并熟悉實驗所用各集成塊的引腳排列圖五、實驗數(shù)據(jù)處理與分析六、質(zhì)疑、建議、問題討論實驗九競賽搶答器設(shè)計一、實驗?zāi)康?、掌握時序邏輯電路的設(shè)計方法與原理2、進(jìn)一步熟悉數(shù)字邏輯電路圖，掌握多個芯片電路的連接、調(diào)試方法。3、熟悉集成芯片

19、的綜合使用。二、實驗器材1、數(shù)字邏輯實驗箱2、萬用表3、數(shù)字集成芯片三、實驗內(nèi)容設(shè)計一搶答器，可供4組隊員參賽，每組1個按鍵。設(shè)置一個主持人控制“復(fù)位”按鍵，當(dāng)主持人按下“復(fù)位”鍵時，搶答開始。開始搶答后，第一按下?lián)尨鸢存I的搶答者搶答有效，其他人再按搶答鍵均無效。每一次搶答成功后，競賽處于問答狀態(tài)。設(shè)定搶答有效時間為10秒鐘，搶答有效時間內(nèi)無人按搶答鍵，搶答狀態(tài)自動停止。只有當(dāng)主持人再次按復(fù)位鍵后，競賽重新進(jìn)入搶答狀態(tài)。秒脈沖由信號發(fā)生器提供四、預(yù)習(xí)要求1、設(shè)計實驗電路的邏輯圖，畫出邏輯圖草圖。2、自行擬定實驗步驟，確定測試方法，畫好所有實驗記錄表格。五、實驗數(shù)據(jù)處理與分析六、質(zhì)疑、建議、問題

20、討論23附錄 芯片引腳排列圖一74LS系列TTL電路外引腳排列74LS001234567141312111098VCC 4B 4A 4Y 3B 3A 3Y1A 1B 1Y 2A 2B 2Y GND174LS00 四2輸入正與非門 74LS041234567141312111098VCC 6A 6Y 5A 5Y 4A 4Y1A 1Y 2A 2Y 3A 3Y GND274LS04 六反相器 74LS081234567141312111098VCC4B 4A 4Y 3B 3A 3Y1A 1B 1Y 2A 2B 2Y GND 3.74LS08四2輸入與門74LS10123456714131211109

21、8VCC1C 1Y 3C 3B 3A 3Y1A 1B 2A 2B 2C 2Y GND474LS10 三3輸入正與非門 74LS201234567141312111098VCC 2D 2C NC 2B 2A 2Y1A 1B NC 1C 1D 1Y GND 574LS20 雙4輸入正與非門 74LS271234567141312111098VCC 1C 1Y 3C 3B 3A 3Y1A 1B 2A 2B 2C 2Y GND 674LS27 三3輸入正或非門 774LS321234567141312111098VCC 4B 4A 4Y 3B 3A 3Y1A 1B 1Y 2A 2B 2Y GND74L

22、S32 四2輸入或門 74LS541234567141312111098VCC J I H G F NCA B C D E Y GND874LS54 四路（2-3-3-2）輸入與或非門Y= 74LS8612345671234567141312111098VCC 4B 4A 4Y 3B 3A 3Y1A 1B 1Y 2A 2B 2Y GND974LS86 四2輸入異或門Y=AB74LS741234567141312111098VCC 2RD 2D 2CP 2SD 2Q 2Q1RD 1D 1CP 1SD 1Q 1Q GND1074LS74 雙正沿觸發(fā)D觸發(fā)器 74LS9012345671413121

23、11098CP0NC Q0 Q3 GND Q1 Q2CP1 ROA ROBNC VCC S9A S9B1174LS90 二-五-十進(jìn)制異步加計數(shù)器 74LS11212345678161514131211109VCC 1RD 2RD2CP 2K 2J 2SD 2Q1CP 1K 1J 1SD 1Q 1Q 2Q GND1274LS112 雙負(fù)沿觸發(fā)JK觸發(fā)器74LS13812345678161514131211109VCC Y0 Y1 Y2 Y3 Y4 Y5 Y6A0 A1 A2 GA GB G1 Y7 GND 1374LS138 3線-8線譯碼器 74LS147123456781615141312

24、11109VCC YS YEX 3 2 1 0 Y04 5 6 7 ST Y2 Y1 GND1474LS147 10線-4線優(yōu)先編碼器74LS14812345678161514131211109VCC NC D 3 2 1 9 A4 5 6 7 8 C B GND1574LS148 8線-3線優(yōu)先編碼器74LS15112345678161514131211109VCC D4 D5 D6 D7 A0 A1 A2D3 D2 D1 D0 Y W ST GND1674LS151 8選1數(shù)據(jù)選擇器 74LS15312345678161514131211109VCC2ST A0 2D3 2D2 2D1 2

25、D0 2Y1ST A1 1D3 1D2 1D1 1D0 1Y GND1774LS153 雙4選1數(shù)據(jù)選擇器 74LS160/161/16312345678161514131211109VCC CO Q0 Q1 Q2 Q3 CTT LDCR CP D0 D1 D2 D3 CTP GND1874LS160同步十進(jìn)制計數(shù)器74LS161/ 74LS163 同步四位二進(jìn)制計數(shù)器74LS192/19312345678161514131211109VCC D0 CR BO CO LD D2 D3D1 Q1 Q0 CPD CPU Q2 Q3 GND 1974LS192 同步可逆雙時鐘BCD計數(shù)器74LS19

26、3四位二進(jìn)制同步可逆計數(shù)器VCC f g a b c d e74LS48/248123456781615141312111092074LS48 BCD七段顯示譯碼器B C LT RBO RBI D A GND CD451112345678161514131211109VDD f g a b c d eB C LT BI LE D A VSS 二CMOS及其他集成電路外引腳排列。1.CD4511 BCD七段顯示譯碼器CC451412345678VDD INH A3 A2 Y10 Y11 Y8 Y9 Y14 Y15 Y12 Y13LE A0 A1 Y7 Y6 Y5 Y4 Y3 Y1 Y2 Y0 VSS16151413121110917181920212223242.CC45144線-16線譯