基于IP核的FPGA FFT 算法模塊的設(shè)計與實現(xiàn)

1、信號與信息處理基于核的算法模塊的設(shè)計與實現(xiàn)竇秀梅，趙振綱（北京郵電大學(xué)信息工程學(xué)院，北京）介紹了一種基于口核的腫算法的設(shè)計與實現(xiàn)方法。核允許設(shè)置不同的計算參數(shù)與結(jié)構(gòu)，可以方便靈活地實現(xiàn)訂算法。詳細(xì)分析了口核的各個參數(shù)的意義。研究結(jié)果表明，應(yīng)用腫口核能夠設(shè)計出符合摘要不同性能要求的高性能的傅里葉變換處理模塊，縮短開發(fā)周期，節(jié)約成本。關(guān)鍵詞口核；門；短時傅里葉變換中圖分類號文獻(xiàn)標(biāo)識碼文章編號（）一，（，百垤呵，）皓叩呵兀；引言年由和提出的快核提供了丌算法的多種可選的計算參數(shù)、結(jié)構(gòu)、數(shù)據(jù)輸入輸出流的順序方式，可方便靈活地實現(xiàn)地算法。速傅里葉變換算法（，丌）是計，）算離散傅里葉變換（關(guān)于核廠商及其第三

2、方預(yù)先設(shè)計好各種通用單的高效算法，它把計算點的乘法運算量從次下降到次。的出現(xiàn)使得人們可以實時處理益復(fù)雜的信號處理算法，為廣泛應(yīng)用數(shù)學(xué)方法處理信號開辟了新的局面。因此可以說，對數(shù)字信號處理的發(fā)展起著變革性的作用，人們公認(rèn)這一重要發(fā)現(xiàn)是數(shù)字信號處理發(fā)展史上的轉(zhuǎn)折點、里程碑，它使數(shù)字信號處理成為一門具有廣泛用途的新技術(shù)。長期以來，對算法的研究一直受到國內(nèi)外的普遍重視，不斷推出各式各樣的新算法，并開拓許多新的應(yīng)用領(lǐng)域。目前在數(shù)字信號處理、圖像處理、石油勘探和地震等領(lǐng)域中得到了廣泛的應(yīng)用。雖然已有現(xiàn)成的用、語言和匯編語言等編寫的軟件包，但是所有這些軟件包的擴(kuò)展性和靈活性有限；如果針對不同的設(shè)計要求從零開

3、始重新逐步設(shè)計，則會延長開發(fā)設(shè)計周期，增加設(shè)計風(fēng)險和資金投入。為了更好地滿足設(shè)計人員的需要，擴(kuò)大市場，各大公司推出了其模塊庫。元并根據(jù)各種芯片的結(jié)構(gòu)對布局和布線進(jìn)行優(yōu)化，從而構(gòu)成具有自主知識產(chǎn)權(quán)的功能模塊，稱之為（），又稱為核（）核具有重用性，適用于不同的系統(tǒng)。模塊可分為硬件（）模塊、軟件（）模塊和固件（）模塊種，大部分公司采用的是固件模塊的方式向用戶提供模塊。在大容量設(shè)計中采用模塊是十分必要的，這樣可以縮短開發(fā)周期和上市時間、降低風(fēng)險、減小投入、提高系統(tǒng)的性能和可靠性。核功能基于復(fù)雜的系統(tǒng)級功能的硬件描述語言（）設(shè)計文件，這些預(yù)驗證的功能對于所有器件的結(jié)構(gòu)都能達(dá)到最優(yōu)化；另外，核還提供或的功

4、能仿真模型，用于在標(biāo)準(zhǔn)的仿真工具中設(shè)計和調(diào)試。核兀是公司推出的最新收稿期：年無線電工程第卷第期信號與信息處理的算法處理核，其最大的系統(tǒng)時鐘頻率超過了，支持的器件系列包括：、，、，、以及。核功能是高速執(zhí)行的，多參數(shù)化的處理器，可以實現(xiàn)復(fù)數(shù)形式的盯變換及盯反變換（）。丌核功能執(zhí)行種數(shù)據(jù)流結(jié)構(gòu)：定點傳輸長度結(jié)構(gòu)和可變的數(shù)據(jù)流結(jié)構(gòu)。定點傳輸長度結(jié)構(gòu)執(zhí)行基頻率抽?。ǎ┧惴ǎ潭ǖ淖儞Q長度從“點到點（“，），此結(jié)構(gòu)采用的表示方法，使得系統(tǒng)的最大信噪比（）和最小要求傳輸長度達(dá)到最佳的平衡。核的定點傳輸長度結(jié)構(gòu)要求輸入是位的補(bǔ)碼形式的復(fù)數(shù)向量（是自然順序的所需的變換長度），輸出數(shù)據(jù)也是自然順序的復(fù)向量。同時輸

5、出指數(shù)，指出為了保持精度和內(nèi)部最大信噪比而所在變換過程中數(shù)據(jù)縮放的比例?？勺兊臄?shù)據(jù)流結(jié)構(gòu)執(zhí)行基單一延遲反饋結(jié)構(gòu)，可以在運行時刻配置變換長度，可執(zhí)行變換長度為“（）的算法。可變的數(shù)據(jù)流結(jié)構(gòu)采用定點表示方法或單精度浮點表示方法。定點的表示方法從輸入到輸出自然地增加數(shù)據(jù)的長度，因此可以在輸出端保持高信噪比；單精度浮點的數(shù)據(jù)表示方法為保持輸出端的高信噪比，而允許其表示的數(shù)據(jù)有大的動態(tài)范圍。在軟件中，調(diào)用參數(shù)化宏單元模塊必須通過宏單元模塊使用向?qū)Вǎ?，打開之后出現(xiàn)的定制宏模塊對話框，在界面的左面選擇，打開核的定制對話框；在右面的復(fù)選框中確定所用器件的類型（本設(shè)計為），設(shè)計輸出的文本文件類型，保存文件的路

6、徑以及設(shè)計實體名。設(shè)置完畢后，單擊按鈕，進(jìn)入界面。根據(jù)不同的設(shè)計要求設(shè)置需要的參數(shù)與結(jié)構(gòu)。本設(shè)計設(shè)置為點，數(shù)據(jù)精度，旋轉(zhuǎn)精度為，數(shù)據(jù)流設(shè)置為類型?；诳诤说哪K設(shè)計結(jié)構(gòu)算法模塊由重疊算法、窗函數(shù)（）、算法、輸出定點化和并串變換部分組成，如圖所示。圖算法模塊圈本設(shè)計主要是要完成短時傅里葉變換。輸入的數(shù)據(jù)為單元，而算法為點，所以要求重疊算法負(fù)責(zé)把單元的數(shù)據(jù)變換為點。此模塊應(yīng)用一個，容量為個單元，通過控制讀寫單元的地址和使能信號實現(xiàn)讀寫的控制：當(dāng)寫單元時，讀出的是。單元的內(nèi)容；當(dāng)寫。單元時，讀出的是。和單元的內(nèi)容；當(dāng)寫單元時，讀出的是單元的內(nèi)容。這樣的讀寫控制實現(xiàn)了輸出數(shù)據(jù)的重疊，保證了輸入的數(shù)據(jù)不

7、丟失，讀寫內(nèi)容不沖突，同時也保證了位到位的轉(zhuǎn)換。由于采用了重疊算法所以后面要加一窗函數(shù)（）。窗函數(shù)（）為一平頂三角窗，個乘積系數(shù)分別為，。算法調(diào)用盯核實現(xiàn)點，的丌算法。輸出定點化根據(jù)算法的指數(shù)輸出調(diào)整算法的實部輸出與虛部輸出的范圍，得到定點化的結(jié)果。并串變換采用位輸入位輸出的，位的變換的實部輸出與虛部輸出是的輸入，變換后得到位的輸出，實現(xiàn)了位到位的并串變換。重疊算法和窗函數(shù)保證數(shù)據(jù)輸入的連續(xù)性，經(jīng)過變換之后得到的數(shù)據(jù)就是所有的數(shù)據(jù)流的盯變換。當(dāng)窗函數(shù)（）沿著軸移動時，可以不斷地截取一小段一小段的信號，然后對每一小段的信號做傅里葉變換，這可以得到茹（）的聯(lián)合時頻分布，稱為信號茹（）的短時傅里葉變

8、換（，），計算公式為：，（，）髫（）叫（）一皿。（，）為二維函數(shù)，把時域分析和頻域分析結(jié)合起來，它既能反映信號的頻率內(nèi)容，也能反映該頻率內(nèi)容隨時間變換的規(guī)律。性能分析本設(shè)計采用的器件是公司的系列的。是公司年生產(chǎn)的系列器件，采用了交叉環(huán)，寬列低成本包裝，支持低成本系列閃存，所以降低了器件的生產(chǎn)成本。器件是低功耗的的，未使用的塊被置為低電平，這樣不僅可信號與信息處理以延長手持便攜設(shè)備的電池壽命，還可以應(yīng)用于熱量苛刻的環(huán)境，排除或減少冷卻設(shè)備所需的花銷。算法模塊，盯傳輸長度為點，數(shù)據(jù)精度為，旋轉(zhuǎn)精度為。通過調(diào)用核可以簡單、方便、靈活地實現(xiàn)算法，縮短了開發(fā)周期，節(jié)約了成本。參考文獻(xiàn)增加了系統(tǒng)的集成度，

9、密度高達(dá)個邏輯單元，存儲器高達(dá)；其內(nèi)部有個鎖相環(huán)，提供了強(qiáng)大的時鐘控制，可綜合器件時鐘、外部時鐘和接口；可以支持高達(dá)胡廣書數(shù)字信號處理理論、算法與實現(xiàn)北京：清華大學(xué)出版社，：李洪偉，袁斯華基于的設(shè)計北京：電子工業(yè)出版社，：褚振勇，翁木云設(shè)計及應(yīng)用西安：西安電子科技大學(xué)出版社。：李偉，孫進(jìn)平，王俊，等種基于的超高速點處理器北京航空航天大學(xué)學(xué)報，（）：方潔，張可，王睿。等改進(jìn)的算法及應(yīng)用研究四川電力技術(shù)。，（）：的外部高速存儲器。本設(shè)計的編譯仿真環(huán)境為，在中編譯后資源消耗如表所示。表實現(xiàn)資源消耗結(jié)束語本文設(shè)計并實現(xiàn)了一種基于兀核的（上接第頁）作者簡介塞秀梅女，（一），北京郵電大學(xué)碩士。主要研究方向

10、：軟件無線電平臺中的設(shè)計與應(yīng)用。（一）；輸出的正弦波形（輸出的正弦波形）；源程序代碼如下：腳（、，）；（，）；（）；（）；（）；：結(jié)束語由于方便靈活的特點，使得這種器件在數(shù)字設(shè)計領(lǐng)域的應(yīng)用越來越廣泛。而作為一個設(shè)計者，必須利用設(shè)計軟件的開放性，充分利用其他各種手段來保證設(shè)計的可靠性，提高設(shè)計的品質(zhì)。所以得采用一系列新技術(shù)和新器件才能實現(xiàn)。通過應(yīng)用公司最新的產(chǎn)品，充分利用了其高速、大容量和組合靈活方便等優(yōu)點，并用的開發(fā)環(huán)境所提供的庫資源，最大限度地利用和發(fā)揮的優(yōu)勢，不但大大簡化了系統(tǒng)設(shè)計，而且縮短了設(shè)計周期。參考文獻(xiàn)徐志軍，徐光輝的開發(fā)與應(yīng)用北京：電子工業(yè)出版社，：侯伯亨，顧新編硬件描述語言及數(shù)

11、字邏輯電路設(shè)計西安：西安電子科技大學(xué)出版社，：（）一）；（，）（）；（，）（）；（，）（）；（，）（）；（）；，是弓腳上的數(shù)據(jù)一（一）；，一是一弓腳上的數(shù)據(jù)（）；（，）；（）；輸出的余弦波形（輸出的正弦波形）；（，）；費元春，蘇廣川寬帶雷達(dá)信號產(chǎn)生技術(shù)北京：國防工業(yè)出版社，：褚振勇，翁木云設(shè)計及應(yīng)用西安：西安電子科技大學(xué)出版社，：作者簡介攣王霹女，（一），鶴壁職業(yè)技術(shù)學(xué)院講師。主要研究方向：電子電信技術(shù)。年無線電工程弟卷第期 基于IP核的FPGA FFT算法模塊的設(shè)計與實現(xiàn)作者：作者單位：刊名：英文刊名：年，卷(期：被引用次數(shù)：竇秀梅， 趙振綱， DOU Xiu-mei， ZHAO Zhen-

12、gang北京郵電大學(xué),信息工程學(xué)院,北京,100876無線電工程RADIO ENGINEERING OF CHINA2008，38(81次參考文獻(xiàn)(5條1. 胡廣書 數(shù)字信號處理-理論、算法與實現(xiàn) 20032. 李洪偉. 袁斯華 基于Quartus II的FPGA/CPLD設(shè)計 20063. 褚振勇. 翁木云 FPGA設(shè)計及應(yīng)用 20024. 李偉. 孫進(jìn)平. 王俊 一種基于FPGA的超高速32K點FFT處理器期刊論文-北京航空航天大學(xué)學(xué)報 2007(125. 方潔. 張可. 王睿 改進(jìn)的FFT算法及應(yīng)用研究期刊論文-四川電力技術(shù) 2007(06相似文獻(xiàn)(10條1.學(xué)位論文 楊興 FFT IP

13、核設(shè)計及其可測性設(shè)計的研究 2008隨著集成電路技術(shù)的發(fā)展，電路的集成度和復(fù)雜度越來越大，隨之帶來諸如測試等一系列問題?？蓽y性設(shè)計是指在電路設(shè)計的同時考慮測試問題，已成為集成電路設(shè)計重要的組成部分。本文設(shè)計了基2DITFFT算法的IP軟核，選擇順序處理的方式作為IP核的設(shè)計結(jié)構(gòu)，并在設(shè)計之中對部分電路進(jìn)行了可測性設(shè)計。采用自項向下的設(shè)計方法對整個FFTIP核進(jìn)行模塊劃分，用VHDL硬件描述語言對各個模塊編程，并在Quartus軟件環(huán)境下進(jìn)行綜合仿真，通過設(shè)計結(jié)果和Matlab計算的理論結(jié)果比較基本相符，驗證了設(shè)計的正確性。在設(shè)計的過程中，以八位行波進(jìn)位加法器為例，詳細(xì)研究組合電路內(nèi)建自測試設(shè)計

14、的原理，結(jié)果表明該方法對電路測試快速有效。2.學(xué)位論文 張海南 基于FPGA的高性能32位浮點FFT IP核的開發(fā) 2008快速傅立葉變換(FFT作為時域與頻域轉(zhuǎn)換的基本工具，正被廣泛應(yīng)用于檢測、通信、圖像處理和多媒體等領(lǐng)域。而浮點FFT算法的FPGA實現(xiàn)正成為新的研究熱點，受到了廣泛關(guān)注。論文首先分析了多種FFT算法以及算法的硬件實現(xiàn)結(jié)構(gòu)，并選擇按時間抽選基-2算法作為本課題的目標(biāo)算法，同時采用單蝶形順序處理結(jié)構(gòu)實現(xiàn)浮點FFT處理器。隨后，論文介紹了浮點乘法器和浮點加減法器的硬件結(jié)構(gòu)設(shè)計。其中采用了高速定點乘法器、快速前導(dǎo)零檢測邏輯等幾種新技術(shù)，并使用了流水線設(shè)計思想。在此基礎(chǔ)上，論文介紹了

15、FFT整體結(jié)構(gòu)設(shè)計，包括結(jié)構(gòu)改進(jìn)的蝶形運算單元、存儲單元和地址發(fā)生單元等模塊。設(shè)計在FPGA硬件平臺上進(jìn)行了詳細(xì)的測試分析。結(jié)果表明，系統(tǒng)實現(xiàn)了較高的運算精度，可穩(wěn)定運行在50MHz的頻率，完成一幀256點浮點復(fù)數(shù)數(shù)據(jù)的FFT運算共需時約81.92s。相比通用DSP和單片機(jī)實現(xiàn)在性能方面具有一定的優(yōu)勢。3.期刊論文 馬壯. 齊林. 馬鵬閣. 司巍. MA Zhuang. QI Lin. MA Pengge. SI Wei 基于FPGAIP核的FFT實現(xiàn) -現(xiàn)代電子技術(shù)2009,32(7對于FFT而言,很多領(lǐng)域都提出了其高速實時運算的要求.利用FFT IP核實現(xiàn)FFT算法,并在Cyclone 系

16、列的EP2C70F896C8器件上設(shè)計出處理速度為69.58 MHz的24位512點復(fù)數(shù)FFT處理器需29.3 s,該方法具有效率高、速度快、周期短、靈活性強(qiáng)等特點.仿真結(jié)果表明此方法具有良好性能.4.學(xué)位論文 易清明 OFDM數(shù)字基帶系統(tǒng)關(guān)鍵技術(shù)研究及IP核設(shè)計 2008下一代移動無線通信系統(tǒng)的目標(biāo)是實現(xiàn)無所不在的、高質(zhì)量的、高速率的寬帶多媒體通信。由于正交頻分復(fù)用OFDM技術(shù)具有高頻譜利用率、易于硬件實現(xiàn)、抗頻率選擇性衰落和窄帶干擾能力等突出優(yōu)點,使它成為當(dāng)前移動無線通信領(lǐng)域技術(shù)研究的熱點。OFDM技術(shù)已廣泛地被應(yīng)用于數(shù)字音頻廣播、數(shù)字視頻廣播、IEEE802.11a無線局域網(wǎng)標(biāo)準(zhǔn)等等,并

17、且將成為第四代無線移動通信的核心技術(shù)。因此對OFDM系統(tǒng)關(guān)鍵技術(shù)的研究具有較高的理論價值與實用價值。本文在分析OFDM數(shù)字基帶系統(tǒng)關(guān)鍵技術(shù)基本理論的基礎(chǔ)上,對OFDM基帶系統(tǒng)的同步技術(shù)、調(diào)制/解調(diào)技術(shù)、信道編解碼技術(shù)進(jìn)行了系統(tǒng)和深入的研究,針對現(xiàn)有算法存在的不足提出了改進(jìn)方案,并進(jìn)行了仿真分析與比較?；诩呻娐吩O(shè)計的SoC技術(shù),給出了基于IEEE 802.11協(xié)議的數(shù)字基帶關(guān)鍵技術(shù)模塊的IP核設(shè)計方案,根據(jù)算法特點及硬件設(shè)計先進(jìn)技術(shù)進(jìn)行了設(shè)計優(yōu)化,并在FPGA芯片上下載驗證了優(yōu)化方案的正確性與有效性。本文設(shè)計實現(xiàn)的關(guān)鍵技術(shù)的IP核有效地提高了OFDM硬件系統(tǒng)的工作速度并減少了硬件資源消耗,為

18、OFDM系統(tǒng)芯片的實現(xiàn)打下了堅實的基礎(chǔ)。具體研究內(nèi)容如下：1.在分析OFDM基帶系統(tǒng)模型的基礎(chǔ)上,討論了定時誤差、頻率偏差、采樣頻率偏差等對OFDM系統(tǒng)性能的影響,分析了基于訓(xùn)練序列的SchmidlCox同步算法理論。針對SohmidlCox算法的不足之處,分析了通過改變訓(xùn)練序列的時域結(jié)構(gòu)來避免平臺區(qū)出現(xiàn)的MinnLetaief算法、Park&Cheon算法以及采用二值映射實序列作為訓(xùn)練序列的算法?；赟oC技術(shù)完成了IEEE 802.11a標(biāo)準(zhǔn)協(xié)議中符號定時同步算法的IP核設(shè)計。2.對基于訓(xùn)練序列、循環(huán)前綴及導(dǎo)頻輔助三種類型的頻率同步算法進(jìn)行了深入的分析與研究?；贐PSK的OFDM

19、信號特點,并利用OFDM信號前半幀和后半幀的相關(guān)性,推導(dǎo)出一個計算簡單的隨載波頻率偏移呈正弦變化的目標(biāo)函數(shù),并在此基礎(chǔ)上提出了一種無偏的頻偏估計算法。研究且完成了CORDIC算法的硬件實現(xiàn)與優(yōu)化設(shè)計方案,并設(shè)計實現(xiàn)了基于CORDIC算法的頻偏估計模塊的IP核,重點分析了其中復(fù)數(shù)自相關(guān)模塊、互相關(guān)模塊、高速乘法器及除法器等關(guān)鍵子模塊的設(shè)計與優(yōu)化方案,給出了仿真結(jié)果與分析。通過復(fù)用一套基于的頻偏估計與補(bǔ)償電路來實現(xiàn)粗、精頻偏估計模塊,從而減少一半硬件資源的消耗。3.詳細(xì)分析了基-2、基-4 FFT算法理論,在此基礎(chǔ)上提出了一種新的基-6 FFT算法,并分析比較了各FFT算法的運算量。研究與分析了F

20、FT算法運算中的原位運算、倒位序規(guī)律及蝶形運算特點,采用改進(jìn)流水線結(jié)構(gòu)的CORDIC算法模塊以及雙乒乓RAM方案設(shè)計實現(xiàn)了FFT/IFFT模塊IP核,給出了FFT模塊IP核中關(guān)鍵子模塊的設(shè)計方案及仿真結(jié)果與分析。4.從理論上分析了Turbo碼MAP及SOVA譯碼算法原理,基于修正迭代循環(huán)軟信息的思路,提出了最大-最小SOVA改進(jìn)算法,并通過仿真分析了新算法的性能。仿真結(jié)果表明,新算法在不增加運算量的前提下提高了譯碼性能,且大大減少了譯碼時延,具有較強(qiáng)的實用價值。采用流水線結(jié)構(gòu)及資源復(fù)用的設(shè)計策略,實現(xiàn)了基于SOVA算法的Turbo譯碼器IP核,針對其中核心計算模塊提出了三種節(jié)省硬件資源的優(yōu)化方

21、案。給出了Turbo碼譯碼器IP核各關(guān)鍵子模塊的設(shè)計思路及仿真波形。仿真結(jié)果表明,本文提出的硬件設(shè)計優(yōu)化方案大大降低了硬件資源消耗且提高了譯碼速度,具備低功耗、高速度的優(yōu)良性能,特別適用于移動通信終端設(shè)備的開發(fā)與應(yīng)用。5.簡述了卷積碼編譯碼原理及常用的幾種描述方法,提出了一種基于矩陣描述的Viterbi譯碼算法。基于該矩陣描述方法提出了一種并行、雙向的Viterbi譯碼算法IP核實現(xiàn)方案,給出了Viterbi譯碼器IP核的模塊結(jié)構(gòu)以及各子模塊的詳細(xì)設(shè)計方案和仿真波形,并利用Synopsys DC與Astro設(shè)計平臺完成了Viterbi譯碼器IP核的綜合及后端布局布線與版圖設(shè)計。仿真結(jié)果表明,本

22、文設(shè)計的Viterbi譯碼器IP核功能正確,且硬件優(yōu)化方案有效地提高了Viterbi譯碼器的譯碼速度,并極大地降低了資源占用和功耗,滿足移動通信系統(tǒng)低功耗及實時性的應(yīng)用需求。5.期刊論文 李之旺. 張濤. LI Zhi-wang. ZHANG Tao FFT算法的一種基于FPGA器件的實現(xiàn) -微計算機(jī)信息2008,24(246.學(xué)位論文 陶而芳 浮點FFT處理器IP設(shè)計 2008隨著電子技術(shù)和集成電路技術(shù)的飛速發(fā)展，數(shù)字信號處理已廣泛應(yīng)用于語音、圖像處理，通信和多媒體等領(lǐng)域?？焖俑盗⑷~變換(FFT作為數(shù)字信號處理中的基本運算，發(fā)揮著重要的作用。然而，當(dāng)N值很大時，使用基2算法的FFT的運算量及

23、設(shè)計復(fù)雜度大大提高。針對N較大時，尋找一些既要降低運算量，又要降低設(shè)計復(fù)雜度的算法是非常必要的。因此對FFT算法及其實現(xiàn)方法的研究具有很強(qiáng)的理論和現(xiàn)實意義。隨著FFT處理器的應(yīng)用越來越廣泛，設(shè)計FFT處理器IP核，是非常有意義的。在設(shè)計FFT IP核上，F(xiàn)PGA芯片生產(chǎn)廠商處于領(lǐng)先地位，但是價格昂貴，很難在各個領(lǐng)域廣泛應(yīng)用。因此，自主開發(fā)FFT IP核，可有效降低其價格，以在各領(lǐng)域得到廣泛應(yīng)用。本文主要研究如何實現(xiàn)FFT IP，包括算法選取、算法驗證、系統(tǒng)結(jié)構(gòu)設(shè)計、各個模塊設(shè)計、FPGA設(shè)計和仿真整個流程。設(shè)計采用分裂基與Cooley-Tukey算法，為提高FFT處理器運算精度，采用浮點數(shù)表示

24、形式。為提高運行速度，在浮點數(shù)加法器與乘法器中引入流水線技術(shù)。本文以Quartus 6.0和Modelsim 6.1為軟件平臺，用硬件描述語言實現(xiàn)了256點浮點結(jié)構(gòu)的FFT處理器IP核設(shè)計，并以FPGA芯片Cyclone EP2C35F484C8為硬件平臺，進(jìn)行了仿真、綜合等。仿真結(jié)果表明其計算結(jié)果達(dá)到了一定的精度，運算速度可以滿足一般實時信號處理的要求。7.學(xué)位論文 韓蘭蘭 面向AXI接口的高速FFT處理器的設(shè)計與實現(xiàn) 2009離散傅立葉DFT變換作為數(shù)字信號處理中最基本的運算之一，在很多領(lǐng)域中發(fā)揮著重要的作用，而快速傅立葉變換FFT作為DFT的快速算法使得傅立葉變換的運算量大大減少，且實現(xiàn)

25、起來更方便，已成為現(xiàn)代數(shù)字信號處理的核心算法之一。所以，對FFT算法及其實現(xiàn)的研究有著極強(qiáng)的理論和現(xiàn)實意義。另外，隨著SoC的發(fā)展，IP核的復(fù)用成為加速SoC設(shè)計的重要途徑，片上互聯(lián)也成為一個重要的研究問題。本文針對龍芯數(shù)字信號處理平臺，設(shè)計實現(xiàn)一個1024點浮點數(shù)FFT處理IP核。該口核處理符合IEEE754標(biāo)準(zhǔn)的32位單精度浮點數(shù)。采用無沖突的地址生成方案，基-4蝶形，流水處理。接口符合ARM公司提出的AMBA3 AXI標(biāo)準(zhǔn)。對于FFT運算處理部分，本文提出并實現(xiàn)了三種系統(tǒng)結(jié)構(gòu)，并在性能和資源占用方面對它們做了比較分析。首先，我們根據(jù)浮點數(shù)據(jù)運算的特點，設(shè)計浮點加減法和浮點乘法運算模塊，蝶

26、形運算單元采用改進(jìn)的浮點加減法運算器，而相位旋轉(zhuǎn)運算采用浮點乘法器實現(xiàn)。第二種方案則是利用了定點運算的簡單快速的特點，采用塊浮點運算思想，將從內(nèi)部存儲中讀取的浮點數(shù)據(jù)在進(jìn)行基-4蝶形運算之前進(jìn)行統(tǒng)一對階，即4個復(fù)數(shù)的虛實部共享一個指數(shù)，尾數(shù)以定點格式參與接下來的蝶形運算和定點CORDIC旋轉(zhuǎn)。在運算之后，將定點尾數(shù)規(guī)格化還原為IEEE754標(biāo)準(zhǔn)單精度浮點數(shù)。通過分析前兩種方案的性能和效果，結(jié)合定點運算和浮點運算的特點，我們給出了第三種方案，即蝶形運算部分采用塊浮點思想用定點運算實現(xiàn)，而相位旋轉(zhuǎn)部分采用浮點乘法器實現(xiàn)。仿真結(jié)果的統(tǒng)計分析表明，第三種方案比第二種方案的資源占用稍多，但是可以獲得和第

27、一種方案相類的精度和性能。因此選用它來作為我們FFT處理部分的實現(xiàn)方案。在IP核接口方面，為了可以與龍芯數(shù)字信號處理平臺中的其他IP實現(xiàn)交互，我們根據(jù)實際應(yīng)用，采用Register-in-Combination-out方式定制實現(xiàn)了AXI的Master和Slave接口，并通過了行為仿真驗證。關(guān)鍵詞：傅立葉變換FFT；浮點運算單元；塊浮點；基-4蝶形；無沖突地址生成；AXIImplementation8.期刊論文 李仕專. 李維濤. 姜全賢. 符天 一種基于并行計算的快速FFT IP核設(shè)計 -計算機(jī)與數(shù)字工程2010,38(4介紹了使用二維RAM和128個蝶形運算模塊并行處理實現(xiàn)高速FFT(快速傅立葉變換算法的突破性技術(shù).該處理器可以支持最大32K的點復(fù)數(shù)FFT變換(實部和虛部各16位,轉(zhuǎn)換時間為70s,技術(shù)指標(biāo)居國際先進(jìn)水平.9.學(xué)位論文 雷艷敏 基于FFT的DVB-T解調(diào)的設(shè)計與實現(xiàn) 2007隨著電視廣播的全面數(shù)字化，傳統(tǒng)的電視媒體將在技術(shù)、功能上逐步與信息、通信領(lǐng)域的其它手段相互融合，從而形成全新的、龐大的數(shù)字電視產(chǎn)業(yè)。在此期間地面數(shù)字電視廣播標(biāo)準(zhǔn)DVB-T得到了廣泛應(yīng)用。DVB-T地面數(shù)字電視廣播系統(tǒng)采用多載波調(diào)制方式，即OFDM調(diào)制技術(shù)。采用這種技術(shù)可以避免使用高速均衡，且可以對抗窄帶脈沖噪聲及多徑衰落，使有效的頻域資源得到充分利用。由于OFDM的傳送、接收方程式與離