異步計數(shù)器EDA實驗四

1、姓名：趙佳偉 學(xué)號：1002100449一、實驗?zāi)康膌、掌握異步計數(shù)器的工作原理；2、用VHDL語言設(shè)計異步計數(shù)器；3、用結(jié)構(gòu)描述來設(shè)計異步計數(shù)器及和行為描述相比較。二、實驗的硬件要求1、輸入：脈沖信號2、輸出：LED燈3、主芯片：ALTERA下載板三、實驗原理異步計數(shù)器的工作原理如下圖，通常由于采用異步時鐘，工作延時比較大。四、實驗內(nèi)容l、用VHDL語言設(shè)計四位異步計數(shù)器2、通過仿真或觀察波形圖驗證設(shè)計的正確性3、編譯下載驗證結(jié)果五、實驗步驟（1）進入windows操作系統(tǒng)，打開MAX+PLUS10.0。1、啟動FileProject Name菜單，輸入設(shè)計項目的名字。點AssignDevi

2、ce菜單，選擇器件(本設(shè)計全選用EPM7128) 。見圖4.1。2、啟動菜單FileNew，選擇Text Editor file，打開編程編輯器，進行原理圖設(shè)計輸入。 圖4.1（2）輸入代碼構(gòu)建D觸發(fā)器代碼：圖4.2四位異步計數(shù)器代碼：3、保存單擊保存按鈕，擴展名為.vhd，本實驗中取名為：d_ff.vhd。（3）編譯啟動MAX+PLUS IICOMPILER菜單，按START開始編譯，生成.SOF和.POF等文件，以便硬件下載和編程時調(diào)用，同時生成.RPT文件，如圖。圖4.4（4）仿真 1、創(chuàng)建波形文件：首先，將設(shè)計指定為當(dāng)前項目。創(chuàng)建一個波形文件。選擇菜單MAX+PLUSWaveform

3、Editor，打開仿真工具Waveform Editor，或選擇新建一個Waveform Editor文件，將創(chuàng)建一個新的無標(biāo)題波形文件，如圖所示：圖儲存波形文件。選擇FileSave As，在File Name框中，輸入相應(yīng)文件名，單擊OK按鈕存盤。設(shè)定時間軸網(wǎng)格大小。選擇菜單OptionGrid Size，輸入時間間隔（5ns），單擊OK按鈕。設(shè)定時間軸長度。選擇菜單FileEnd Time并輸入文件的結(jié)束時間（1）。2、選擇欲仿真的引線端子：選擇菜單NodeEnter Nodes Nodes from SNF出現(xiàn)如圖所示對話框。也可在窗口空白處右擊鼠標(biāo)，在快捷菜單中，同樣選擇Enter

4、Nodes Nodes from SNF。在Type框中選中Inputs和Outputs選項，然后單擊List按鈕。在Available NodesGroups列表中將出現(xiàn)所有的節(jié)點，選擇所需節(jié)點，用右移鍵將它們移到右邊的Selected NodesGroups列表中。這時出現(xiàn)如圖所示結(jié)果。單擊OK按鈕完成。圖圖3、編輯輸入節(jié)點的仿真波形：將輸入節(jié)點的某段用鼠標(biāo)選中（變黑）后，單擊左邊工具欄的有關(guān)按鈕，進行設(shè)置，實現(xiàn)異步計數(shù)和清零的功能。編輯完成后如圖所示。圖 4、仿真： 保存文件后，在MAX+PLUS II中選擇Simulator菜單，出現(xiàn)Simulator對話框，如圖所示，單擊Start按

5、鈕開始仿真，檢查正確后，單擊“確定”按鈕。圖5、分析仿真結(jié)果所示。經(jīng)檢驗是正確的。圖（5）管腳的重新分配鎖定：啟動MAX+PLUSFLOORPLIN EDITOR菜單命令，出現(xiàn)如圖所示的畫面： 圖FLOORPLAN EDITOR顯示該設(shè)計項目的管腳分配，這是由軟件自動分配的。用戶可隨意改變管腳分配。管腳編輯過程如下（見圖）：1按下CURRENT ASSIGNMENTS FLOORPLAN，所有的輸出都會出現(xiàn)在UNASSIGNED NODES欄框內(nèi)。2用鼠標(biāo)按住某輸入輸出門名稱，并拖到下面芯片的某一管腳上，松開鼠標(biāo)左鍵，使完成一個管腳的分配。（6）實驗電路板上的連線與真值表設(shè)計輸出的Q0Q1Q2

6、Q3分別與芯片的8、9、10、11管腳相連，清零端接到74腳，脈沖由83腳接入；用LED來表示輸出，將它們與 8、9、10、11管腳相連。真值表：序號clkclrQ0Q1Q2Q30上升沿100001上升沿110002上升沿000003上升沿110004上升沿101005上升沿111006上升沿100107上升沿110108上升沿101109上升沿1111010上升沿1000111上升沿1100112上升沿1010113上升沿1110114上升沿1001115上升沿1101116上升沿1011117上升沿1111118上升沿1000019上升沿1100020上升沿1010021上升沿111002

7、2上升沿10010注意：以上實驗電路板上的連線可根據(jù)自己對管腳的鎖定情況而定。圖（7）器件的下載與配置1啟動MAX+PLUSPROGRAMMER菜單，出現(xiàn)如圖所示對話框。2選擇JTAGMULTIDEVICE JIAG CHAIN菜單項。3啟動JTAGMULTIDEVICE JTAG CHAIN SETUP菜單項。4點擊SELECT PROGRAMMING FILE按扭，選擇要下載的.pof文件(對于MAx7000S系列)，然后按ADD加到文件列表中。5如果不能正確下載，可點擊DETECT JTAG CHAIN INFO按扭進行測試，查找原因。最后按OK退出。6這時回到圖的狀態(tài)，按CONFIGURE按扭完成下載。 圖三、實驗總結(jié) l、通過本次試驗，學(xué)習(xí)并了解了MAX+PLUS10.0 Altera CPLD軟件開發(fā)平臺的使用。MAX+PLUS中一個完整的VHDL語言程序通常包含實體、結(jié)構(gòu)體等幾個不同的部分組成。2、通過用VHDL語言輸入法設(shè)計四位異步計數(shù)器和通過仿真或觀察波形圖驗證設(shè)計的正確性以及編譯下載驗證結(jié)果，熟悉了CPLD軟件開發(fā)平臺VHDL語言輸入法設(shè)計的使用方法。與其他的硬件描述語言相比，VHDL具有更強的行為描述能力，具有豐富的仿真語句和庫函數(shù)。3、熟悉了組合邏輯電路設(shè)計