集成電路版圖設(shè)計(jì)小論文

1、集成電路版圖設(shè)計(jì)班級(jí) 姓名 學(xué)號(hào) 摘要：介紹了集成電路版圖設(shè)計(jì)的各個(gè)環(huán)節(jié)及設(shè)計(jì)過程中需注意的問題，然后將IC版圖設(shè)計(jì)與PCB版圖設(shè)計(jì)進(jìn)行對(duì)比，分析兩者的差異。最后介紹了集成電路版圖設(shè)計(jì)師這一職業(yè)，加深對(duì)該行業(yè)的認(rèn)識(shí)。關(guān)鍵詞: 集成電路版圖設(shè)計(jì) PCB版圖設(shè)計(jì) 版圖設(shè)計(jì)師AbstractIntroduces the integrated circuit layout design each link and the problems needing attention in the design process, and then the IC layout design and PCB lay

2、out design are compared, analyzed the differences. Finally introduced the IC Layout Designer this occupation, deepen the understanding of the industry.Keywords: integrated circuit layout design PCB layout design the IC Layout Designer引言: 集成電路版圖設(shè)計(jì)是實(shí)現(xiàn)集成電路制造所必不可少的設(shè)計(jì)環(huán)節(jié)，它不僅關(guān)系到集成電路的功能是否正確，而且也會(huì)極大程度地影響集成電路的

3、性能、成本與功耗。近年來迅速發(fā)展的計(jì)算機(jī)、通信、嵌入式或便攜式設(shè)備中集成電路的高性能低功耗運(yùn)行都離不開集成電路掩模版圖的精心設(shè)計(jì)。一個(gè)優(yōu)秀的掩模版圖設(shè)計(jì)者對(duì)于開發(fā)超性能的集成電路是極其關(guān)鍵的。一、 集成電路版圖設(shè)計(jì)的過程集成電路設(shè)計(jì)的流程：系統(tǒng)設(shè)計(jì)、邏輯設(shè)計(jì)、電路設(shè)計(jì)（包括：布局布線驗(yàn)證）、版圖設(shè)計(jì)版圖后仿真（ 加上寄生負(fù)載后檢查設(shè)計(jì)是否能夠正常工作）。集成電路版圖設(shè)計(jì)是集成電路從電路拓?fù)涞诫娐沸酒囊粋€(gè)重要的設(shè)計(jì)過程， 它需要設(shè)計(jì)者具有電路及電子元件的工作原理與工藝制造方面的基礎(chǔ)知識(shí)， 還需要設(shè)計(jì)者熟練運(yùn)用繪圖軟件對(duì)電路進(jìn)行合理的布局規(guī)劃，設(shè)計(jì)出最大程度體現(xiàn)高性能、低功耗、低成本、能實(shí)際可靠

4、工作的芯片版圖。集成電路版圖設(shè)計(jì)包括數(shù)字電路、模擬電路、標(biāo)準(zhǔn)單元、高頻電路、雙極型和射頻集成電路等的版圖設(shè)計(jì)。具體的過程為：1、 畫版圖之前，應(yīng)與IC 工程師建立良好溝通在畫版圖之前，應(yīng)該向電路設(shè)計(jì)者了解PAD 擺放的順序及位置，了解版圖的最終面積是多少。在電路當(dāng)中，哪些功能塊之間要放在比較近的位置。哪些器件需要良好的匹配。了解該芯片的電源線和地線一共有幾組， 每組之間各自是如何分布在版圖上的？ IC 工程師要求的工作進(jìn)度與自己預(yù)估的進(jìn)度有哪些出入？2、 全局設(shè)計(jì)：這個(gè)布局圖應(yīng)該和功能框圖或電路圖大體一致,然后根據(jù)模塊的面積大小進(jìn)行調(diào)整。布局設(shè)計(jì)的另一個(gè)重要的任務(wù)是焊盤的布局。焊盤的安排要便于

5、內(nèi)部信號(hào)的連接，要盡量節(jié)省芯片面積以減少制作成本。焊盤的布局還應(yīng)該便于測(cè)試，特別是晶上測(cè)試。3、 分層設(shè)計(jì)：按照電路功能劃分整個(gè)電路，對(duì)每個(gè)功能塊進(jìn)行再劃分，每一個(gè)模塊對(duì)應(yīng)一個(gè)單元。從最小模塊開始到完成整個(gè)電路的版圖設(shè)計(jì)，設(shè)計(jì)者需要建立多個(gè)單元。這一步就是自上向下的設(shè)計(jì)。4、 版圖的檢查：（1）Design Rules Checker 運(yùn)行DRC，DRC 有識(shí)別能力，能夠進(jìn)行復(fù)雜的識(shí)別工作，在生成最終送交的圖形之前進(jìn)行檢查。程序就按照規(guī)則檢查文件運(yùn)行，發(fā)現(xiàn)錯(cuò)誤時(shí)，會(huì)在錯(cuò)誤的地方做出標(biāo)記，并且做出解釋。（2）Electrical Rules Checker 檢查線路短路， 線路開路和floati

6、ng 結(jié)點(diǎn)。ERC 檢查到短路錯(cuò)誤后，將錯(cuò)誤提示局限在最短的連接通路上。(3）Layout Versus Schematic LVS 比較IC 版圖和原理圖，報(bào)告版圖連接和原理圖的不一致， 并進(jìn)行修改直到版圖和電路圖完全一致。5、 版圖修改：Label 是否正確，label 所選的layer 是否正確； Power & Ground 連接得有沒有問題； 得到的files 是否確實(shí)可靠， 檢查netlist 中器件類型的命名是否符合規(guī)范； 認(rèn)真研究design rule，做好DRC 改錯(cuò)?？唇o出的報(bào)告，有沒有offgird；結(jié)點(diǎn)多不多，多的話就有斷路的地方，少的話就有短路的地方；對(duì)照原理

7、圖，看有沒有連錯(cuò)線。6、 寄生與仿真：在實(shí)際電路的制作過程中，會(huì)產(chǎn)生寄生參數(shù)，它們分別為：寄生電容、寄生電感和寄生電阻。7、 版圖完成：后端數(shù)據(jù)接口處理，確認(rèn)芯片版圖的設(shè)計(jì)和尺寸，落實(shí)相關(guān)Foundry 的流片計(jì)劃，確認(rèn)設(shè)計(jì)數(shù)據(jù)（GDSII 文件）大小。布局時(shí)注意事項(xiàng)1、 布局前的準(zhǔn)備: 在正確的路徑下打開icfb; 查看捕捉點(diǎn)設(shè)置是否正確.18 工藝為0.001,.25 工藝為0.01,035 工藝為0.05;布局前考慮好出PIN 的方向和位置;布局前分析電路，完成同一功能的MOS 管畫在一起2、 布局時(shí)注意:更改原理圖后一定記得check and save；完成每個(gè)cell 后要?dú)w原點(diǎn)；盡

8、量用最上層金屬接出PIN；金屬上走過的電壓很大時(shí),為避免尖角放電,拐角處用斜角,不能走90 度的直角。3、 節(jié)省面積的途徑：電源線下面可以畫有器件.節(jié)省面積.數(shù)字電路版圖主要是要節(jié)省面積，減小面積。相關(guān)軟件的介紹：目前大部分IC 公司采用的是UNIX 系統(tǒng)， 使用版本是SunSolaris。版圖設(shè)計(jì)軟件通常為Cadence ， 它是一個(gè)大型的EDA 軟件，它幾乎可以完成電子設(shè)計(jì)的方方面面，包括ASIC 設(shè)計(jì)、FPGA設(shè)計(jì)和PCB 設(shè)計(jì)。軟件操作界面人性化，使用方便，安全可靠，但價(jià)格較昂貴二、IC版圖設(shè)計(jì)和PCB版圖設(shè)計(jì)的區(qū)別IC指的是集成電路，IC版圖設(shè)計(jì)（IC layout）是指將前端設(shè)計(jì)產(chǎn)

9、生的門級(jí)網(wǎng)表通過EDA設(shè)計(jì)工具進(jìn)行布局布線和進(jìn)行物理驗(yàn)證并最終產(chǎn)生供制造用的GDSII數(shù)據(jù)的過程。其主要工作職責(zé)有：芯片物理結(jié)構(gòu)分析、邏輯分析、建立后端設(shè)計(jì)流程、版圖布局布線、版圖編輯、版圖物理驗(yàn)證、聯(lián)絡(luò)代工廠并提交生產(chǎn)數(shù)據(jù)。作為連接設(shè)計(jì)與制造的橋梁，合格的版圖設(shè)計(jì)人員既要懂得IC設(shè)計(jì)、版圖設(shè)計(jì)方面的專業(yè)知識(shí)，還要熟悉制程廠的工作流程、制程原理等相關(guān)知識(shí)。IC版圖設(shè)計(jì)是IC設(shè)計(jì)步驟里除去驗(yàn)證的最后步驟。IC版圖設(shè)計(jì)做的是芯片本身，是微電子行業(yè)制作的芯片級(jí)別的版圖，是在一塊晶體硅上做摻雜而制成的芯片電路，因此這里的版圖設(shè)計(jì)（layout）就是芯片內(nèi)部的電路物理實(shí)現(xiàn)，即使是裸片，肉眼也是看不清線路

10、的，因?yàn)閷?shí)在是太小了。 PCB電路板設(shè)計(jì)的對(duì)象是宏觀電路，即使用做好的芯片去搭建電路系統(tǒng)。PCB版圖是在PCB板上將器件連接的版圖。PCB版圖設(shè)計(jì)涉及PCB設(shè)計(jì)和硬件仿真建模。常用的軟件有protel，pads等。像Cadence等軟件，功能強(qiáng)大，既可以用來設(shè)計(jì)IC版圖，也可以設(shè)計(jì)PCB版圖。大學(xué)專業(yè)里有這樣兩個(gè)專業(yè)“微電子OR集成電路設(shè)計(jì)”“電路與系統(tǒng)” ，前者涉及的主要是IC版圖，后者主要涉及PCB版圖。在國內(nèi)，一般只有“半導(dǎo)體物理與微電子”專業(yè)才有IC版圖設(shè)計(jì)課程。 Cadence公司的電子設(shè)計(jì)自動(dòng)化（Electronic Design Automation）產(chǎn)品涵蓋了電子設(shè)計(jì)的整個(gè)流程

11、，包括系統(tǒng)級(jí)設(shè)計(jì)，功能驗(yàn)證，IC綜合及布局布線，模擬、混合信號(hào)及射頻IC設(shè)計(jì)，全定制集成電路設(shè)計(jì)，IC物理驗(yàn)證，PCB設(shè)計(jì)和硬件仿真建模等。Cadence公司IC版圖設(shè)計(jì)和PCB版圖設(shè)計(jì)兩套軟件都有，說通俗點(diǎn)就是一個(gè)是IC(集成電路內(nèi)部互連）設(shè)計(jì)，一個(gè)是PCB電路板設(shè)計(jì)。Cadence spb XXX是PCB設(shè)計(jì)的，XXX是版本號(hào)；Cadence IC XXX 是IC設(shè)計(jì)的，XXX是版本號(hào)。三、 集成電路版圖設(shè)計(jì)師介紹集成電路版圖設(shè)計(jì)師，其職業(yè)定義是通過EDA設(shè)計(jì)工具，進(jìn)行集成電路后端的版圖設(shè)計(jì)和驗(yàn)證，最終產(chǎn)生送交供集成電路制造用的GDSII數(shù)據(jù)。本職業(yè)共設(shè)四個(gè)等級(jí)，分別是版圖設(shè)計(jì)員（職業(yè)資格

12、四級(jí)）、助理版圖設(shè)計(jì)師（職業(yè)資格三級(jí)）、版圖設(shè)計(jì)師（職業(yè)資格二級(jí)）、高級(jí)版圖設(shè)計(jì)師（職業(yè)資格一級(jí)）。職業(yè)能力特征為具有良好的電腦使用基礎(chǔ)與較強(qiáng)的外語閱讀能力；具備一定的半導(dǎo)體微電子基礎(chǔ)理論。具有很強(qiáng)的學(xué)習(xí)能力?；疚幕潭葹槔砉た聘叩葘？茖W(xué)歷基本要求：等級(jí)基礎(chǔ)性知識(shí)項(xiàng)目重要知識(shí)點(diǎn)四級(jí)職業(yè)道德1. 職業(yè)道德基本知識(shí)2. 職業(yè)守則計(jì)算機(jī)與網(wǎng)絡(luò)應(yīng)用知識(shí)1. SUN 工作站簡況2. SOLARIS操作系統(tǒng)的基礎(chǔ)知識(shí)3. UNIX常用命令4. UNIX網(wǎng)絡(luò)基礎(chǔ)知識(shí)半導(dǎo)體基礎(chǔ)理論知識(shí)1. 半導(dǎo)體器件結(jié)構(gòu)及工作原理2. 集成電路基本原理3. 半導(dǎo)體物理集成電路工藝制造知識(shí)1. 典型工藝制造流程概況(CMOS

13、工藝 雙極型工藝)2. 氧化工藝3. 光刻工藝4. 摻雜工藝5. 金屬互連及多層布線工藝集成電路設(shè)計(jì)EDA軟件知識(shí)1. 主要EDA廠商的概況2. EDA軟件的發(fā)展概況3. 前端設(shè)計(jì)軟件概況4. 后端設(shè)計(jì)軟件概況基本的版圖知識(shí)1. 版圖的層次2. 版圖及基本圖形3. 版圖設(shè)計(jì)中的注意事項(xiàng)4. 不同器件特性相對(duì)版圖布局的關(guān)系三級(jí)職業(yè)道德1. 職業(yè)道德基本知識(shí)2. 職業(yè)守則計(jì)算機(jī)與網(wǎng)絡(luò)應(yīng)用知識(shí)1. SUN 工作站概況2. SOLARIS操作系統(tǒng)基礎(chǔ)知識(shí)3. UNIX常用命令4. UNIX網(wǎng)絡(luò)基礎(chǔ)知識(shí)半導(dǎo)體基礎(chǔ)理論知識(shí)1. 半導(dǎo)體器件結(jié)構(gòu)及工作原理2. 集成電路基本原理3. 半導(dǎo)體物理集成電路工藝制造

14、知識(shí)1. 典型工藝制造流程概況(CMOS工藝 雙極型工藝)2. 氧化工藝3. 光刻工藝4. 摻雜工藝5. 金屬互連及多層布線工藝集成電路設(shè)計(jì)EDA軟件知識(shí)1. 主要EDA廠商簡況2. EDA軟件的發(fā)展3. 前端設(shè)計(jì)軟件概況4. 后端設(shè)計(jì)軟件概況基本的版圖知識(shí)1. 版圖的層次2. 版圖及基本圖形3. 版圖設(shè)計(jì)中的注意事項(xiàng)4. 不同器件特性相對(duì)版圖布局的關(guān)系設(shè)計(jì)規(guī)則和物理驗(yàn)證知識(shí)1. 設(shè)計(jì)規(guī)則和驗(yàn)證文件2. 版圖物理規(guī)則檢查3. 版圖和電路的對(duì)比檢查4. 版圖參數(shù)的提取二級(jí)職業(yè)道德1. 職業(yè)道德基本知識(shí)2. 職業(yè)守則半導(dǎo)體基礎(chǔ)理論知識(shí)1. 半導(dǎo)體電路知識(shí)集成電路工藝制造知識(shí)2. 典型工藝制造流程概

15、況(CMOS工藝 雙極型工藝)3. 氧化工藝4. 光刻工藝5. 摻雜工藝6. 金屬互連及多層布線工藝集成電路設(shè)計(jì)流程相關(guān)知識(shí)1. Top-Down設(shè)計(jì)流程2. Full-Customer設(shè)計(jì)流程3. Front-end設(shè)計(jì)4. Back-end設(shè)計(jì)集成電路設(shè)計(jì)EDA軟件知識(shí)1. 主要EDA廠商簡況2. EDA軟件的發(fā)展3. 前端設(shè)計(jì)軟件概況4. 后端設(shè)計(jì)軟件概況基本的版圖知識(shí)1. 版圖的層次2. 版圖及基本圖形3. 版圖設(shè)計(jì)中的注意事項(xiàng)4. 不同器件特性相對(duì)版圖布局的關(guān)系設(shè)計(jì)規(guī)則和物理驗(yàn)證知識(shí)1. 設(shè)計(jì)規(guī)則和驗(yàn)證文件2. 版圖物理規(guī)則檢查3. 版圖和電路的對(duì)比檢查4. 版圖參數(shù)的提取一級(jí)職業(yè)道德1. 職業(yè)道德基本知識(shí)2. 職業(yè)守則半導(dǎo)體基礎(chǔ)理論知識(shí)1. 半導(dǎo)體電路知識(shí)集成電路設(shè)計(jì)流程相關(guān)知識(shí)1. Top-Down設(shè)計(jì)流程2. Full-Customer設(shè)計(jì)流程3. Front-end設(shè)計(jì)4. Ba