第04章主存儲(chǔ)器

1、計(jì)算機(jī)組成與結(jié)構(gòu)計(jì)算機(jī)組成與結(jié)構(gòu)本科生課程教學(xué)本科生課程教學(xué)計(jì)算機(jī)學(xué)院q本課程主要講授計(jì)算機(jī)系統(tǒng)的硬件和軟件構(gòu)成方法，包括硬件系統(tǒng)中運(yùn)算器、控制器、存儲(chǔ)器、輸入設(shè)備和輸出設(shè)備和總線系統(tǒng)的構(gòu)成原理等；并與當(dāng)代先進(jìn)的計(jì)算機(jī)技術(shù)相結(jié)合。是計(jì)算機(jī)科學(xué)與技術(shù)本科專(zhuān)業(yè)核心課程。q 本課程著重計(jì)算機(jī)系統(tǒng)組成與結(jié)構(gòu)方面的教學(xué)和研究。本課程著重計(jì)算機(jī)系統(tǒng)組成與結(jié)構(gòu)方面的教學(xué)和研究。計(jì)算機(jī)結(jié)構(gòu)定義為系統(tǒng)程序員所能見(jiàn)到的計(jì)算機(jī)硬件特性；計(jì)算機(jī)組成是指計(jì)算機(jī)硬件的具體實(shí)現(xiàn)。計(jì)算機(jī)學(xué)院q主存儲(chǔ)器的概述q主存儲(chǔ)器的基本操作q隨機(jī)存儲(chǔ)器RAMq只讀存儲(chǔ)器ROMq主存儲(chǔ)器的組成與控制q多體交叉存儲(chǔ)器計(jì)算機(jī)學(xué)院一、存儲(chǔ)器的基本

2、概念一、存儲(chǔ)器的基本概念q存儲(chǔ)器的基本功能：存、取和記憶數(shù)據(jù)。 q存儲(chǔ)器是計(jì)算機(jī)中用于完成記憶功能的設(shè)備和器件。存儲(chǔ)器具有按給定地址進(jìn)行寫(xiě)入/讀出信息，并能長(zhǎng)期保存信息的功能。計(jì)算機(jī)學(xué)院二、存儲(chǔ)器的主要性能二、存儲(chǔ)器的主要性能q1、容量：、容量：存儲(chǔ)器中能夠存放的最大信息量?；径攘繂挝粸樽止?jié)(Byte)。例如，10248(1KB)，20488(2KB)，40968(4KB)；Byte，KB，MB，GB，TB，PB(它們之間的進(jìn)率為 )q2、存儲(chǔ)周期：存儲(chǔ)周期：存儲(chǔ)器從接收到讀/寫(xiě)命令開(kāi)始，直到完成讀數(shù)/寫(xiě)數(shù)操作的時(shí)間稱(chēng)為存儲(chǔ)周期 ；一般微機(jī)的存儲(chǔ)周期是100200ns或幾十ns。q3、可靠性

3、：可靠性：用故障平均間隔時(shí)間來(lái)衡量。q4、功耗及設(shè)備量：功耗及設(shè)備量：越小(少)越好。310MT計(jì)算機(jī)學(xué)院q若主存按字編址，即每個(gè)存儲(chǔ)單元存放一個(gè)字，字長(zhǎng)超過(guò)8位，則存儲(chǔ)容量用單元數(shù)位數(shù)來(lái)描述。例1 某計(jì)算機(jī)的字長(zhǎng)16位，它的存儲(chǔ)容量是64KW，若按字節(jié)編址，那么它的存儲(chǔ)容量可表示成128KB。例2 機(jī)器字長(zhǎng)32位，其存儲(chǔ)容量為4MB，若按字編址，那么它的存儲(chǔ)容量可表示成1MW。計(jì)算機(jī)學(xué)院三、主存儲(chǔ)器的地位三、主存儲(chǔ)器的地位q主存儲(chǔ)器處于計(jì)算機(jī)系統(tǒng)的中心地位q當(dāng)前執(zhí)行的程序和數(shù)據(jù)均存放在主存儲(chǔ)器中，CPU直接從主存儲(chǔ)器區(qū)指令和數(shù)據(jù)q多處理機(jī)利用主存儲(chǔ)器存儲(chǔ)共享數(shù)據(jù)qI/O設(shè)備利用主存儲(chǔ)器實(shí)現(xiàn)D

4、MA數(shù)據(jù)傳輸計(jì)算機(jī)學(xué)院四、主存儲(chǔ)器的分類(lèi)四、主存儲(chǔ)器的分類(lèi) ROM (不可改寫(xiě) ROM) ROM(只讀存儲(chǔ)器) PROM (一次可改寫(xiě) ROM) EPROM (多次可改寫(xiě) ROM) 主存儲(chǔ)器 E2PROM(多次電可改寫(xiě) ROM) flash memory(快擦型存儲(chǔ)器) SRAM (靜態(tài)存儲(chǔ)器) RAM(隨機(jī)存儲(chǔ)器) DRAM(動(dòng)態(tài)存儲(chǔ)器) 計(jì)算機(jī)學(xué)院q主存儲(chǔ)器與CPU的聯(lián)系結(jié)構(gòu)框圖（參見(jiàn)教材P107圖4.1）。 q主存儲(chǔ)器的基本操作如下： 地址AR ，CPU發(fā)讀命令，則：M（AR）DR，存儲(chǔ)器發(fā)ready命令。 地址AR ，數(shù)據(jù)DR， CPU發(fā)寫(xiě)命令，則DRM（AR），存儲(chǔ)器發(fā)ready命令

5、。計(jì)算機(jī)學(xué)院一、靜態(tài)存儲(chǔ)器一、靜態(tài)存儲(chǔ)器( (SRAM)SRAM)q靜態(tài)半導(dǎo)體存儲(chǔ)器靜態(tài)半導(dǎo)體存儲(chǔ)器( (SRAM)SRAM)：q可隨機(jī)讀寫(xiě)；其存儲(chǔ)的數(shù)據(jù)表示為晶體三極管構(gòu)成的雙穩(wěn)態(tài)電路的電平；存儲(chǔ)數(shù)據(jù)穩(wěn)定；不需刷新。計(jì)算機(jī)學(xué)院q存儲(chǔ)單元是存儲(chǔ)器中的最小存儲(chǔ)單位。它的基本作用是存儲(chǔ)一位二進(jìn)制信息。作為存儲(chǔ)元的材料或電路，須具備以下基本功能：q(1)具有兩種穩(wěn)定狀態(tài)；(分別表示0和1）q(2)兩種穩(wěn)定狀態(tài)經(jīng)外部信號(hào)控制可以相互轉(zhuǎn)換（即：能寫(xiě)入）q(3)經(jīng)控制，能讀出其中的信息；（即：能讀出） q(4)無(wú)外部原因，其中的信息能長(zhǎng)期保存。（即：能保持）計(jì)算機(jī)學(xué)院 X地 址 譯 碼 線 Vcc T3

6、T4 A B T1 T2 7 T8 位 線1 Y地 址 譯 碼 線 位 線2 T5 T6 靜態(tài)MOS存儲(chǔ)元T1、T2、T3、T4組成的雙穩(wěn)態(tài)觸發(fā)器保存信息，它能長(zhǎng)期保持信息的狀態(tài)不變，是因?yàn)殡娫赐ㄟ^(guò)T3、T4不斷供給T1或T2電流的緣故。其特點(diǎn)是當(dāng)供電電源切斷時(shí)，原存的信息也消失。計(jì)算機(jī)學(xué)院q圖中T1、T2為工作管；T3、T4為負(fù)載管；T5、T6 、T7、T8為控制管。q兩個(gè)穩(wěn)態(tài)：T1導(dǎo)通，T2截止為“1”態(tài)；T2導(dǎo)通，T1截止為“0”態(tài)；q工作原理： 保保持持狀狀態(tài)態(tài) (X、Y 譯碼線為低電平，即 T5、T6 、T7、T8 均截止) 保持“1”態(tài)： T1導(dǎo)通A 低 保持“0”態(tài)： T2導(dǎo)通B

7、 低 B 高 T2截止 A 高 T1截止 計(jì)算機(jī)學(xué)院 寫(xiě)入狀態(tài)寫(xiě)入狀態(tài)(X、Y譯碼線為低電平，即T5、T6、T7、T8 均導(dǎo)通) q 寫(xiě)“1”： 位線2為高電平B高T1導(dǎo)通；位線1加低電平A低T2截止； q 寫(xiě)“0”： 位線2為低電平B低T1截止。位線1加高電平A高T2導(dǎo)通；計(jì)算機(jī)學(xué)院 讀出狀態(tài)讀出狀態(tài)(X、Y譯碼線為低電平，即T5、T6、T7、T8 均導(dǎo)通) q讀“1”(T2截止、T1導(dǎo)通)：Vcc從T4到T6、T8 使位線2有電流。q讀“0”(T1截止、T2導(dǎo)通)：Vcc從T3到T5、T7使位線1有電流；q所以，不同的位線上的電流使放大器讀出不同的信息“1”和“0”。計(jì)算機(jī)學(xué)院q(1)(1

8、)存儲(chǔ)體存儲(chǔ)體q存儲(chǔ)體用來(lái)存儲(chǔ)信息，它由靜態(tài)MOS存儲(chǔ)元組成，采用二維矩陣的連接方式，假定X方向有m根選擇線，Y方向有n根選擇線，則存儲(chǔ)矩陣為mn，在每個(gè)X、Y選擇線的交叉點(diǎn)有一個(gè)存儲(chǔ)元。q一個(gè)44的存儲(chǔ)矩陣的結(jié)構(gòu)如下圖所示，其中的存儲(chǔ)元見(jiàn)單元電路。q圖中，存儲(chǔ)矩陣44161位，是指16個(gè)字的同一位，若用8個(gè)同樣的存儲(chǔ)矩陣，則可組成16個(gè)字、字長(zhǎng)為8位的存儲(chǔ)體計(jì)算機(jī)學(xué)院計(jì)算機(jī)學(xué)院q(2)(2)地址譯碼器地址譯碼器q地址譯碼器的設(shè)計(jì)方案有兩種：一種是單譯碼，另一種是雙譯碼。q單譯碼結(jié)構(gòu)中，地址譯碼器只有一個(gè)，譯碼器的輸出，選擇對(duì)應(yīng)的一個(gè)字。若地址線數(shù)n2，譯碼后輸出224個(gè)狀態(tài)，對(duì)應(yīng)4個(gè)地址，每

9、個(gè)地址中存一個(gè)4位的字。計(jì)算機(jī)學(xué)院q這種結(jié)構(gòu)有一個(gè)缺點(diǎn)，就是當(dāng)n較大時(shí)，譯碼器將變得復(fù)雜而龐大，使存儲(chǔ)器的成本迅速上升，性能下降。例如，n12時(shí)，譯碼器輸出為212根選擇線，每根選擇線還要配一個(gè)驅(qū)動(dòng)器。所以，單譯碼結(jié)構(gòu)只適用于小容量存儲(chǔ)器。q為了減少驅(qū)動(dòng)器數(shù)量、降低成本，存儲(chǔ)器一般采用雙譯碼結(jié)構(gòu)。這種結(jié)構(gòu)中有X和Y兩個(gè)方向的譯碼器，如圖所示。計(jì)算機(jī)學(xué)院q(3)(3)片選和讀寫(xiě)控制電路片選和讀寫(xiě)控制電路 q由于一塊集成芯片的容量有限，要組成一個(gè)大容量的存儲(chǔ)器，往往需要將多塊芯片連接起來(lái)使用，這就存在某個(gè)地址要用到某些芯片，而其它芯片暫時(shí)不用的問(wèn)題，這就是所謂片選。只有片選信號(hào)有效時(shí)，該芯片才被選

10、中，此片所連的地址線才有效，才能對(duì)它進(jìn)行讀或?qū)懖僮?。片選和讀寫(xiě)控制電路如下圖所示。計(jì)算機(jī)學(xué)院 W R 當(dāng) CS0 時(shí) 若 WE0則W1， 控制寫(xiě)入電路進(jìn)行寫(xiě)入； 若WE1 則R1，控制讀出電路進(jìn)行讀出； 當(dāng)CS1 時(shí) R0、 W0， 讀與寫(xiě)均不能進(jìn)行。 片選和讀寫(xiě)控制電路 CS WE 計(jì)算機(jī)學(xué)院(4)(4)靜態(tài)靜態(tài)MOSMOS存儲(chǔ)器芯片存儲(chǔ)器芯片qRAM存儲(chǔ)器芯片有很多種型號(hào)，其地址線的引腳數(shù)與存儲(chǔ)芯片的單元數(shù)有關(guān)，數(shù)據(jù)線的引腳數(shù)與存儲(chǔ)芯片的字長(zhǎng)有關(guān)。另外，每一芯片必須有一片選信號(hào)，對(duì)于RAM存儲(chǔ)器芯片還必須有一讀寫(xiě)信號(hào)，加上電源線、地線組成芯片的所有引腳。q存儲(chǔ)器芯片的地址范圍是其地址線從全

11、“0”到全“1”進(jìn)行編碼q將大量的存儲(chǔ)單元可以構(gòu)成一個(gè)存儲(chǔ)陣列，參見(jiàn)P109圖4.4計(jì)算機(jī)學(xué)院二、動(dòng)態(tài)存儲(chǔ)器二、動(dòng)態(tài)存儲(chǔ)器( (DRAM)DRAM)q動(dòng)態(tài)半導(dǎo)體存儲(chǔ)器動(dòng)態(tài)半導(dǎo)體存儲(chǔ)器( (DRAM)DRAM)：它利用電容器存儲(chǔ)電荷的特性來(lái)存儲(chǔ)數(shù)據(jù)，可以提高存儲(chǔ)器芯片的存儲(chǔ)容量，降低成本，減少功耗。但必須不斷地刷新每個(gè)存儲(chǔ)單元中存儲(chǔ)的信息。計(jì)算機(jī)學(xué)院1 1存存儲(chǔ)儲(chǔ)單單元元的的讀讀寫(xiě)寫(xiě)原原理理 字線 為了縮小存儲(chǔ)器的體積，提高集成度，動(dòng)態(tài) 存儲(chǔ)元由四管簡(jiǎn)化到三管單元，最后簡(jiǎn)化到單管單元。單管動(dòng) T C 態(tài)存儲(chǔ)元電路如圖所示，它由一個(gè)管子和一個(gè)電容C構(gòu) CD 成。 VDD 單管動(dòng)態(tài)存儲(chǔ)元 數(shù)據(jù)線位線

12、 計(jì)算機(jī)學(xué)院q寫(xiě)入：寫(xiě)入：字選擇線為“1”，T管導(dǎo)通，寫(xiě)入信息由位線(數(shù)據(jù)線)存入電容C中； q讀出：讀出：字選擇線為“1”，存儲(chǔ)在電容C上的電荷，通過(guò)T輸出到數(shù)據(jù)線上，通過(guò)讀出放大器即可得到存儲(chǔ)信息。q為了節(jié)省面積，這種單管存儲(chǔ)元電路的電容C不可能做得很大，一般都比數(shù)據(jù)線上的分布電容CD小。因此，每次讀出后，存儲(chǔ)內(nèi)容就被破壞。為此，必須采取恢復(fù)措施，以便再生原存的信息。q單管電路的元件數(shù)量少，集成度高，但因讀“1”和“0時(shí)，數(shù)據(jù)線上的電平差別很小，需要有高鑒別能力的讀出放大器配合工作，外圍電路比較復(fù)雜。計(jì)算機(jī)學(xué)院2.2.動(dòng)態(tài)存儲(chǔ)器的刷新動(dòng)態(tài)存儲(chǔ)器的刷新（1 1）刷新）刷新 q動(dòng)態(tài)存儲(chǔ)元是依靠

13、柵極電容上有無(wú)電荷來(lái)表示信息的，但電容的絕緣電阻不是無(wú)窮大，因而電荷會(huì)泄漏掉。通常，MOS管柵極電容上的電荷只能保持幾個(gè)毫秒。為了使已寫(xiě)入存儲(chǔ)器的信息保持不變，一般每隔一定時(shí)間必須對(duì)存儲(chǔ)體中的所有記憶單元的柵極電容補(bǔ)充電荷，這個(gè)過(guò)程就是刷新。計(jì)算機(jī)學(xué)院（2 2）動(dòng)態(tài)存儲(chǔ)器存儲(chǔ)器如何刷新）動(dòng)態(tài)存儲(chǔ)器存儲(chǔ)器如何刷新q無(wú)論是由刷新控制邏輯產(chǎn)生地址逐行循環(huán)地刷新，還是芯片內(nèi)部自動(dòng)地刷新，都不依賴(lài)于外部的訪問(wèn)，刷新對(duì)CPU是透明的。q刷新通常是一行行地進(jìn)行的，每一行中各記憶單元同時(shí)被刷新，故刷新操作時(shí)僅需要行地址，不需要列地址。q刷新操作類(lèi)似于讀出操作，但又有所不同。因?yàn)樗⑿虏僮鲀H是給柵極電容補(bǔ)充電荷，

14、不需要信息輸出。另外，刷新時(shí)不需要加片選信號(hào)，即整個(gè)存儲(chǔ)器中的所有芯片同時(shí)被刷新。 計(jì)算機(jī)學(xué)院（3 3）刷新方式）刷新方式q常用的刷新方式由三種：集中式、分散式、異步式。q設(shè)存儲(chǔ)器為10241024矩陣，讀寫(xiě)周期tc200ns，刷新間隔為2ms，那么，在2ms內(nèi)就有10,000個(gè)tc。集中刷新方式q下圖(a)為集中刷新方式的時(shí)間分配圖。在2ms內(nèi)，前一段時(shí)間進(jìn)行讀或?qū)懟虮３?。保持狀態(tài)即未選中狀態(tài)，既不讀也不寫(xiě)。后一段集中進(jìn)行刷新。用于刷新的時(shí)間只需1024個(gè)tc，且集中在后段時(shí)間。前段8976個(gè)tc都用來(lái)讀寫(xiě)保持。q這種方式的主要缺點(diǎn)是在集中刷新的這段時(shí)間內(nèi)不能進(jìn)行存取訪問(wèn)，稱(chēng)之為死時(shí)間 計(jì)算

15、機(jī)學(xué)院讀/寫(xiě)/保持 刷新 tc tc 0 1 2 8975 0 1 1024 2ms (a) 讀/寫(xiě) 刷新 讀/寫(xiě) 刷新 讀/寫(xiě) 刷新 tc tc ts (b) 2ms 讀/寫(xiě) 刷新 讀/寫(xiě) 刷新 1800ns 1800ns (c) 計(jì)算機(jī)學(xué)院分散刷新方式q分散刷新方式如圖(b)所示。它是把系統(tǒng)周期ts分為兩半，前半段用來(lái)進(jìn)行讀或?qū)懟虮３郑蟀攵巫鳛樗⑿聲r(shí)間。這種方式下，每過(guò)1024個(gè)ts整個(gè)存儲(chǔ)器就刷新一次。讀寫(xiě)周期tc200ns，系統(tǒng)周期為400ns，那么，只需409.6s即可將整個(gè)存儲(chǔ)器刷新一遍。顯然，在2ms內(nèi)可進(jìn)行多次刷新。因刷新過(guò)于頻繁，影響了系統(tǒng)的速度，但它不存在死時(shí)間。這種方式

16、不適合于高速存儲(chǔ)器。計(jì)算機(jī)學(xué)院分布刷新方式q將以上兩種方式結(jié)合起來(lái)，便形成異步刷新方式，如圖 (c)所示。它是先用要刷新的行數(shù)對(duì)2ms進(jìn)行分割，然后再將已分割的每段時(shí)間分為兩部分，前段時(shí)間用于讀或?qū)懟虮３郑?后一小段時(shí)間用于刷新。行數(shù)為1024時(shí)，可保證每隔2106/10241953ns刷新一行，取刷新信號(hào)周期為1800ns。這樣既充分利用了2ms時(shí)間，又能保持系統(tǒng)的高速性。q動(dòng)態(tài)隨機(jī)存儲(chǔ)存儲(chǔ)器的陣列結(jié)構(gòu)參見(jiàn)P110圖4.9。計(jì)算機(jī)學(xué)院qDRAM和SRAM均為可任意讀寫(xiě)的隨機(jī)存儲(chǔ)器，當(dāng)?shù)綦姇r(shí)，所存儲(chǔ)的內(nèi)容立即消失，所以是易失性存儲(chǔ)器。而ROM半導(dǎo)體存儲(chǔ)器，即使停電，所存儲(chǔ)的內(nèi)容也不會(huì)丟失。一、

17、掩模式只讀存儲(chǔ)器一、掩模式只讀存儲(chǔ)器( (ROM)ROM)q掩模式ROM由芯片制造商在制造時(shí)寫(xiě)入內(nèi)容，以后只能讀而不能再寫(xiě)入。q其基本存儲(chǔ)原理是以元件的“有無(wú)”來(lái)表示該存儲(chǔ)單元的信息(“1”或“0”)，可以用二極管或晶體管作為元件，其存儲(chǔ)內(nèi)容是不會(huì)改變的，如圖所示。計(jì)算機(jī)學(xué)院計(jì)算機(jī)學(xué)院二、可編程序的只讀存儲(chǔ)器二、可編程序的只讀存儲(chǔ)器( (PROM)PROM)qPROM可由用戶根據(jù)自己的需要來(lái)確定ROM中的內(nèi)容，常見(jiàn)的熔絲式PROM是以熔絲的接通和斷開(kāi)來(lái)表示所存的信息為“1”或“0”, 如圖所示。剛出廠的產(chǎn)品，其熔絲是全部接通的，使用前，用戶根據(jù)需要斷開(kāi)某些單元的熔絲(寫(xiě)入)。斷開(kāi)后的熔絲是不能

18、再接通了，因此，它是一次性寫(xiě)入的存儲(chǔ)器。掉電后不會(huì)影響其所存儲(chǔ)的內(nèi)容。計(jì)算機(jī)學(xué)院計(jì)算機(jī)學(xué)院三三 、 可可 擦擦 可可 編編 程程 序序 的的 只只 讀讀 存存 儲(chǔ)儲(chǔ) 器器 ( (E EP PR R O OM M) ) 為 了 能 多 次 修 改 R O M 中 的 內(nèi) 容 ，產(chǎn) 生 了 E PR O M 。其 基 本 存 儲(chǔ) 單 元 由 一 個(gè) 管 子 組 成 ，但 與 其他 電 路 相 比 管 子 內(nèi) 多 增 加 了 一 個(gè) 浮 置 柵 ， 如 圖 所 示 。 V c E PR O M 存 儲(chǔ) 器 在 出 廠 時(shí) 浮 置 柵 中 無(wú) 電 子 ， 所 有 位 線 輸 出 均 為 “ 1” 信

19、息 。 字 線 寫(xiě) “ 0” 時(shí) ， 在 D 、 S 間 加 25V 高 壓 ， 外 加 編 程 脈 沖 (寬 50 m s)， 被 選 中 的 單 元 在 高 壓 的 作 用 下 被 注 入 電 子 ， E PR O M 管 導(dǎo) 通 ， 位 線 輸 出 “ 0” 信 息 ， 即 使 掉 電 ， 信 息 仍 保 存 。 D 位 當(dāng) E PR O M 中 的 內(nèi) 容 需 要 改 寫(xiě) 時(shí) ， 先 將 其 全 部 內(nèi) 容 擦 除 ， 然 后 再 S 線 編 程 。 擦 除 是 靠 紫 外 線 使 浮 置 柵 上 電 荷 泄 漏 而 實(shí) 現(xiàn) 的 。 E PR O M 芯 片 封 裝 上 方 有 一 個(gè)

20、 石 英 玻 璃 窗 口 ， 將 器 件 從 電 路 上 取 下 ， 用 紫 外 線 照 E P R O M 存 儲(chǔ) 單 元 射 這 個(gè) 窗 口 ， 可 實(shí) 現(xiàn) 整 體 擦 除 ， E PR O M 的 編 程 次 數(shù) 不 受 限 制 。 G 計(jì)算機(jī)學(xué)院四、四、可電擦可編程序只讀存儲(chǔ)器可電擦可編程序只讀存儲(chǔ)器(E2PROM)qE2PROM的編程序原理與EPROM相同，但擦除原理完全不同，重復(fù)改寫(xiě)的次數(shù)有限制(因氧化層被磨損)，一般為10萬(wàn)次。其讀寫(xiě)操作可按每個(gè)位或每個(gè)字節(jié)進(jìn)行，類(lèi)似于SRAM，但每字節(jié)的寫(xiě)入周期要幾毫秒，比SRAM長(zhǎng)得多。E2PROM每個(gè)存儲(chǔ)單元采用兩個(gè)晶體管。其柵極氧化層比E

21、PROM薄，因此具有電擦除功能。計(jì)算機(jī)學(xué)院五、五、快擦除讀寫(xiě)存儲(chǔ)器快擦除讀寫(xiě)存儲(chǔ)器(Flash Memory)qFlash Memory是在EPROM與E2PROM基礎(chǔ)上發(fā)展起來(lái)的，它與EPROM一樣，用單管來(lái)存儲(chǔ)一位信息，它與E2PROM相同之處是用電來(lái)擦除。但是它只能擦除整個(gè)區(qū)或整個(gè)器件。q快擦除讀寫(xiě)存儲(chǔ)器兼有ROM和RAM兩者的性能，又有ROM、DRAM一樣的高密度。目前價(jià)格已略低于DRAM，芯片容量已接近于DRAM，是唯一具有大存儲(chǔ)量、非易失性、低價(jià)格、可在線改寫(xiě)和高速度(讀)等特性的存儲(chǔ)器。它是近年來(lái)發(fā)展很快很有前途的存儲(chǔ)器。 計(jì)算機(jī)學(xué)院一、主存儲(chǔ)器的基本組織一、主存儲(chǔ)器的基本組織q

22、由于每一個(gè)集成片的存儲(chǔ)容量終究是有限的，所以需要一定數(shù)量的片子按一定方式進(jìn)行連接后才能組成一個(gè)完整的存儲(chǔ)器。1 1、位擴(kuò)展、位擴(kuò)展q位擴(kuò)展指的是用多個(gè)存儲(chǔ)器器件對(duì)字長(zhǎng)進(jìn)行擴(kuò)充。q位擴(kuò)展的連接方式是將多片存儲(chǔ)器的地址、片選、讀寫(xiě)控制端相應(yīng)并聯(lián)，數(shù)據(jù)端分別引出。q由mKn1的存儲(chǔ)器芯片組成mKn2的存儲(chǔ)器，需(n2n1)片mKn1的存儲(chǔ)器芯片。計(jì)算機(jī)學(xué)院q例4.3 由16K4的存儲(chǔ)器芯片組成16K8的存儲(chǔ)器，畫(huà)出該存儲(chǔ)器的組成邏輯框圖。q解：由16K4的存儲(chǔ)器芯片組成16K8的存儲(chǔ)器，需(842)片16K4的存儲(chǔ)器芯片，存儲(chǔ)器擴(kuò)展圖如下圖所示。計(jì)算機(jī)學(xué)院A13 A0 地 址 線 CS CS 16K

23、4 16K4 WE WE D0 D3 D4 D7 數(shù) 據(jù) 線 計(jì)算機(jī)學(xué)院2、字?jǐn)U展、字?jǐn)U展 q字?jǐn)U展指的是增加存儲(chǔ)器中字的數(shù)量。靜態(tài)存儲(chǔ)器進(jìn)行字?jǐn)U展時(shí)，將各芯片的地址線、q數(shù)據(jù)線、讀寫(xiě)控制線相應(yīng)并聯(lián)，而由片選信號(hào)來(lái)區(qū)分各芯片的地址范圍。q由m1Kn的存儲(chǔ)器芯片組成m2Kn的存儲(chǔ)器，需(m2m1)片m1Kn的存儲(chǔ)器芯片。計(jì)算機(jī)學(xué)院q例，由16K8的存儲(chǔ)器芯片組成64K8的存儲(chǔ)器，設(shè)計(jì)出該存儲(chǔ)器的組成邏輯框圖。 q解：由16K8的存儲(chǔ)器芯片組成64K8的存儲(chǔ)器，需(64164)片16K8的存儲(chǔ)器芯片。下圖所示是字?jǐn)U展連接方式圖，其中數(shù)據(jù)線D0D7與各片的數(shù)據(jù)端相連，地址總線低位地址A0A13與各芯

24、片的14位地址端相連，而兩位高位地址A14、A15經(jīng)過(guò)譯碼器和4個(gè)片選端相連。計(jì)算機(jī)學(xué)院計(jì)算機(jī)學(xué)院3、字位同時(shí)擴(kuò)展、字位同時(shí)擴(kuò)展q實(shí)際存儲(chǔ)器往往需要字向和位向同時(shí)擴(kuò)充， 由m1Kn1的存儲(chǔ)器芯片組成m2Kn2的存儲(chǔ)器，需(m2m1)(n2n1)片m1Kn1的存儲(chǔ)器芯片。q q例，例，用16k8位的SRAM芯片構(gòu)成64K16位的存儲(chǔ)器，要求畫(huà)出該存儲(chǔ)器的組成邏輯框圖。計(jì)算機(jī)學(xué)院q解：解：用16k8位的SRAM芯片構(gòu)成64K16位的存儲(chǔ)器，需(6416168)8)片16K8的存儲(chǔ)器芯片。存儲(chǔ)器容量為64K16位，其地址線為16位(A15A0)，數(shù)據(jù)線16位(D15D0)，SRAM芯片容量為16K8

25、位，其地址線為14位，數(shù)據(jù)線為8位，因此組成存儲(chǔ)器時(shí)須字位同時(shí)擴(kuò)展。字?jǐn)U展采用2 ：4譯碼器，以16K為一個(gè)模塊，共4個(gè)模塊。位擴(kuò)展采用兩片串接。q存儲(chǔ)器的組成邏輯框圖如下圖所示。計(jì)算機(jī)學(xué)院 D15D0 A13A0 16k8 16k8 2：4 A14 譯 A15 碼 16k8 16k8 器 MREQ 16k8 16k8 WE 16k8 16k8 計(jì)算機(jī)學(xué)院q例：例：某16位機(jī)的主存采用半導(dǎo)體存貯器，地址碼為20位，若使用8K8位SRAM芯片組成該機(jī)所允許的最大主存空間，并選用模塊板結(jié)構(gòu)形式。問(wèn)： 若每個(gè)模板為64K16位，共需幾個(gè)模塊板? 每個(gè)模塊內(nèi)共有多少片RAM芯片? 主存共需多少RAM芯

26、片？CPU如何選擇模塊板？計(jì)算機(jī)學(xué)院q解：解：q 由于主存地址碼給定20位，所以最大空間為220=1M，主存的最大容量為1MW?，F(xiàn)在每個(gè)模塊板的存貯容量為64K16 ，所以主存共需1024K/64K=16塊板。q 每個(gè)模塊板的存貯容量為64K16，現(xiàn)用8K8位的SRAM 芯片。每塊板采用位并聯(lián)與地址串聯(lián)相結(jié)合的方式：即用2片SRAM芯片拼成8K16位(共8組)，用地址碼的低13位(A0A12)直接接到芯片地址輸入端，然后用地址碼的高3位(A15A13)通過(guò) 3：8 譯碼器輸出分別接到8組芯片的片選端，共 82=16個(gè)SRAM 計(jì)算機(jī)學(xué)院q 根據(jù)前面所得，共需16個(gè)模板，每個(gè)模板上有16片芯片，

27、故主存共需1616=256片芯片(SRAM)。qCPU選擇各模塊板的方法是：A12A0為芯片內(nèi)部地址，A15 A14 A13為模塊板內(nèi)部的芯片選擇地址，A19A18A17A16通過(guò)4：16譯碼器輸出選擇各模塊。計(jì)算機(jī)學(xué)院 WE D15D0 8K8 8K8 8K8 8K8 8K8 8K8 8K8 8K8 A12A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 使能端 E A B C 3：8 譯 碼 器 (74LS138) A13 A14 A15 A15A0 D15D0 64K16 的模塊條 使能端 E 讀/寫(xiě)控制端 WE 計(jì)算機(jī)學(xué)院 讀/寫(xiě)控制端 WE D15D0 CPU 64K16 的模塊

28、 64K16 的模塊 64K16 的模塊 64K16 的模塊 A15A0 Y0 Y1 Y14 Y15 4：16 譯碼器 存儲(chǔ)器控制端 MREQ A16 A17 A18 A B C D A19 計(jì)算機(jī)學(xué)院4、主存儲(chǔ)器的設(shè)計(jì)示例、主存儲(chǔ)器的設(shè)計(jì)示例q例例1：用8K8位的ROM芯片和8K4位的RAM芯片組成存儲(chǔ)器，按字節(jié)編址，其中RAM的地址為0000H5FFFH，ROM地址的地址為C000HFFFFH，設(shè)計(jì)出此存儲(chǔ)器組成結(jié)構(gòu)圖及與CPU的連接圖。計(jì)算機(jī)學(xué)院q解解：qRAM的地址范圍展開(kāi)為： q000 0000000000000 010 1111111111111，A12A0從0000H1FFFH，

29、 容量為：8K ;q高位地址A15 A14A13從000010，q所以RAM的容量為：8K3=24K。qRAM用8K4的芯片組成，需8K4的芯片6片。計(jì)算機(jī)學(xué)院qROM的末地址首地址=FFFFHC000H=3FFFH，所以ROM的容量為：214=16K。ROM用8K8的芯片組成，需8K8的芯片2片。qROM的地址范圍展開(kāi)為：1100 0000 0000 00001111 1111 1111 1111 高為地址A15 A14A13從110111 。計(jì)算機(jī)學(xué)院 WE D7D0 CPU 8K4 8K4 8K4 8K8 ROM 8K8 ROM 8K4 8K4 8K4 A12A0 Y0 Y1 Y2 Y3

30、 Y4 Y5 Y6 Y7 MREQ A B C 3：8 譯 碼 器 (74LS138) A15A13 計(jì)算機(jī)學(xué)院q例例2：已知配有一個(gè)地址空間為0000H3FFFH的ROM區(qū)域(由一片芯片組成)，現(xiàn)在再用RAM芯片8K8形成16K8的RAM區(qū)域，起始地址為8000H，RAM芯片有CS和WE信號(hào)控制端，CPU的地址總線為A15A0，數(shù)據(jù)總線D7D0，控制信號(hào)為MREQ和WE，要求：q(1)設(shè)計(jì)地址譯碼方案 q(2)將RAM和ROM用CPU連接計(jì)算機(jī)學(xué)院q解：解：已有的ROM區(qū)域是16K8，RAM區(qū)域需2片8K8的芯片，起始地址為8000H。地址分析如下： 0 0 0 0 0 0 0 0 0 0

31、0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 R O M 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 R A M 1 1 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 R A M 2 計(jì)算機(jī)學(xué)院q方案一：q以內(nèi)部地址少的為主，地址譯碼方案： 用A15A14 A13作譯碼器輸入，則 Y0 和Y1選ROM， Y4選RAM1， Y5選RAM2。 擴(kuò)展圖與連接圖如圖所示。計(jì)算機(jī)學(xué)院 D7 D0 R/W

32、 D7 D0 D7 D0 D7 D0 RO M RAM 1 RAM 2 CPU 16K 8 8K 8 8K 8 A0 A12 A0 A12 A0 A12 A0 A12 CS1 CS2 CS3 M REQ Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 3:8 譯 碼 器 A13 A B C A14 A15 計(jì)算機(jī)學(xué)院q方案二：以內(nèi)部地址多的為主，地址譯碼方案：用A15A14作譯碼器輸入，則Y0 選ROM；Y2選RAM1和RAM2；當(dāng)A13=0時(shí)選RAM1，當(dāng)A13=1時(shí)選RAM2。擴(kuò)展圖與連接圖如圖示。計(jì)算機(jī)學(xué)院 D7D0 R/W D7D0 D7D0 D7D0 ROM RAM1 RAM2 CP

33、U 16K8 8K8 8K8 A0A12 A0A12 A0A12 A0A12 CS1 CS2 CS3 A13 Y0 Y1 Y2 Y3 MREQ 2:4 譯碼器 A14 A B A15 計(jì)算機(jī)學(xué)院q例例3：用16K8的芯片設(shè)計(jì)一個(gè)64K16的存儲(chǔ)器。當(dāng)B=0時(shí)訪問(wèn)16位數(shù)；當(dāng)B=1時(shí)訪問(wèn)8位數(shù)?！鞠嚓P(guān)知識(shí)】存儲(chǔ)器的設(shè)計(jì)，即能按8位訪問(wèn)，又能按16位訪問(wèn) 由于要求存儲(chǔ)器能按字節(jié)訪問(wèn)，即：64K16=128K8=2178，所以地址線需17根，數(shù)據(jù)線為16根。 先設(shè)計(jì)一個(gè)模塊將16K8擴(kuò)展成16K16，內(nèi)部地址為A14A1，如圖所示。計(jì)算機(jī)學(xué)院 設(shè)設(shè)計(jì)計(jì)方方案案真真值值表表 B A0 C D 說(shuō) 明

34、A14A1 0 0 1 1 訪問(wèn)16位數(shù) 16K8 16K8 0 1 0 0 不訪問(wèn) CS1 CS2 1 0 1 0 訪問(wèn)偶存儲(chǔ)體 偶存儲(chǔ)體 奇存儲(chǔ)體 1 1 0 1 訪問(wèn)奇存儲(chǔ)體 單個(gè)模塊的擴(kuò)展圖 由此真值表可得： C A0 D AB0 計(jì)算機(jī)學(xué)院64K16 的存儲(chǔ)器的存儲(chǔ)器需要四個(gè)模塊，因此需用 2：4 譯碼器，譯碼器 的輸出一般是低電平有效，設(shè)經(jīng)反相后的輸出分別為 Y、Y2、Y1、Y0則： CS1、CS2、CS3、CS4、CS5、CS6、CS7、CS8的表達(dá)式分別為 ： CS1YC0 CS3 YC1 CS5 YC2 CS7 YC3 CS2YD0 CS4 YD1 CS6 YD2 CS8 Y

35、D3 計(jì)算機(jī)學(xué)院 D15D0 16 A0 8 8 A14A1 16K8 16K8 C CS1 B D 00 Y0 CS2 8 8 16K8 16K8 CS3 16 A156 2:4 01 Y1 譯 CS4 8 8 碼 16K8 16K8 A16 器 CS5 CPU 10 Y2 CS6 8 8 16K8 16K8 MREQ 11 Y CS7 CS8 R/W =1 計(jì)算機(jī)學(xué)院q例例4：用16K8的芯片設(shè)計(jì)一個(gè)64K32的存儲(chǔ)器。當(dāng)B1B0=00時(shí)訪問(wèn)32位數(shù)；當(dāng)B1B0=01時(shí)訪問(wèn)16位數(shù)；當(dāng)B1B0=10時(shí)訪問(wèn)8位數(shù)； 存儲(chǔ)器的設(shè)計(jì)，即能按8位訪問(wèn)，又能按16位訪問(wèn)，還能按32位訪問(wèn)。q由 于

36、要 求 存 儲(chǔ) 器 能 按 字 節(jié) 訪 問(wèn) ， 即 ：64K32=256K8=2188，所以地址線需18根，數(shù)據(jù)線為32根。計(jì)算機(jī)學(xué)院 A1 5 A2 1 6 K 8 1 6 K 8 1 6 K 8 1 6 K 8 存 儲(chǔ) 體1 存 儲(chǔ) 體2 存 儲(chǔ) 體3 存 儲(chǔ) 體4 CS1 CS2 CS3 CS4 單 個(gè) 模 塊 的 擴(kuò) 展 圖 設(shè)存儲(chǔ)體1選中時(shí)C=1；存儲(chǔ)體2選中時(shí)D=1；存儲(chǔ)體3選中時(shí)E=1；存儲(chǔ)體4選中時(shí)F=1。設(shè)計(jì)方案見(jiàn)表。 計(jì)算機(jī)學(xué)院 B1B0 A1 A0 C D E F 說(shuō) 明 0 0 0 0 1 1 1 1 訪 問(wèn) 32 位 數(shù) 0 0 0 1 0 0 0 0 不 訪 問(wèn) 0

37、 0 1 0 0 0 0 0 不 訪 問(wèn) 0 0 1 1 0 0 0 0 不 訪 問(wèn) 0 1 0 0 1 1 0 0 訪 問(wèn) 16 位 數(shù) 0 1 0 1 0 0 0 0 不 訪 問(wèn) 0 1 1 0 0 0 1 1 訪 問(wèn) 16 位 數(shù) 0 1 1 1 0 0 0 0 不 訪 問(wèn) 1 0 0 0 1 0 0 0 訪 問(wèn) 存 儲(chǔ) 體 1 1 0 0 1 0 1 0 0 訪 問(wèn) 存 儲(chǔ) 體 2 1 0 1 0 0 0 1 0 訪 問(wèn) 存 儲(chǔ) 體 3 1 0 1 1 0 0 0 1 訪 問(wèn) 存 儲(chǔ) 體 4 計(jì)算機(jī)學(xué)院 由此真值表可得 C 、D、E、F 的邏輯表達(dá)式，由于表達(dá)式 較復(fù)雜，在此就不給出了

38、。 64K32 的存儲(chǔ)器需要四個(gè)模塊， 因此需用 2：4 譯碼器，譯碼器的輸出一般是低電平有效， 設(shè)經(jīng)反相后的輸出分別為 Y、Y2、Y1、Y0則 CS1、CS2、CS3、CS4、CS5、CS6、CS7、CS8 、CS9、CS10、 CS11、CS12、CS13、CS14、CS15、CS16的表達(dá)式分別為： CS1YC0 CS5YC1 CS9YC2 CS13YC3 CS2YD0 CS6YD1 CS10YD2 CS14YD3 CS3YE0 CS7YE1 CS11YE2 CS15YE3 CS4YF0 CS8YF1 CS12YF2 CS16YF3 計(jì)算機(jī)學(xué)院 D31D0 32 A0 8 8 8 8 A

39、15A2 10 16K8 16K8 16K8 16K8 CS1 CS2 CS3 CS4 CPU B1 B0 A1 A0 8 8 8 8 00 Y0 16K8 16K8 16K8 16K8 CS5 CS6 CS7 CS8 A16 01 邏 2：4 Y1 譯 輯 8 8 8 8 碼 16K8 16K8 16K8 16K8 A17 器 10 Y2 電 CS9 CS10 CS11 CS12 11 Y 路 M REQ 8 8 8 8 16K8 16K8 16K8 16K8 CS13 CS14 CS15 CS16 R/W 計(jì)算機(jī)學(xué)院二、存儲(chǔ)器的工作周期二、存儲(chǔ)器的工作周期q在與中央處理器連接時(shí)，CPU的時(shí)

40、序與存儲(chǔ)器的讀、寫(xiě)周期之間的配合問(wèn)題是非常重要的。對(duì)于已知的RAM存儲(chǔ)片，讀寫(xiě)周期是已知的。下圖示出RAM芯片的讀周期與寫(xiě)周期的時(shí)序波形圖。計(jì)算機(jī)學(xué)院 tR C tA 地 址 W E DO U T (a ) 讀 周 期 地 址 W E tD W DIN (b ) 寫(xiě) 周 期 tC O C S tW C S TA W tW R tW C 計(jì)算機(jī)學(xué)院1 1、讀周期、讀周期q從給出有效地址后，到讀出所選中單元的內(nèi)容外部數(shù)據(jù)總線上穩(wěn)定地出現(xiàn)所需的時(shí)間tA稱(chēng)為讀出時(shí)間。 q讀周期與讀出時(shí)間是兩個(gè)不同的概念，讀周期時(shí)間tRC表示存儲(chǔ)片進(jìn)行兩次連續(xù)讀操 作時(shí)所必須間隔的時(shí)間，它總是大于或等于讀出時(shí)間。q片選

41、信號(hào)CS必須保持到數(shù)據(jù)穩(wěn)定輸出，tCO為片選的保持時(shí)間。q在讀周期中為WE高電平。計(jì)算機(jī)學(xué)院2、寫(xiě)周期、寫(xiě)周期q要實(shí)現(xiàn)寫(xiě)操作，必須要求片選CS和寫(xiě)命令WE信號(hào)都為低。q要使數(shù)據(jù)總線上的信息能夠可靠地寫(xiě)入存儲(chǔ)器，要求CS信號(hào)與WE信號(hào)相“與”的寬度至少應(yīng)為tW。q為了保證在地址變化期間不會(huì)發(fā)生錯(cuò)誤寫(xiě)入而破壞存儲(chǔ)器的內(nèi)容，信號(hào)在地址變化期間必須為高。q為了保證有效數(shù)據(jù)的可靠寫(xiě)入，地址有效的時(shí)間至少應(yīng)為tWC tAWtWtWR。q為了保證CS和 WE變?yōu)闊o(wú)效前能把數(shù)據(jù)可靠地寫(xiě)入，要求寫(xiě)入的數(shù)據(jù)必須在tDW以前，保證在數(shù)據(jù)總線上已經(jīng)穩(wěn)定。計(jì)算機(jī)學(xué)院q例，下圖是某SRAM的寫(xiě)入時(shí)序圖，其中是讀寫(xiě)命令控制

42、線，當(dāng)線為低電平時(shí)，存儲(chǔ)器按當(dāng)時(shí)地址2450H把數(shù)據(jù)線上的數(shù)據(jù)寫(xiě)入存儲(chǔ)器。 請(qǐng)指出圖(a)寫(xiě)入時(shí)序中的錯(cuò)誤，并畫(huà)出正確的寫(xiě)入時(shí)序圖。計(jì)算機(jī)學(xué)院地 址 2159 2450 2200 數(shù) 據(jù) W E 圖 (a) 寫(xiě) 入 時(shí) 序 解：在線為低電平時(shí)，地址、數(shù)據(jù)都不能再變化，正確的寫(xiě)入時(shí)序圖如圖 (b)。計(jì)算機(jī)學(xué)院地址 2159 2450 2200 數(shù)據(jù) WE 圖 (b) 正確的寫(xiě)入時(shí)序 計(jì)算機(jī)學(xué)院一、提高存儲(chǔ)器工作速度的技術(shù)一、提高存儲(chǔ)器工作速度的技術(shù)q多體交叉存儲(chǔ)器是指存儲(chǔ)體內(nèi)有多個(gè)容量相同的存儲(chǔ)模塊，而且各存儲(chǔ)模塊都有各自獨(dú)立的地址寄存器、譯碼器和數(shù)據(jù)寄存器。各模塊可獨(dú)立進(jìn)行工作。q交叉存取是指

43、各個(gè)模塊的存儲(chǔ)單元交叉編址且存取時(shí)間均勻分布在一個(gè)存取時(shí)間周期內(nèi)。q多個(gè)模塊采用交叉編址，連續(xù)的地址被安排在不同的模塊中。計(jì)算機(jī)學(xué)院二、二、多體交叉存儲(chǔ)器結(jié)構(gòu)多體交叉存儲(chǔ)器結(jié)構(gòu) A B M A R0 M A R1 M A R2 M A R3 0 1 2 3 4 5 6 7 時(shí) M 0 M 1 M 2 M 3 序 控 K+0 K+1 K+2 K+3 制 M D R0 M D R1 M D R2 M D R3 D B 計(jì)算機(jī)學(xué)院三、三、 q大容量的主存儲(chǔ)器可由多個(gè)存儲(chǔ)體組成，每個(gè)存儲(chǔ)體有自己獨(dú)立的讀寫(xiě)線路、地址寄存器和數(shù)據(jù)寄存器，稱(chēng)為“存儲(chǔ)模塊”。q若在M個(gè)模塊上交叉編址 稱(chēng)為模M交叉編址。（參見(jiàn)

44、P125圖4.22)q若存儲(chǔ)器有M個(gè)模塊，每個(gè)模塊容量為L(zhǎng)，各模塊低位交叉編址，連續(xù)分布，第i個(gè)模塊的地址編號(hào)為：q其中：j=0,1,2,L-1; i=0,1,2,M-1)2(mm ijM計(jì)算機(jī)學(xué)院q地址的模四交叉編址如下：模體地址編址序列對(duì)應(yīng)二進(jìn)制地址最低二位M0M1M2M30,4,8,12,4J+0,1,5,9,13,4J+1,2,6,10,14,4J+2,3,7,11,15,4J+3,00011011q一般模塊數(shù)M取2的m次冪，有的機(jī)器采用質(zhì)數(shù)個(gè)模塊。銀河機(jī)的M為31。計(jì)算機(jī)學(xué)院q一般交叉存儲(chǔ)器為了實(shí)現(xiàn)流水線方式存儲(chǔ)，每通過(guò)(為總線傳送周期)時(shí)間延遲后啟動(dòng)下一模塊，應(yīng)滿足Tm， 交叉存儲(chǔ)

45、器要求其模塊數(shù)m，以保證啟動(dòng)某模塊后經(jīng)過(guò)m時(shí)間后再次啟動(dòng)該模塊時(shí)，它的上次存取操作已經(jīng)完成。這樣連續(xù)讀取這樣連續(xù)讀取m m個(gè)字所需要時(shí)間為：個(gè)字所需要時(shí)間為：t tT T(m (m 1) 1) 。計(jì)算機(jī)學(xué)院q例例1 1：設(shè)存儲(chǔ)器容量為32字，字長(zhǎng)64位，模塊數(shù)m4，分別畫(huà)出順序方式和交叉方式組織的存儲(chǔ)器結(jié)構(gòu)和編址示意圖。q解：解：(1) (1) 順序方式順序方式 內(nèi)存地址格式 4 3 2 1 0 模塊 字q存儲(chǔ)器結(jié)構(gòu)和編址示意圖如下圖(a)所示。計(jì)算機(jī)學(xué)院4 3 2 1 0 模 塊 字 譯 碼 器 M0 M1 M2 M3 0 8 16 24 1 9 17 25 譯 2 10 18 26 3 1

46、1 19 27 碼 4 12 20 28 5 13 21 29 器 6 14 22 30 7 15 23 31 數(shù)據(jù)總線(64 位) (a) 順序存儲(chǔ)器 計(jì)算機(jī)學(xué)院q( (2) 2) 交叉方式交叉方式 內(nèi)存地址格式 4 3 2 1 0 字 模塊q存儲(chǔ)器結(jié)構(gòu)和編址示意圖如下圖(b)所示。計(jì)算機(jī)學(xué)院4 3 2 1 0 字 模 塊 譯 碼 器 M0 M1 M2 M3 0 1 2 3 譯 4 5 6 7 8 9 10 11 碼 12 13 14 15 16 17 18 19 器 20 21 22 23 24 25 26 27 28 29 30 31 數(shù) 據(jù) 總 線 (64 位 ) (b) 交 叉 存

47、儲(chǔ) 器 計(jì)算機(jī)學(xué)院q例例2：設(shè)存儲(chǔ)器容量為4M字，字長(zhǎng)32位，模塊數(shù)m = 4，分別用順序方式和交叉方式進(jìn)行組織，存儲(chǔ)周期T = 200ns，數(shù)據(jù)總線寬度32位，總線傳送周期= 50ns。問(wèn)順序存儲(chǔ)器和交叉存儲(chǔ)器的平均存取時(shí)間、帶寬各是多少？q【相關(guān)知識(shí)】 順序方式和交叉方式存儲(chǔ)器的效率計(jì)算機(jī)學(xué)院【解答】q順序存儲(chǔ)器和交叉存儲(chǔ)器連續(xù)讀出m=4個(gè)字的信息總量都是： q = 32位 4 =128位q 順序存儲(chǔ)器和交叉存儲(chǔ)器連續(xù)讀出4個(gè)字所需的時(shí)間分別是： T1 = mT = 4 200ns =800ns = 8 10 7 (S) T2 = T (m1) t =200ns 350ns = 350ns = 3.5 107 (S) 計(jì)算機(jī)學(xué)院q順序存儲(chǔ)器和交叉存儲(chǔ)器的平