集成電路制造流程ppt課件

1、1芯片制造過程2021-04-232集成電路制造流程2021-04-23晶圓- 單晶制備3直拉法拉單晶2021-04-23晶圓- 單晶制備4區(qū)熔法拉單晶 為了得到所需的電阻率的晶體，摻雜資料被加到拉單晶爐的熔體中，純硅的電阻率在2.5X105歐cm. 摻雜濃度在2X1021/m3,電阻率1020歐 cm.2021-04-23晶圓 - 切片5切片磨片倒角得到晶圓2021-04-23晶圓制備 - 外延層硅的外延開展的原因是為了提高雙極器件和集成電路的性能。外延層就是在重摻雜襯底上生長一層輕摻雜的外延層。外延層的作用在優(yōu)化PN結擊穿電壓的同時降低了集電極電阻。在CMOS工藝中器件尺寸的減少將閂鎖效應

2、降到最低。62021-04-23光刻7光刻的本質是把電路構造復制到以后要進展刻蝕和離子注入的硅片上。這些構造首先以圖形的方式制造在掩膜板的玻璃板上，經過紫外光透過掩膜板把圖形轉移到硅片上的光敏薄膜上。2021-04-23光刻光刻運用光敏資料和可控的曝光在硅外表構成三維圖形。光刻的過程是照相、光刻、掩膜、圖形構成過程的總稱?？偟膩碚f，光刻就在將圖形轉移到一個平面的任一復制過程。光刻通常被以為是IC制造中最關鍵的步驟，需求很高的性能才干結合其他工藝獲得高廢品率的最終產品。據(jù)估計光刻本錢在整個硅片加工本錢中幾乎占到1/3.82021-04-23光刻92021-04-23摻雜硅片在生長過程中被摻入了雜

3、質原子，從而構成了P型和N型硅。雜質的類型由制造商決議，在硅片制造過程中，有選擇地引入雜質可以在硅片上產生器件。這些雜質經過硅片上的掩膜窗口，進入硅的晶體構造中，構成摻雜區(qū)。摻雜的工藝分散和離子注入2種方法。102021-04-23摻雜 - 分散硅中固態(tài)雜質的分散需求3個步驟：預淀積、推進推阱、和退火激活雜質。預淀積過程中，硅片被送入到高溫分散爐中，雜質從源轉移到分散爐中，溫度800到1100繼續(xù)1030分鐘，雜質僅進入了硅片很薄的一層。推進：在高溫過程中1000到1250，使淀積的雜質穿過硅晶體，在硅中構成期望的結深。退火：溫度略微升高一點，使雜質原子與硅中原子鍵合，激活雜原子。112021

4、-04-23摻雜 - 離子注入離子注入是一種向硅資料中引入可控數(shù)量的雜質，以改動其電學性能的方法。在現(xiàn)代硅制造過程中有廣泛的運用，其中最主要的用途是摻雜半導體資料，離子注入可以反復控制雜質濃度和深度，在幾乎一切的運用中都優(yōu)于分散。12離子注入機表示圖2021-04-23摻雜 - 離子注入準確控制雜質含量誤差在2%左右, 分散工藝為510%很好的雜質均勻性經過掃描的方法來控制雜質的均勻性對雜質穿透深度有很好的控制經過控制離子束能量控制雜質的穿透深度低溫工藝注入溫度在中溫125下進展高速離子束能穿過薄膜更小的側墻分散，使器件分布間隔更加嚴密，減小柵-源和柵-漏重疊。132021-04-23CVD化

5、學氣候淀積化學氣候淀積是經過氣體的化學反響在硅片外表上淀積一層固體膜的工藝。CVD工藝經常用來淀積1.二氧化硅：用于構成層間介質，淺槽隔離的填充物和側墻。2.氮化硅：用于制造淺槽隔離用的掩膜和硅片最終的鈍化層。3.多晶硅：用于淀積多晶硅柵或多晶硅電阻。142021-04-23N阱分散N阱CMOS工藝中，NMOS位于外延層，而PMOS位于N阱中。晶片熱化后運用N阱掩膜板對外延層上的氧化層上的光刻膠進展光刻，氧化物刻蝕出窗口后，從窗口注入一定劑量的磷離子。高溫推結工藝產生深的輕摻雜N型區(qū)域，稱為N阱。152021-04-23場注入(溝道終止注入)為了制造適用的MOS管，CMOS工藝不斷謹慎的減小閾

6、值電壓。LOCOSlocal oxidation of silicon，部分氧化可以運用厚的場氧來提高后場閾值電壓，防止在場氧下構成反型層。同時可以在場區(qū)下面選擇性注入一些雜質來提高厚場區(qū)的閾值電壓。P區(qū)接受P型的場區(qū)注入，N區(qū)接受N型的溝道注入。在一切場氧生長的地方都需求進展場注入：1、場區(qū)注入時可以確保場氧在較大電壓偏置下不會構成反型層。2、重摻雜下的反偏PN結的反向漏電流很小，確保2個MOSFET不會導通。162021-04-23場氧熱氧化生長熱氧化即經過把硅暴露在高純氧的高溫氣氣氛里完成均勻氧化層的生長。熱氧化分為濕氧氧化和干氧氧化兩種。濕氧氧化：當反響中有水汽參與，即濕氧氧化，氧化速

7、率較快。干氧氧化：假設氧化反響在沒有水汽的環(huán)境里，稱為干氧氧化。172021-04-23場氧熱氧化生長濕氧氧化由于水蒸氣在Si中的分散速度比氧氣快，所以濕氧氧化速度快，氧化膜的質量差。干氧氧化速度慢，但是氧化膜的致密度較好。濕氧氧化普通用于制造場氧，干法氧化用于制造硅柵用的薄氧。182021-04-23柵氧和閾值電壓調整未經調整的PMOS管的閾值電壓在-1.5 V到-1.9 V之間，NMOS能夠在-0.2 V到0.2 V之間。所以在柵氧厚度在0.01 um0.03 um生長后，普通在柵氧區(qū)注入硼來進展閾值電壓調整。工藝線上普通同時對NMOS和PMOS進展閾值電壓調整，將NMOS閾值電壓調整到0

8、.70.8 V，PMOS調整到0.80.9 V阱區(qū)摻雜濃度過高會導致阱區(qū)結電容和襯偏效應更加明顯，閾值電壓調整可以降低阱的摻雜濃度。192021-04-23多晶硅淀積運用多晶硅掩膜也成Poly層光刻淀積多晶硅層，現(xiàn)代工藝足以制造22 nmMay 2，2021的多晶硅柵。柵長的變化直接影響晶體管的跨度，因此對多晶硅的刻蝕成為了CMOS工藝中最關鍵的光刻步驟，也是最有挑戰(zhàn)性的光刻步驟。普通我們把能刻蝕的最小柵長稱為工藝線的特征尺寸。運用SiH4在650下化學氣候淀積多晶硅留意10001250會構成單晶硅對多晶硅層進展磷離子注入，用于減小多晶硅的方塊電阻10-40 / 。202021-04-23源/

9、漏注入運用硼摻雜來構成P+有源區(qū)，用于構成PMOS器件，現(xiàn)代工藝普通運用多晶硅柵來做自對準。P+也用于和P襯底接觸，將襯底置于固定某一定電壓普通為最低電壓，比如地來防止NMOS發(fā)生閂鎖效應latch-up。212021-04-23源/漏注入運用砷離子注入來構成N+有源區(qū)，用于構成NMOS器件，采用多晶硅柵來做自對準。N+也用于來和N阱構成阱接觸，將N阱置于固定某一電壓普通為最高電壓VDD或源端電壓，來防止PMOS發(fā)生閂鎖效應(latch-up).222021-04-23接觸孔完成源/漏注入后，會運用CVD技術在晶圓上覆蓋一層0.25um0.5um的SiO2。然后在需求和金屬接觸的地方打出接觸孔

10、，以便讓金屬層同有源區(qū)或多晶硅構成歐姆接觸。232021-04-23金屬化運用金屬層來進展器件的電氣銜接，金屬早期普通運用鋁資料。由于鋁資料容易發(fā)生電遷移，某些工藝線會運用摻銅的鋁來降低發(fā)生電遷移的能夠性?，F(xiàn)代超深亞微米工藝普通運用銅來進展互連。雙層金屬流程需求5塊掩模版：接觸孔用于和有源區(qū)或多晶硅進展歐姆接觸，金屬一，通孔銜接金屬一和金屬二，金屬二。242021-04-23鈍化層在完成金屬化后，會運用CVD工藝先淀積一層SiO2來做鈍化層，最后再淀積Si3N4進展鈍化，更好隔絕濕氣。252021-04-23工藝擴展雙阱工藝雙層PolyNMOS和PMOS運用不同的閾值電壓調整多層金屬，早期運用

11、一層金屬，漸漸擴展到雙層金屬，0.35um工藝可以提供34層金屬，現(xiàn)代工藝足以提供6層以上的金屬。鎳鉻合金薄膜電阻金屬膜電阻，高方塊電阻阻BiCMOS工藝BCD工藝HVCMOS工藝262021-04-23幅員Layout設計272021-04-23幅員設計282021-04-23幅員設計292021-04-23集成電路設計制造過程302021-04-23集成電路設計制造過程312021-04-23集成電路設計制造過程322021-04-23集成電路設計制造過程332021-04-23集成電路設計制造過程342021-04-23集成電路設計制造過程352021-04-23集成電路設計制造過程36

12、2021-04-23集成電路設計制造過程372021-04-23幅員構造集成電路加工的平面工藝設計 制版 加工 成片芯片的剖面構造38 芯片的剖面構造從平面工藝到立體構造，需求多層掩膜版，所以幅員是分層次的，由多層圖形疊加而成。2021-04-23幅員392021-04-23幅員402021-04-23幅員41N-wellP+ implantPloy 1ContactViaActiveN+ implantMetal 1Metal 22021-04-23幅員422021-04-23幅員1、N阱做N阱的封鎖圖形處，窗口注入構成P管的襯底2 、有源區(qū)做晶體管的區(qū)域G,D,S,B區(qū)，封鎖圖形處是氮化硅

13、掩蔽層，該處不會長場氧化層3 、多晶硅做硅柵和多晶硅連線。封鎖圖形處，保管多晶硅4 、有源區(qū)注入P+,N+區(qū)。做源漏及阱或襯底銜接區(qū)的注入5 、接觸孔多晶硅，分散區(qū)和金屬線1接觸端子。6 、金屬線1做金屬連線，封鎖圖形處保管鋁7 、通孔兩層金屬連線之間銜接的端子8 、屬線2做金屬連線，封鎖圖形處保管鋁432021-04-23幅員1、N阱做N阱的封鎖圖形處，窗口注入構成P管的襯底442021-04-23幅員2 、有源區(qū)做晶體管的區(qū)域G,D,S,B區(qū)，封鎖圖形處是氮化硅掩蔽層，該處不會長場氧化層452021-04-23幅員3 、多晶硅做硅柵和多晶硅連線。封鎖圖形處，保管多晶硅462021-04-23幅員4 、有源區(qū)注入P+,N+區(qū)。做源漏及阱或襯底銜接區(qū)的注入472021-04-23幅員4 、有源區(qū)注入P+ 區(qū)。482021-04-23幅員5 、接觸孔多晶硅，分散區(qū)和金屬線1接觸端子492021-04-23幅員6 、金屬線1做金屬連線，封鎖圖形處保管鋁502021-04-23幅員51反相器的幅員與原理圖對照