微機(jī)原理第5章存儲器系統(tǒng)final-課件

1、第5章 存儲器系統(tǒng)第一節(jié) 概述在現(xiàn)代計(jì)算機(jī)中，存儲器是核心組成部分之一。因?yàn)橛辛怂?，?jì)算機(jī)才具有“記憶”功能，才能把程序及數(shù)據(jù)的代碼保存起來，才能使計(jì)算機(jī)系統(tǒng)脫離人的干預(yù)，而自動完成信息處理的功能。存儲器的性能指標(biāo)有：容量、速度和成本。容量：存儲器系統(tǒng)的容量越大，表明其能夠保存的信息量越多，相應(yīng)計(jì)算機(jī)系統(tǒng)的功能越強(qiáng)；速度：一般情況下，相對于高速CPU，存儲器的存取速度總要慢1-2個數(shù)量級；成本：存儲器的位成本也是存儲器的重要性能指標(biāo)。從整體看，其速度接近高速緩存的速度，其容量接近輔助存儲器的容量，而位成本接近廉價慢速輔存的平均價格。在計(jì)算機(jī)系統(tǒng)中常采用三級存儲器結(jié)構(gòu)內(nèi)存儲器（使用半導(dǎo)體存儲器芯

2、片）Cache存儲器主存儲器(RAM和ROM)外存儲器（軟盤、硬盤、光盤）后備存儲器（磁帶、光盤）外存儲器(輔助存儲器)存儲器分類 隨著計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)的發(fā)展和器件的發(fā)展，存儲器的種類日益繁多，分類的方法也有很多種。按構(gòu)成存儲器的器件和存儲介質(zhì)分類從理論上講，只要有兩個明顯穩(wěn)定的物理狀態(tài)的器件和介質(zhì)都能用來存儲二進(jìn)制信息。磁芯存儲器 (硬盤)半導(dǎo)體存儲器 (內(nèi)存)光電存儲器 (光盤)磁膜，磁泡存儲器 (磁帶)存儲器2) 按存取方式分類RAM(Random Access Memory隨機(jī)存取存儲器)通過指令可以隨機(jī)地、個別地對各個存儲單元進(jìn)行訪問。訪問所需時間基本固定，而與存儲單元地址無關(guān)。計(jì)算機(jī)

3、的內(nèi)存主要采用隨機(jī)存儲器。隨機(jī)存儲器多采用MOS(金屬氧化物半導(dǎo)體)型半導(dǎo)體集成電路芯片制成。易失性。DRAM（動態(tài)隨機(jī)存取存儲器）SRAM（靜態(tài)隨機(jī)存取存儲器）ROM（Read Only Memory只讀存儲器）只能讀出不能寫入的存儲器，它通常用來存放固定不變的程序、漢字字型庫、字符及圖形符號等。由于它和RAM分享主存的地址空間，所以仍屬于主存的一部分。Mask ROM（掩膜ROM）PROM（Programmable ROM）EPROM（Erasable Programmable ROM）Flash ROM（快擦除ROM，或閃速存儲器）3) 按在計(jì)算機(jī)中的作用分類可分為主存(內(nèi)存), 輔存(

4、外存), 緩沖存儲器等。主存速度快，容量小，位價格較高；輔存速度慢，容量大，位價格低；緩沖存儲器用在兩個不同工作速度的部件之間, 在交換信息過程中起緩沖作用半導(dǎo)體存儲器只 讀存儲器ROM隨機(jī)存取存儲器RAM靜態(tài)隨機(jī)存儲器SRAM（高速）動態(tài)隨機(jī)存儲器DRAM（低速）掩膜ROM（Mask ROM）可編程ROM（PROM）可擦除PROM（EPROM）快擦除存儲器（Flash ROM）（用于Cache） （用于主存儲器）（BIOS存儲器）主存儲器RAMROM快擦型存儲器輔助存儲器緩沖存儲器存儲器雙極型半導(dǎo)體存儲器MOS存儲器(動態(tài), 靜態(tài))可編程只讀存儲器PROM可擦除可編程只讀存儲器 EPROM,

5、EEPROM掩膜型只讀存儲器MROM磁盤存儲器磁帶存儲器光盤存儲器一般使用DRAM芯片組成 存儲容量 含義：指存儲器所包含的存儲單元的總數(shù) 單位：MB（1MB220字節(jié)）或GB（1GB230字節(jié)） 每個存儲單元（一個字節(jié)）都有一個地址，CPU按地址對存儲器進(jìn)行訪問 存取時間 含義：在存儲器地址被選定后，存儲器讀出數(shù)據(jù)并送到CPU（或者是把CPU數(shù)據(jù)寫入存儲器）所需要的時間 單位：ns（1ns = 10-9秒）主存儲器存儲器體系結(jié)構(gòu)在微型機(jī)系統(tǒng)中，存儲器是很重要的組成部分，雖然存儲器的種類很多，但它們在系統(tǒng)中的整體結(jié)構(gòu)及讀寫的工作過程是基本相同的。一般情況下，一個存儲器系統(tǒng)由以下幾部分構(gòu)成。1)

6、 基本存儲單元一個基本存儲單元可以存放一位二進(jìn)制信息，其內(nèi)部有兩個穩(wěn)定且互相對立的狀態(tài)，并能夠在外部對其狀態(tài)進(jìn)行識別和改變。雙穩(wěn)電路(高，低電平); 磁化單元(正向，反向)2) 存儲體一個基本存儲單元只能保存一位二進(jìn)制信息，若要存放MN個二進(jìn)制信息，就要用MN個基本存儲單元，它們按一定的規(guī)則排列起來，這些由基本存儲單元所構(gòu)成的陣列稱為存儲體或存儲矩陣。微機(jī)系統(tǒng)的內(nèi)存是按字節(jié)組織的，每個字節(jié)由8個基本的存儲單元構(gòu)成，能存放8位二進(jìn)制信息，CPU把這8位二進(jìn)制信息作為一個整體來進(jìn)行處理。3) 地址譯碼器由于存儲器系統(tǒng)是由許多存儲單元構(gòu)成的，每個存儲單元存放8位二進(jìn)制信息，每個存儲單元都用不同的地址

7、加以區(qū)分。CPU要對某個存儲單元進(jìn)行讀/寫操作，必須先通過地址總線，向存儲器系統(tǒng)發(fā)出所需訪問的存儲單元的地址碼。地址譯碼器的作用是用來接受CPU送來的地址信號,并對它們進(jìn)行譯碼，選擇與地址碼相對應(yīng)的存儲單元，以便對該單元進(jìn)行操作。地址譯碼有兩種方式：單譯碼和雙譯碼。內(nèi)存儲器結(jié)構(gòu)與工作過程示意圖00000000000000000000000000000001存儲單元（8位）地址寄存器地址譯碼器地址總線讀寫控制電路數(shù)據(jù)總線控制總線10110111Write信號內(nèi)存CBAY0Y1Y2Y3Y4Y5Y6Y7000111001010011100101110有n根地址線，最多可選通2n個地址單譯碼：適用于小

8、容量存儲器，存儲器線性排列，以字選擇線來選擇某個字的所有位，特點(diǎn)是譯碼輸出線較多。當(dāng)?shù)刂反a有10根時，有2101024根輸出線，分別控制1024條字選擇線。雙譯碼：存儲器以矩陣的形式排列，將地址線分成兩部分，對應(yīng)的地址譯碼器也是兩部分，即行譯碼器和列譯碼器，行譯碼器輸出行地址選擇信號，列譯碼器輸出列地址選擇信號，行列選擇線交叉處即為選中的內(nèi)存單元。其特點(diǎn)是譯碼輸出線較少，適合于較大的存儲器系統(tǒng)。地址譯碼電路譯碼器A5A4A3A2A1A06301存儲單元64個單元行譯碼A2A1A0710列譯碼A3A4A501764個單元單譯碼雙譯碼雙譯碼可簡化芯片設(shè)計(jì)主要采用的譯碼結(jié)構(gòu)例:將n根地址線分成MN，

9、相應(yīng)的存儲單元為2M2N, 地址選擇線共有2M+2N條, 大大小于2n條2M選擇線2N選擇線4) 片選與讀寫控制信號片選信號用以實(shí)現(xiàn)芯片的選擇，對于一個芯片來說，只有片選信號有效，才能對其進(jìn)行讀寫操作。應(yīng)首先使芯片的片選信號有效(大地址)，才能選擇其中的存儲單元進(jìn)行操作。讀寫控制信號用來實(shí)現(xiàn)對存儲器中數(shù)據(jù)的流向的控制。12345輸出地址地址選通讀信號有效數(shù)據(jù)從內(nèi)存輸出數(shù)據(jù)上數(shù)據(jù)總線12345輸出地址地址選通寫信號有效數(shù)據(jù)進(jìn)入內(nèi)存數(shù)據(jù)從CPU上數(shù)據(jù)總線I/O電路位于系統(tǒng)數(shù)據(jù)總線與被選中的存儲單元之間，用來控制信息的讀出與寫入，必要時，還可包含對I/O信號的驅(qū)動及放大處理功能。5) I/O電路6)

10、 集電極開路或三態(tài)輸出緩沖器為了擴(kuò)充存儲器系統(tǒng)的容量，常常需要將幾片RAM芯片的數(shù)據(jù)線并聯(lián)使用或與雙向的數(shù)據(jù)線相連，這就要用到集電極開路或三態(tài)緩沖器。7) 其他外圍電路對不同類型的存儲器系統(tǒng)，有時需要一些特殊的外圍電路，如動態(tài)刷新電路等。第二節(jié) 讀寫存儲器RAM在微機(jī)系統(tǒng)的工作過程中可以隨時地對其中的各個存儲單元進(jìn)行讀/寫操作。一、 靜態(tài)RAM1) 基本存儲單元T1，T2控制管T3，T4負(fù)載管T1截止，A=1(高電平) T2導(dǎo)通，B=0(低電平)T1導(dǎo)通，A=0(低電平) T2截止，B=1(高電平)雙穩(wěn)電路寫過程X譯碼線為高, T5, T6導(dǎo)通；Y譯碼線為高, T7, T8導(dǎo)通; 數(shù)據(jù)信號從兩

11、邊I/O輸入, 使T1,T2分別導(dǎo)通或截止；T7, T8是公用的，不屬于具體的存儲單元。X, Y譯碼信號消失, 存儲單元狀態(tài)穩(wěn)定保持讀過程X譯碼線為高, T5, T6導(dǎo)通；Y譯碼線為高, T7, T8導(dǎo)通; 數(shù)據(jù)信號從A, B輸出, 送至兩邊的I/O線上，驅(qū)動差動放大器，判斷信號值；4) X, Y譯碼信號消失, 存儲單元狀態(tài)保持不變。2) 靜態(tài)RAM存儲芯片Intel2114Intel2114是一種1K4bit的靜態(tài)存儲芯片，其最基本的存儲單元是六管存儲電路。10位地址線，4位數(shù)據(jù)線。有1024個4bit的存儲單元。4096個基本存儲電路，排列形式為6464，存儲單元的排列形式是6416，6根

12、地址線用于行譯碼，4根用于列譯碼，即每行中每4個基本存儲電路是同一地址，但分別接不同的I/O線。CS為高電平，封鎖與門，使輸入輸出緩沖器高阻，數(shù)據(jù)不能進(jìn)行讀寫操作。CS為低電平，WR為高電平，讀控制線有效，數(shù)據(jù)從存儲器流向數(shù)據(jù)總線。讀控制線寫控制線CS為低電平，WR為低電平，寫控制線有效，數(shù)據(jù)從數(shù)據(jù)總線流向存儲器。Intel 2114引腳圖A0-A9:地址信號,輸入，選通1024個地址單元。I/O0-I/O3:數(shù)據(jù)信號,雙向，每個地址單元4位二進(jìn)制。：片選，低電平有效，有效時才能對芯片操作：讀/寫控制線，低電平時，數(shù)據(jù)由數(shù)據(jù)總線寫入存儲器；高電平時，數(shù)據(jù)由存儲器輸出至數(shù)據(jù)總線。二、 動態(tài)RAM

13、1) 基本存儲單元由T1與C構(gòu)成，當(dāng)C充有電荷，存儲單元為1，反之為0。依靠C的充放電原理來保存信息。寫操作：字選線為高，T1導(dǎo)通，數(shù)據(jù)信息通過數(shù)據(jù)線進(jìn)入存儲單元；讀操作：字選線為高，T1導(dǎo)通，C上的電荷輸出到數(shù)據(jù)線上。電容C上的電荷會泄漏，所以要定時對存儲單元進(jìn)行刷新操作，補(bǔ)充電荷。字選線數(shù)據(jù)線分布電容2) 動態(tài)RAM存儲芯片Intel2164AIntel2164A是一種64K1bit的動態(tài)存儲芯片，其最基本的存儲單元是單管存儲電路。8位地址線，1位數(shù)據(jù)線。存儲單元為641024個，應(yīng)該有16根地址線選擇唯一的存儲單元，由于封裝的限制，該芯片只有8位數(shù)據(jù)線引腳，所以16位地址信息分兩次進(jìn)行接

14、收，相應(yīng)的分別有行選通和列選通加以協(xié)調(diào)，在芯片內(nèi)部，還有8位地址鎖存器對一次輸入的8位地址進(jìn)行保存。由于有8位行地址選擇線，8位列地址選擇線，所以存儲體為256256，分成4個128128的存儲陣列。每個存儲陣列內(nèi)的存儲單元用7位行列地址唯一選擇，再用剩下的1位行列地址控制I/O口進(jìn)行4選1。1/128行、列譯碼器：分別用來接收7位的行、列地址，經(jīng)譯碼后，從128128個存儲單元中選擇出一個確定的存儲單元，以便進(jìn)行讀寫操作。4個存儲單元選中后，經(jīng)過1位行列地址譯碼，通過I/O門選擇1位輸入輸出。由列選通控制輸出行、列時鐘緩沖器：用以協(xié)調(diào)行、列地址的選通信號128讀出放大器：與4個128128存

15、儲陣列相對應(yīng)，接收行地址選通的4128個存儲單元的信息，經(jīng)放大(刷新)后，再寫回原存儲單元。Intel2164A的外部結(jié)構(gòu)A0-A7:地址信號，輸入，分時接收CPU選送的行、列地址。DIN : 數(shù)據(jù)輸入引腳DOUT:數(shù)據(jù)輸出引腳：行地址選通，低電平有效，有效時表明芯片當(dāng)前接收的是行地址。:讀/寫控制線, 低電平時, 寫操作；高電平時, 讀操作。：列地址選通，低電平有效，有效時表明芯片當(dāng)前接收的是列地址。此時， 應(yīng)為低電平。N/C: 未用引腳Intel2164A的工作方式和及其時序關(guān)系：讀操作行地址領(lǐng)先于行選通先有效，行選通后將行地址鎖存，然后列地址上地址線，列地址選通鎖存。讀寫信號為高電平，控

16、制數(shù)據(jù)從存儲單元輸出到DOUT。寫操作：對行、列選通信號要求不變。寫信號先于列選通有效，寫入的數(shù)據(jù)信息必須在列選通有效前送入DIN，且在列選通有效后，繼續(xù)保持一段時間，才能保證數(shù)據(jù)能正確寫入。讀改寫操作：在指令中，常常需要對指定單元的內(nèi)容讀出并修改后寫回到原單元中，這種指令稱為讀改寫指令。如： AND BX, AX ADD SI, BX為了加快操作速度，在動態(tài)存儲器中專門設(shè)計(jì)了針對讀改寫指令的時序，遇到讀改寫指令，存儲器自動用該時序進(jìn)行操作。類似于讀操作和寫操作的結(jié)合，在行選通和列選通同時有效的情況下，寫信號高電平，先讀出，在CPU內(nèi)修改后，寫信號變低，再實(shí)現(xiàn)寫入。刷新操作：由于存儲單元中存儲

17、信息的電容上的電荷會泄漏，所以要在一定的時間內(nèi)，對存儲單元進(jìn)行刷新操作，補(bǔ)充電荷。芯片內(nèi)部有4個128單元的讀放大器，在進(jìn)行刷新操作時，芯片只接收從地址總線上發(fā)來的低7位的行地址，1次從4個128128的存儲矩陣中各選中一行，共4128個單元，分別將其所保存的信息輸出到4個128單元的讀放大器中，經(jīng)放大后，再寫回原存儲單元，這樣實(shí)現(xiàn)刷新操作。由列選通控制輸出低7位高1位在刷新操作中，只有行選通起作用，即芯片只讀取行地址，由于列選通控制輸出緩沖器，所以在刷新時，數(shù)據(jù)不會送到輸出數(shù)據(jù)線DOUT上。由行選通信號把刷新地址鎖存進(jìn)地址鎖存器，則選中的4128個單元都讀出和重寫。列選通信號在刷新過程中無效

18、，所以數(shù)據(jù)不會輸入與輸出。第三節(jié) 只讀存儲器ROM掩膜ROM 掩膜ROM所保存的信息取決于制造工藝，一旦芯片制成后，用戶是無法變更其結(jié)構(gòu)的。這種存儲單元中保存的信息，在電源消失后，也不會丟失，將永遠(yuǎn)保存下去。若地址信號為00，則選中第一條字線，該線輸出為1，若有MOS管與其相連，該MOS管導(dǎo)通，對應(yīng)的位線就輸出為0，若沒有管子與其相連，輸出為1，所以，選中字線00后輸出為0110。同理，字線01輸出為0101?？删幊绦虻腞OM ：PROM如果用戶需要寫入程序，則要通過專門的PROM寫入電路，產(chǎn)生足夠大的電流把要寫入“1”的那個存儲位上的二極管擊穿，就意味著寫入了“1”。讀出的操作同掩膜ROM。

19、這種存儲器在出廠時，存儲體中每條字線和位線的交叉處都是兩個反向串聯(lián)的二極管的PN結(jié)，字線與位線之間不導(dǎo)通，此時，意味著該存儲器中所有的存儲內(nèi)容均為“0”?？刹脸删幊绦虻腞OM ：EPROM首先，柵極浮空，沒有電荷，沒有導(dǎo)電通道，漏源級之間不導(dǎo)電，表明存儲單元保存的信息為“1”。如果在漏源級之間加上+25V的電壓，漏源極被瞬間擊穿，電子通過SiO2絕緣層注入到浮動?xùn)?，浮動?xùn)艃?nèi)有大量的負(fù)電荷。當(dāng)高電壓去除后，由于浮動?xùn)胖車荢iO2絕緣層，負(fù)電荷無法泄漏，在N基體內(nèi)感應(yīng)出導(dǎo)電溝道。浮動?xùn)疟砻飨鄳?yīng)的存儲單元導(dǎo)通，這時存儲單元所保存的信息為“0”。一般情況下，浮動?xùn)派系碾姾刹粫孤?，并且在微機(jī)系統(tǒng)的

20、正常運(yùn)行過程中，其信息只能讀出而不能改寫。如果要清除存儲單元中所保存的信息，就必須將浮動?xùn)艃?nèi)的負(fù)電荷釋放掉。用一定波長的紫外光照射浮動?xùn)牛?fù)電荷可以獲得足夠的能量擺脫SiO2的包圍，以光電流的形式釋放掉，這時，原來存儲的信息也就不存在了。導(dǎo)電溝道浮動?xùn)庞蛇@種存儲單元所構(gòu)成的ROM存儲芯片，在其上方有一個石英玻璃的窗口，紫外線正是通過這個窗口來照射其內(nèi)部電路而擦除信息的，一般擦除信息需用紫外線照射15-20分鐘。EPROM芯片Intel 2716Intel 2716是一種2K8bit的EPROM存儲器芯片，其最基本的存儲單元就是帶有浮動?xùn)诺腗OS管，有11條地址線，8條數(shù)據(jù)線，地址信號采用雙譯碼

21、的方式來尋址存儲單元。相應(yīng)的系列還有：Intel 2732(4K8), 2764(8K8), 27128(16K8) , 27512(64K8) 等。在微機(jī)系統(tǒng)中，該種類型的芯片是常用芯片，通常用來做程序存儲器。x譯碼器：可以對7位行地址進(jìn)行譯碼，共尋址128個單元y譯碼器：可以對4位列地址進(jìn)行譯碼，共尋址16個單元16Kbit存儲陣列：有128行，16列，每個存儲單元有8個基本存儲單元，各存儲1位數(shù)據(jù)信息。128128bit存儲陣列2KB存儲單元Intel 2716的內(nèi)部結(jié)構(gòu)輸出允許和片選和編程邏輯：用以實(shí)現(xiàn)片選和控制信息的讀寫；數(shù)據(jù)輸出緩沖器：實(shí)現(xiàn)對輸出數(shù)據(jù)的緩沖，選中地址的存儲單元中的8

22、位數(shù)據(jù)并行輸出。Intel 2716的外部結(jié)構(gòu)A10-A0: 地址信號輸入，可尋址211=2048(2K)個存儲單元，每個存儲單元內(nèi)包括8個1bit基本存儲單元；D0-D7: 雙向數(shù)據(jù)信號輸入輸出，在常規(guī)電壓(5V)下只能用作輸出，在編程電壓(25V)和滿足一定的編程條件時可作為程序代碼的輸入端；：片選信號輸入，低電平有效，只有片選端為低電平，才能對相應(yīng)的芯片進(jìn)行操作；：數(shù)據(jù)輸出允許信號，輸入，低電平有效，該信號有效時，開啟輸出數(shù)據(jù)緩沖器，允許數(shù)據(jù)信號輸出。VCC: +5V電源，用于在一般情況下的讀(程序)操作；VPP: +25V電源，用于在專用的裝置上寫操作，即在大電壓的作用下將數(shù)據(jù)固化輸入

23、到存儲單元。速度較慢。在輸入的過程中不斷將數(shù)據(jù)讀出進(jìn)行校驗(yàn)。GND: 地Intel 2716的工作方式及操作時序1) 讀方式這是EPROM的主要工作方式，在讀操作的過程中，片選信號和輸出允許信號要同時有效。2) 禁止方式片選信號為低電平，數(shù)據(jù)輸出允許信號為高電平，禁止該芯片輸出，數(shù)據(jù)線為高阻狀態(tài)；3) 備用方式片選信號為高電平，芯片的功耗降低，數(shù)據(jù)輸出端高阻；4) 寫入方式片選信號為低電平，數(shù)據(jù)輸出允許信號為高電平，VPP接25V，將地址碼及該地址欲固化寫入的數(shù)據(jù)分別送到地址線和數(shù)據(jù)線上，待信號穩(wěn)定后，在片選端輸入一寬度為50ms的正脈沖，即可寫入一個存儲單元的信息。5) 校驗(yàn)方式在編程過程中

24、，為了檢查編程時寫入的數(shù)據(jù)是否正確，通常在編程的過程中包含校驗(yàn)操作。在一個字節(jié)的編程完成后，電源接法不變，但數(shù)據(jù)輸出允許信號為低電平，則同一單元的數(shù)據(jù)就在數(shù)據(jù)線上輸出，這樣就可與輸入數(shù)據(jù)相比較，來校驗(yàn)編程的結(jié)果是否正確。電可擦除可編程ROM ( Electronic Erasible Programmable ROM ) EEPROM E2PROM原理與EPROM類似，當(dāng)浮動?xùn)派蠜]有電荷時，漏源極不導(dǎo)電，數(shù)據(jù)信息為“1”，當(dāng)浮動?xùn)艓想姾?，漏源極導(dǎo)通，數(shù)據(jù)信息為“0”。在第一級浮動?xùn)派厦嬖黾恿说诙壐訓(xùn)?，?dāng)VG電壓為正，電荷流向第一級浮動?xùn)?編程)，當(dāng)VG電壓為負(fù)，電荷從浮動?xùn)帕飨蚵O(擦除

25、)，這個過程要求電流極小，可用普通電源(5V)供給VG。另外，EEPROM擦除可以按字節(jié)分別進(jìn)行，即改寫某一地址中的數(shù)據(jù)，字節(jié)的編程和擦除需10ms，可以進(jìn)行在線編程寫入?？觳列痛鎯ζ?Flash Memory)快擦型存儲器是不用電池供電的、高速耐用的非易失性半導(dǎo)體存儲器，但價格較貴?？觳列痛鎯ζ骶哂蠩EPROM的特點(diǎn)，又可在計(jì)算機(jī)內(nèi)進(jìn)行擦除和編程，它的讀取時間與DRAM相似，而寫時間與磁盤驅(qū)動器相當(dāng)?？觳列痛鎯ζ骺纱鍱EPROM，在某些應(yīng)用場合還可取代SRAM，尤其是對于需要配備電池后援的SRAM系統(tǒng)，使用快擦型存儲器后可省去電池?？觳列痛鎯ζ鬟€可用于激光打印機(jī)、條形碼閱讀器、各種一起設(shè)備

26、易記計(jì)算機(jī)的外部設(shè)備中。第四節(jié) 存儲器芯片擴(kuò)展及其與CPU的連接1、存儲器芯片擴(kuò)展單個芯片不能滿足字長(單個存儲單元的位數(shù))或存儲單元個數(shù)的要求時，需要多個芯片組合以滿足要求。位擴(kuò)展字?jǐn)U展。位擴(kuò)充2114（1）A9-A0I/O4-I/O1片選D3-D0D7-D4A9-A02114（2）A9-A0I/O4-I/O1CECE地址線對應(yīng)相連片選端對應(yīng)相連數(shù)據(jù)線單獨(dú)引出地址擴(kuò)充（字?jǐn)U充）片選端D7D0A19A10A9A0（2）A9A0D7D0CE（1）A9A0D7D0CE譯碼器00000000010000000000地址線對應(yīng)相連數(shù)據(jù)線對應(yīng)相連片選信號單獨(dú)引出2、 存儲器芯片與CPU的連接CPU對存儲

27、器進(jìn)行讀寫操作，首先要由地址總線給出存儲器的存儲單元的地址信號，再由CPU發(fā)出相應(yīng)的讀寫信號，最后才能在數(shù)據(jù)總線上進(jìn)行信息交流，因此，連接有三部分：地址線的連接；數(shù)據(jù)線的連接；控制線的連接。在連接中考慮的問題：1) CPU總線的負(fù)載能力一般輸出線的直流負(fù)載能力為帶一個TTL負(fù)載，故在小型系統(tǒng)中，CPU可以直接與存儲器相連，而在較大的系統(tǒng)中，一般需要連接緩沖器做中介。2) CPU的時序和存儲器的存取速度的配合問題考慮CPU和存儲器的讀寫速度，必要時需設(shè)計(jì)電路使CPU加上固定的延時周期TW 。3) 存儲器的地址分配和片選問題在一個大型的系統(tǒng)中，存儲器往往要由多片存儲器芯片組成，要通過片選信號來合理

28、設(shè)置每一片存儲器芯片地址。4) 控制信號的連接不同的存儲器芯片控制信號的定義各不相同，正確連接控制信號才能正確啟動讀寫周期，使存儲器正常工作。常用的控制信號有RD, WR, WAIT等。3、 存儲芯片片選端的譯碼存儲系統(tǒng)常需利用多個存儲芯片擴(kuò)充容量也就是擴(kuò)充了存儲器地址范圍進(jìn)行“地址擴(kuò)充”，需要利用存儲芯片的片選端對多個存儲芯片（組）進(jìn)行尋址這個尋址方法，主要通過將存儲芯片的片選端與系統(tǒng)的高位地址線相關(guān)聯(lián)來實(shí)現(xiàn)這種擴(kuò)充簡稱為“地址擴(kuò)充”或“字?jǐn)U充”(1) 片選端常有效A19A15A14A0 全0全1D7D027256EPROMA14A0CE令芯片（組）的片選端常有效，不與系統(tǒng)的高位地址線發(fā)生聯(lián)

29、系芯片（組）總處在被選中的狀態(tài)雖簡單易行、但無法再進(jìn)行地址擴(kuò)充，擴(kuò)展時會出現(xiàn)“地址重復(fù)”(2) 譯碼和譯碼器譯碼：將某個特定的“編碼輸入” 翻譯為唯一“有效輸出的過程譯碼電路可以使用門電路組合邏輯譯碼電路更多的是采用集成譯碼器常用的2:4譯碼器：74LS139常用的3:8譯碼器：74LS138常用的4:16譯碼器：74LS154門電路譯碼A1A0F0 F1 F2 F3A19A18A17A16A15（b）（a）A0Y0Y1Y(2) 譯碼和譯碼器譯碼器74LS13812345678910111213141516ABCE3Y7GNDY6Y5Y4Y3Y2Y1Y0Vcc74LS138引腳圖E1E2Y0Y

30、1Y2Y3Y4Y5Y6Y7E3E2E1CBA74LS138原理圖(2) 譯碼和譯碼器74LS138連接示例E3E2E1CBAY0Y1Y2Y3Y4Y5Y6Y774LS1385VA19A18A17A16A15(2) 譯碼和譯碼器74LS138功能表片選輸入編碼輸入輸出E3 E2 E1C B AY7 Y01 0 00 0 011111110（僅Y0*有效）0 0 111111101（僅Y1*有效）0 1 011111011（僅Y2*有效）0 1 111110111（僅Y3*有效）1 0 011101111（僅Y4*有效）1 0 111011111（僅Y5*有效）1 1 010111111（僅Y6*有

31、效）1 1 101111111（僅Y7*有效）非上述情況11111111（全無效）(2) 譯碼和譯碼器 全譯碼所有的系統(tǒng)地址線均參與對存儲單元的譯碼尋址包括低位地址線對芯片內(nèi)各存儲單元的譯碼尋址（片內(nèi)譯碼），高位地址線對存儲芯片的譯碼尋址（片選譯碼）采用全譯碼，每個存儲單元的地址都是唯一的，不存在地址重復(fù)譯碼電路可能比較復(fù)雜、連線也較多全譯碼示例A15 A14A13A16CBAE3138 2764A19A18A17A12-A0CEY6E2E1IO/M1C000H1DFFFH全0全10 0 0 1 1 1 00 0 0 1 1 1 0地址范圍A12-A0A19A18A17A16A15A14 A1

32、3或門 1 1 1 1 0 0 0 Y16 F000H-FFFFH A15 A14 A13 A 12 A11 A10-A0 地 址范圍 0 0 0 0 0 0 0 Y1 0000H-0FFFH 0 0 0 1 0 0 0 Y2 1000H-1FFFH 0 0 1 0 0 0 0 Y3 2000H-2FFFH 1 1 0 1 0 0 0 Y14 D000H-DFFFH 1 1 1 0 0 0 0 Y15 E000H-EFFFH 存儲器16地址范圍存儲器1地址范圍存儲器2地址范圍存儲器3地址范圍存儲器15地址范圍 部分譯碼只有部分（高位）地址線參與對存儲芯片的譯碼每個存儲單元將對應(yīng)多個地址（地址重

33、疊），需要選取一個可用地址可簡化譯碼電路的設(shè)計(jì)，但系統(tǒng)的部分地址空間將被浪費(fèi)，且地址空間不連續(xù)。部分譯碼示例138A17 A16A11A0A14 A13A12(4)(3)(2)(1)2732273227322732CBAE3E2E1IO/MCECECECEY0Y1Y2Y3A19 A15A14 A12A11A0一個可用地址123410101010000001010011全0全1全0全1全0全1全0全120000H20FFFH21000H21FFFH22000H22FFFH23000H23FFFH 例：用8片Intel6116(2K8)組成16K8位的存儲器系統(tǒng)。求每塊芯片的地址范圍。2KB (1

34、)2KB (2)2KB (8)譯碼器CSCSCSY0Y1Y7A0-A10地址總線數(shù)據(jù)總線D0-D7A15-A11中任三根.(3) 線選譯碼只用少數(shù)幾根高位地址線進(jìn)行芯片的譯碼，且每根負(fù)責(zé)選中一個芯片（組），雖構(gòu)成簡單，但地址空間嚴(yán)重浪費(fèi)必然會出現(xiàn)地址重疊 一個存儲單元會對應(yīng)多個地址地址空間不連續(xù)線選譯碼示例A14A12A0A13(1)2764(2)2764 CECEA19- A15A14 A13A12-A0一個可用地址121 00 1全0-全1全0-全104000H-05FFFH02000H-03FFFH切記： A14 A1300的情況不能出現(xiàn)00000H-01FFFH的地址不可使用例：用5片

35、Intel6116(2K8)組成10K8位的存儲器系統(tǒng)。求每塊芯片的地址范圍。RAM2KBRAM2KBRAM2KBCSCSCSCSCSA11A12A13A14A15D0-D7A0-A10數(shù)據(jù)總線地址總線（3）（4）（5）RAM2KBRAM2KB（1）（2）線選法存儲器1地址范圍 1 1 1 1 0 0 0 F000H 1 1 1 0 1 1 1 EFFFH 1 1 0 1 1 1 1 CFFFH 1 1 1 0 1 0 0 E800H 1 1 0 1 1 0 0 C800H 1 0 1 1 1 0 0 B800H 1 0 1 1 1 1 1 BFFFHA15 A14 A13 A 12 A11

36、A10-A0 地 址范圍 0 1 1 1 1 0 0 7800H 0 1 1 1 1 1 1 7FFFH 1 1 1 1 0 1 1 F7FFH存儲器2地址范圍存儲器3地址范圍存儲器4地址范圍存儲器5地址范圍線選法A19 A18 A17 A16 A15 A14 A13 A 12 A11 A10-A0 地 址范圍 ? 0 1 1 1 1 0 0 ?7800H? 0 1 1 1 1 1 1 ?7FFFH ? 1 0 1 1 1 0 0 ?B800H ? 1 0 1 1 1 1 1 ?BFFFH ? 1 1 0 1 1 0 0 ?C800H ? 1 1 0 1 1 1 1 ?CFFFH ? 1 1

37、1 0 1 0 0 ?E800H ? 1 1 1 0 1 1 1 ?EFFFH ? 1 1 1 1 0 0 0 ?F000H ? 1 1 1 1 0 1 1 ?F7FFH例：用256*4的片子組成1k*8的存儲器 。需 8 個芯片,地址線需10根;數(shù)據(jù)線需8 根 控制線 WR圖 用2564位的芯片組成1K8 RAM的方框圖A8A9A0A7D0D7地址線數(shù)據(jù)線A0 CE 4 I/OA0 CE 32564A7 I/OA0 CE 6 I/OA0 CE 52564A7 I/OA0 CE 8 I/OA0 CE 72564A7 I/OA0 CE 2 I/OA0 CE 12564A7 I/O譯碼器4、 存儲

38、器芯片的擴(kuò)展1) 存儲器芯片的位擴(kuò)充如果CPU的數(shù)據(jù)線為8位，而存儲器的一個存儲單元中只有4bit數(shù)據(jù)，這時，就要用兩片這樣的存儲芯片通過位擴(kuò)充的方式滿足CPU系統(tǒng)的要求。例：用1K4的2114芯片構(gòu)成1K8的存儲器系統(tǒng)分析：1K4有10根地址線，4根數(shù)據(jù)線，而要求的存儲器系統(tǒng)1K8需要有10根地址線，8根數(shù)據(jù)線，所以，用2片2114組成，其地址線一一對應(yīng)接在一起，數(shù)據(jù)線則分高4位低4位分別接在系統(tǒng)的數(shù)據(jù)線上，2片2114地址一樣。第1步：將存儲器芯片的10根地址線連接在一起，并與CPU的低位地址一一相連。第2步：將1號芯片的4位數(shù)據(jù)線與CPU的低4位連接，將2號芯片的4位數(shù)據(jù)線與CPU的高4

39、位連接，形成8位數(shù)據(jù)線第3步：將1號芯片和2號芯片的讀寫控制線相連，并與CPU的WR(寫有效)相連。存儲器地址分配片1與片2的地址是一樣的，對CPU來說，當(dāng)A10,A11均為0時，Y0有效，即片選有效，選中這兩片存儲器。地址碼地址范圍A15A12A11A10A9A8A0000000000H000010001H0011103FFH第4步：用CPU的高端地址譯碼產(chǎn)生片選信號，同時，用CPU的M/IO信號控制譯碼器輸出，只有當(dāng)執(zhí)行讀寫存儲器的指令時片選才有效。2) 存儲器芯片的字?jǐn)U充存儲器芯片內(nèi)每個存儲單元的位數(shù)滿足存儲器數(shù)據(jù)線的要求，但每個芯片的容量不夠，這時，也需要多片芯片連接，合成一個大的存儲

40、系統(tǒng)。例：用2K8的2716組成8K8的存儲器系統(tǒng)。分析：2K8有11根地址線，8根數(shù)據(jù)線，而要求的存儲器系統(tǒng)8K8需要有13根地址線，8根數(shù)據(jù)線，所以，用4片2716組成，其低位地址線、數(shù)據(jù)線一一對應(yīng)接在一起，而CPU的高2位地址作為譯碼器的輸入信號，譯碼器輸出4位線分別連接4個芯片的片選端，使4個芯片的地址范圍不重復(fù)。第1步：將存儲器芯片的11根地址線連接在一起，并與CPU的低11位地址一一相連；將存儲器的8位數(shù)據(jù)線一一相連，并與CPU的數(shù)據(jù)總線連接在一起。第2步：將存儲器芯片的讀允許OE線連接在一起，并與CPU的讀控制線RD相連；第3步：將CPU的2根高位地址線經(jīng)過譯碼產(chǎn)生4種輸出分別控

41、制4片2716的片選端，使其分占不同的存儲空間；同時用CPU的M/IO信號控制譯碼器輸出，只有當(dāng)進(jìn)行存儲器操作時，選中的地址空間才有效。存儲器地址分配存儲器的地址線一致，所不同的只有片選端。A12,A11A10A9A8,A7A6A5A4,A3A2A1A02716(1)00000000000000000H000000000010001H000000000100002H1111111111007FEH1111111111107FFHA12,A11A10A9A8,A7A6A5A4,A3A2A1A02716(2)01000000000000800H000000000010801H00000000010

42、0802H111111111100FFEH111111111110FFFHA12,A11A10A9A8,A7A6A5A4,A3A2A1A02716(3)10000000000001000H000000000011001H000000000101002H1111111111017FEH1111111111117FFHA12,A11A10A9A8,A7A6A5A4,A3A2A1A02716(4)11000000000001800H000000000011801H000000000101802H111111111101FFEH111111111111FFFH總結(jié)：存儲器地址范圍2716(1)0000H-07FFH2716(2)0800H-0FFFH2716(3)1000H-17FFH2716(4)1800H-1FFFH每一片的地址范圍是2K，地址低11位完全一致，片選的不同高位地址不同，從而分占不同的地