電工復(fù)習(xí)練習(xí)題

1、【例1】將轉(zhuǎn)換成十進制數(shù)解： 【例2】求解： 2 51 余 數(shù) 2 25 1 低位 2 12 1 2 6 0 2 3 0 2 1 1 0 1 高位 【例3】用代數(shù)法求的最簡與或式。解： 【例9】求的最簡與或式。解：這種類型的題目，一般首先對是非號下的表達式化簡，然后對整個表達式化簡。故：【例4】 用卡諾圖法求的最簡與或式。解： 的卡諾圖及卡諾圈畫法如圖1.1所示所得最簡與或式為 注意：卡諾圖左上角的變量分布根據(jù)不同的習(xí)慣有不同的寫法，如另一種寫法為CD/AB，對于這種寫法，卡諾圖中填1的方格也要相應(yīng)改變?yōu)槿鐖D1.2所示。圖1.1 的卡諾圖 圖1.2 的另一種卡諾圖 初學(xué)者常常犯這樣的錯誤，在畫

2、卡諾圖時，變量的分布按圖1.2中的式樣填寫成CD/AB，而在方格中填“1”時，卻按圖1.1的樣式填寫，因而導(dǎo)致錯誤的結(jié)果。按照習(xí)慣，在畫卡諾圖時，從左上角到右上角，變量A、B、C、D排列的順序與函數(shù)括號中的排列一致，或與真值表上的變量排列一致?！纠?】 求的最簡與或式。解： 的卡諾圖及卡諾圈畫法如圖1.3所示。所得最簡與或式： 注意：對同一個函數(shù)的卡諾圖，有時存在不同的卡諾圈畫法，因而所得的最簡與或式的表達式不是唯一的，但不同表達式中與項的數(shù)目應(yīng)該是相同的。例如：此題的另一種卡諾圈畫法如圖1.4所示。 根據(jù)卡諾圖后一種卡諾圈的畫法，所得最簡與或式為 從上述的兩種最簡與或式中可知，它們的與項數(shù)目

3、相同，化簡程度一樣，都是正確的答案。【例6】 求的最簡與或式。解： 這是利用無關(guān)最小項化簡邏輯函數(shù)的例題，的卡諾圖及卡諾圈畫法如圖1.5所示。所得最簡與或式：1 00 01 11 10CDAB00011110 11 1 11 注意：最小項所對應(yīng)方格中的既可看成1，也可看成0，由于它對擴大圈1無幫助，故可把它看成0而不圈它，如果圈它，就達不到化簡的效果。圖1.5 的卡諾圖圖1.4 卡諾圖后一種卡諾圈的畫法圖1.3 的卡諾圖 第二章【例3】 電路如圖2-3(a)、(b)、(c)、(d)所示，試找出電路中的錯誤，并說明為什么。 圖2-3 電路圖解 ：圖(a)：電路中多余輸入端接“1”是錯誤的，或門有

4、一個輸入為1，輸出即為1。圖(b)：電路中多余輸入端接“0”電平是錯誤的，與門輸入有一個為0，輸出即為0。圖(c)：電路中兩個與門輸出端并接是錯誤的，會燒壞器件。因為當兩個與非門的輸出電平不相等時，兩個門的輸出級形成了低阻通道，使得電流過大，從而燒壞器件。圖(d)：電路中兩OC門輸出端雖能并接，但它們沒有外接電阻至電源，電路不會有任何輸出電壓，所以是錯誤的。圖3-4 題3-1電路圖【例3-1】分析圖3-4所示電路的邏輯功能。解：該電路有四個輸出函數(shù)，根據(jù)電路圖可以得到：；由邏輯表達式可以看出：、是一位半加器的輸出，、是一位全加器的輸出。所以，圖3-4所示電路是兩個兩位二進制數(shù)與作加法的運算電路

5、。圖3-5 題3-2電路圖【例3-2】 組合電路如圖3-5所示，試寫出函數(shù)表達式和分析邏輯功能。解：A、B、是原始變量，最后的輸出函數(shù)F和C的函數(shù)表達式為： 可以看出，該電路的邏輯功能是一位全加器?！纠?-3】 一個組合邏輯電路有兩個控制信號和，要求：(1)時， (2) 時，(3) 時， (4) 時，試設(shè)計符合上述要求的邏輯電路。解：首先，列出函數(shù)F的真值表。把控制信號、與變量A、B都視為所求電路中的輸入變量。變量在真值表中的排列由高位到低位的順序是。真值表如表3-1所示。然后，畫出函數(shù)F的卡諾圖，如圖3-6所示。化簡后得到函數(shù)F的最簡與或式為最后，畫出電路圖。由于題中沒有限定門器件的種類，也

6、沒有限定只使用原變量，所以在畫電路時就直接根據(jù)F邏輯式的需求使用與門、或門完成。電路圖如圖3-7所示。表3-1 例3-3真值表ABF00000000110010100110010010101101101011101000110010101001011011000110101110011111圖3-6 例3-3卡諾圖11 00 01 11 10ABC2C100011110 11 1 11 圖3-7 例3-3電路圖 【例3-4】請用3-8線譯碼器譯碼器和少量門器件實現(xiàn)邏輯函數(shù)3-8線譯碼CBA圖3-8 由譯碼器構(gòu)成函數(shù)F。解：從表中可知，對F進行變換可得：由譯碼器構(gòu)成的函數(shù)F的電路圖如圖3-8所示

7、。【例4-1】 設(shè)主從J-K觸發(fā)器的原狀態(tài)為1，按照圖4-3(a)所給出的J、K、CP輸入波形，畫出觸發(fā)器Q端的工作波形。解： 【關(guān)鍵點】此題的特點在于激勵信號K的某些跳變與CP脈沖的跳變發(fā)生在同一時刻，所以必須了解：Q次態(tài)波形時取決于CP脈沖下降沿前一刻的J、K值而不是取決于CP脈沖下降沿時刻的J、K值。畫波形時，從第1個CP脈沖開始分析，看它的下降沿前一時刻的J、K為何值，再依據(jù)J-K觸發(fā)器真值表所述的功能，確定Q的次態(tài)，也就是CP脈沖下降沿觸發(fā)以后Q的新狀態(tài)。【具體分析】1、為了便于說明，首先將CP脈沖從到編號； 2、第個CP脈沖下降沿前一刻，J、K同為1，經(jīng)CP脈沖觸發(fā)后Q必然翻轉(zhuǎn)，所

8、以在第1個CP脈沖下降沿后Q由1變?yōu)?。3、第個CP脈沖下降沿前一刻，J=1、K=0，經(jīng)CP脈沖觸發(fā)后Q置1，所以在第個CP脈沖下降沿后Q由0變?yōu)?。 圖4-3 例4-1時間波形圖4、第個CP脈沖下降沿前一刻，J=K=0，經(jīng)CP脈沖觸發(fā)后Q保持不變，所以在第個CP脈沖下降沿后Q仍然為1。5、第個CP脈沖下降沿前一刻，J=K=1，經(jīng)CP脈沖觸發(fā)后Q翻轉(zhuǎn)，所以在第個CP脈沖下降沿后Q由1變?yōu)?。6、第個CP脈沖下降沿前一刻，J=K=0，經(jīng)CP脈沖觸發(fā)后Q保持不變，所以在第個CP脈沖下降沿后Q仍然為0。故該題Q的工作波形如圖4-3(b)所示。 【例4-2】 設(shè)主從J-K觸發(fā)器的原狀態(tài)為0，輸入波形如

9、圖4-4(a)所示，試畫出Q端的工作波形。解 ： 【關(guān)鍵點】該例題要求讀者不但熟悉J-K觸發(fā)器的真值表，還應(yīng)熟悉、的異步置0、置1的功能。畫波形時，應(yīng)首先考慮、的直接置0、置1的作用。所謂直接置0置1，是指不考慮CP脈沖的作用，也不考慮所有激勵信號J、K的作用，只要，觸發(fā)器Q就為0；而只要()，觸發(fā)器Q就為1。只有當時，才分析CP、J、K對觸發(fā)器Q的作用?！揪唧w分析】圖4-4 例4-2時間波形圖1、為了便于說明，首先將CP脈沖從到編號，已知Q起始狀態(tài)為0； 2、第個CP脈沖期間，()，Q置0，Q保持不變?nèi)詾?。3、第個CP脈沖期間，()，Q置1，使Q由0變?yōu)?。4、第個CP脈沖到來時，該CP脈

10、沖有效，因在它的下降沿前一時刻，所以在第個CP脈沖下降沿以后，Q翻轉(zhuǎn)，由1變?yōu)?。5、第個CP脈沖期間，、，Q置1，使Q由0變?yōu)?；6、第個CP脈沖期間，、，考慮到J=K=1，經(jīng)CP脈沖觸發(fā)后Q應(yīng)該在第個CP脈沖的下降沿翻轉(zhuǎn)為0，但是，在第個CP脈沖的下降沿、，Q置1；所以在第個CP脈沖下降沿后Q仍然為1。7、第個CP脈沖期間，、，Q置0；使Q由1變?yōu)?；最后，Q的時間波形圖如圖4-4（b）所示。 【例4-3】 電路圖如圖4-5(a)所示，輸入信號CP、RD和D如圖4-5(b)所示，試畫出，的波形。（C）圖4-5 例題4-3的電路與時間波形圖解： 【關(guān)鍵點】首先要找出電路中兩個觸發(fā)器之間的輸入

11、、輸出的關(guān)系。有，而的狀態(tài)與后者無關(guān)。所以要先畫波形，然后將作為觸發(fā)器(2)的激勵信號，畫 波形。其次要注意到兩個不同類型的觸發(fā)器的狀態(tài)翻轉(zhuǎn)是在CP脈沖的不同時刻。 的翻轉(zhuǎn)對應(yīng)CP脈沖的上升沿，的翻轉(zhuǎn)對應(yīng)CP脈沖的下降沿。另外圖中JK觸發(fā)器的端懸空，一般輸入端懸空就表示接“1”。【具體分析】1、為了便于說明，首先將CP脈沖從到編號；在圖(b)中，一開始就為0，所以，起始狀態(tài)都為0。此后，一直保持為1，那么后面的6個CP脈沖都是有效觸發(fā)。2、第個CP脈沖上升沿前一時刻，D=1，經(jīng)CP脈沖觸發(fā)后，由01。3、第個CP脈沖上升沿前一時刻，D=1，保持不變?nèi)匀粸?；值得特別注意的是第2個CP脈沖上升沿

12、正對應(yīng)著由10，是否也立即由10呢？以往常有初學(xué)者認為 也立即由10。其實繼續(xù)為1，保持到第3個CP脈沖上升沿以后才由10。對第4個CP脈沖上升沿處的分析也是這樣。此處，由01，而 并不立即變化，而是在第5個CP脈沖上升沿以后，才由10。這種滯后的響應(yīng)正是D觸發(fā)器的特征。畫時，注意到就是的值，而，根據(jù)CP脈沖下降沿觸發(fā)的特點，由真值表確定次態(tài)，分析如前面例題所述。最后，的工作波形如圖4-5(c)所示。【例4-4】 電路和輸入波形CP、A如圖4-6(a)、(b)所示，設(shè)起始狀態(tài)，試畫出、B、C的輸出波形。解： 該電路在兩個觸發(fā)器的基礎(chǔ)上增加了組合電路。因為組合電路的特點是即刻的輸出僅取決于即刻的

13、輸入。所以組合電路的輸出波形僅依據(jù)輸出函數(shù)的邏輯方程來畫。根據(jù)圖4-6(a)，B、C的邏輯方程為 ，由上式可知，只有先畫出時序電路的輸出、的波形以后，才能畫出B、C的波形。注意到，所以在畫、波形時又要求先畫波形、后面波形。畫、波形時對D觸發(fā)器的分析如前面所述，從第1個CP脈沖開始分析，針對每個CP脈沖的上升沿，辯認D輸入，再按確定次態(tài)。最后得到輸出波形如圖4-6(c)所示。分析圖5.3所示電路的邏輯功能，檢查電路能否自啟動。解：（1）方程式時鐘方程：驅(qū)動方程：圖5.3例5.1邏輯電路圖（5.1）狀態(tài)方程：（5.2）狀態(tài)轉(zhuǎn)換表（見表5.3）表5.3例5.1的狀態(tài)轉(zhuǎn)換真值表CPQ2nQ1nQ0nQ

14、2n+1Q1n+1Q0n+110001002100010301000140010001111110211010131011004011010(3)畫出狀態(tài)轉(zhuǎn)換圖（見圖5.4）Q2Q1Q0000100101110111001010011圖5.4邏輯電路的狀態(tài)轉(zhuǎn)換圖（4）檢查自啟動。經(jīng)查，電路有111、110、101、011四個無效狀態(tài)如圖5.2所示，電路能夠啟動。（5）時序圖（見圖5.5）54321 CP Q1 Q2 Q3圖5.5例5.1邏輯電路的時序圖（6）功能說明：圖5.1邏輯電路是一個同步四進制計數(shù)器。例5.2試分析圖5.6所示電路，并說明其邏輯功能。圖5.6例5.2邏輯電路圖解：（1）驅(qū)

15、動方程： (5.3) (2)狀態(tài)方程：（5.4）（3）狀態(tài)表（見表5.4） 表5.4 例5.2的狀態(tài)表（4）狀態(tài)圖（見圖5.7）圖5.7例5.2的狀態(tài)圖圖5.8例5.2的時序圖（5）時序圖（見圖5.8）（6）功能說明：圖5.6電路是同步六進制加法計數(shù)器。例5.6設(shè)計一個七進制加法計數(shù)器。要求：（1）用最少的JK邊沿觸發(fā)器和少量與非門實現(xiàn)。（2）利用集成電路芯片74LS160和反饋清零法實現(xiàn)（異步清零）圖5.16圖5.13修改后可自啟動邏輯電路（3）利用集成電路芯片74LS160和反饋置數(shù)法實現(xiàn)（同 步置數(shù)）解：（1）用最少的JK邊沿觸發(fā)器和少量的與非門實現(xiàn) = 1 * GB3 計數(shù)器的狀態(tài)圖用

16、3位二進制編碼。則電路狀態(tài)轉(zhuǎn)換圖如下圖5.17所示圖5.17例5.6狀態(tài)轉(zhuǎn)換圖 = 2 * GB3 畫出圖5.17所對應(yīng)的卡諾圖，見圖5.18圖5.18例5.6的狀態(tài)轉(zhuǎn)換卡諾圖 從上圖中求得狀態(tài)方程如下：（5.12）JK觸發(fā)器的驅(qū)動方程圖5.19用JK觸發(fā)器構(gòu)成的七進制計數(shù)器（5.13） = 3 * GB3 畫邏輯電路圖，如圖5.19所示，經(jīng)檢查電路能夠自啟動。圖5.19例5.6的邏輯電路圖（2）用集成電路芯片74LS160的反潰歸零法實現(xiàn)，電路如圖5.20所示圖5.21用同步置數(shù)法實現(xiàn)七進制加法計數(shù)器圖5.20用異步清零法實現(xiàn)七進制加法計數(shù)器（3）用74LS160和同步置數(shù)法實現(xiàn)（見圖5.2

17、1所示） N=7N7解：因為74LS161是個16進制計數(shù)器，其清零采用的是異步方式，置數(shù)采用的是同步方式，所以答案見圖5.45所示。N16412圖5.45T5.10電路圖圖5.46T5.11電路圖N=12解：見圖5.46T5.12解：見圖5.47（166+12108）圖5.47T5.12電路圖例6.1用集成芯片555構(gòu)成的施密特觸發(fā)器電路及輸入波形Vi如圖6.3（a、b）所示，試畫出對應(yīng)的輸出波形Vo圖6.3（a）（b）（c）施密特觸發(fā)器電路工作波形圖解：由圖6.4所示集成電路定時器555內(nèi)部電路結(jié)構(gòu)可知，該施密特觸發(fā)器的正向閾值電壓（上觸發(fā)電平）圖6.4集成電路定時器555內(nèi)部結(jié)構(gòu),反向閾

18、值電壓（下觸發(fā)電平），見圖6.3（b）從t=0時刻開始，Ui上升，但Ui1.7V，電壓比較器A2的輸出，電壓比較器A2的輸出（見圖6.4所示）Q1（V05V）；當1.7VUi3.3V時，使Q1保持不變；當Ui3.3 V時，使Q0（即U00V）。Ui由4V開始下降，但當1.7VUi3.3V時，使Q0保持不變；當Ui下降到Ui1.7V時，又恢復(fù)到，Q1。綜上的述，該電路的輸出波形如6.3（C）所示。例6.2用集成芯片555所構(gòu)成的單穩(wěn)態(tài)觸發(fā)器電路及輸入波形Vi如圖6.5（a）、（b）所示，試畫出對應(yīng)的輸出波形Vo和電容上的電壓波形Vc，并求暫穩(wěn)態(tài)寬度tw。圖6.5例6.2電路圖輸入、輸出波形和電容

19、上電壓Uc波形解：由圖6.4所示的集成電路定時器555內(nèi)部電路結(jié)構(gòu)知，電容C接芯片內(nèi)晶體管T的集電極。當T管的基極電壓為高電平時，T管導(dǎo)通。在電路接通電源開始時。電源VCC通過R向C充電。當UC上升到時，比較器A1輸出低電平，；此時，輸入電壓Ui5V（見圖6.5a、b）,比較器A2輸出高電平，觸發(fā)器輸出。同時，T管導(dǎo)通，電容C通過T放電，UC下降。當UC下降到時，觸發(fā)器保持不變，輸出電壓U00，就是電路的穩(wěn)定狀態(tài)。當Ui的下降沿到來，Ui，UC，比較器A1輸出高電平，；比較器A2輸出低電平，此時觸發(fā)器翻轉(zhuǎn)，輸出電壓U0高電平，三極管T截止，電源VCC又通過R向C充電。這樣狀態(tài)是暫穩(wěn)態(tài)。當UC上

20、升到（3.3V）時，比較器A1輸出低電平，觸發(fā)器復(fù)位，輸出電壓U0又變?yōu)榱?，電路暫穩(wěn)態(tài)結(jié)束。與此同時，三極管T導(dǎo)通，電容C通過T放電，電路恢復(fù)到到穩(wěn)態(tài)。綜上所述，輸出波形U0和電容C上的電壓UC如圖6.5（c）所示。暫穩(wěn)態(tài)寬度例6.3用集成電路定時器555所構(gòu)成的自激多諧振蕩器電路如圖6.6（a）所示。試畫出輸出電壓UC和電容C兩端電壓UC的工作波形，并求振蕩頻率。解：由圖6.4集成電路定時器555內(nèi)部電路結(jié)構(gòu)，分析該電路工作原理。因為集成芯片的2.6兩腳（即A2的同相輸入端和A1的反相輸入端）連接在電容C的上端，這個端點上的電壓Uc變動，會同時導(dǎo)致兩圖7.6 例7.3電路圖、工作波形圖個比較

21、器的輸出電平改變，即同時控制,的改變。電源Vcc經(jīng)過R1R2給電容C充電。當Uc上升到Vcc時，比較器A1輸出低電平，=0，比較器A2輸出高電平,=1，觸發(fā)器復(fù)位，Q=0，Vo=0。同時=1，三極管T導(dǎo)通，電容C通圖7.6（a）（b）例7.3電路圖，工作波形圖過R2，T管放電。電壓Uc下降，當Uc下降到Vcc時，比較器A1輸出高電平，=1，比較器A2輸出低電平，=0，觸發(fā)器置1，Q=1，Uo=1。此時，=0，三極管T截止，Vcc又經(jīng)過R1，R2給C充電，使Uc上升。這樣周而復(fù)始，輸出電壓Uo就形成了周期性的矩形脈沖。電容C上的電壓Uc就是一個周期性的充電、放電的指數(shù)曲線波形。Uo和UC的工作波形見圖6.6（b）所示。充電脈寬tWH0.7（R1+R2）C=0.7（20+100）0.1=8.4（ms）放電脈寬tWL0.7R2C=0.71000.1=7（ms）振蕩頻率例7.1權(quán)電阻網(wǎng)絡(luò)8位D/ A轉(zhuǎn)換器如圖7.4所示，設(shè)UREF10V，當R2K,RF1K時，求：（1）D / A轉(zhuǎn)換