《數(shù)字電子技術(shù)(第二版)》課后習(xí)題參考答案

1、 PAGE 28數(shù)字電子技術(shù)（第二版）課后習(xí)題參考答案課題一 認識數(shù)字電路任務(wù)一 認識數(shù)制與數(shù)制轉(zhuǎn)換一、填空題1123212731215412315BODH二、計算題指示燈工作狀態(tài)不同數(shù)制表示指示燈工作狀態(tài)1Y3Y2Y1Y0二進制十進制八進制十六進制00000000001111001022200113330100444010155501106660111777100081081001911910101012A10111113B11001214C11011315D11101416E11111517F254，85，42730101，1100，1 1000， 11 0111417O，37O，66 O

2、5110B，010 111B，001 101 110B60FH，36H，0AE63H70001 0110B，0010 1010B，1111 1100 0000B任務(wù)二 學(xué)習(xí)二進制數(shù)算術(shù)運算一、計算題（給出的二進制均是無符號數(shù)）1（1）1 0000（2）1 0000 10012（1）10 1010（2）1010 11113（1）1 0100（2）110 00004（1）101（2）11二、寫出下列帶符號位二進制數(shù)（原碼）所表示的十進制數(shù)（1）+110（2）-15（3）-42（4）+127（5）+111（6）-63（7）+0（8）+32 767（9）-32 768三、問答題1答：左移，移動 3 位

3、，應(yīng)作乘以 8 運算。答：左移，移動 4 位，應(yīng)作乘以 16 運算。答：右移，移動 7 位，應(yīng)作除以 128 運算。答：右移，移動 3 位，應(yīng)作除以 8 運算。答：4 位二進制無符號數(shù)的最大值是 15。答：8 位二進制無符號數(shù)、有符號數(shù)的最大值分別是 255 和+127。答：16 位二進制有符號數(shù)的最大值是+32 767。任務(wù)三學(xué)習(xí)二進制代碼一、填空題1二進制數(shù)2438，4，2，1二、判斷題123456三、計算題136，55，8920011 00108421，0101 0010 01118421，0001 0011 0110 10018421任務(wù)四 認識基本邏輯關(guān)系并測試邏輯門一、填空題1與或

4、非2130410 5Y=AB 6Y=A+BY=AY=ABY=A+BY=AB=AB+AB二、選擇題1D2A3B，C4A，D三、判斷題1234 四、問答題11答：Y =ABCD22答：Y =A+B+C+D五 繪圖題1234任務(wù)五 測試 TTL 集成門電路答：TTL 集成門電路電源電壓范圍為 4.755.25V 之間，額定電壓為 5V。答：與邏輯的多余輸入端可直接或通過電阻（ 10010k）與電源 U CC相接，或?qū)⒍嘤嗟妮斎攵伺c正常使用的輸入端并聯(lián)使用?；蜻壿嫷亩嘤噍斎攵瞬荒軕铱?，只能接地。答：對于多余的輸出端，應(yīng)該懸空處理，不允許直接與電源或地相連接。但有時為了增大驅(qū)動負載的能力，對于同片相同功

5、能的輸出端可以并接，同時輸入端也必須并接。答：OC 門電路的輸出端未連接負載電阻和電源，正常工作時需要外接負載電阻和驅(qū)動電壓。OC 門在邏輯功能上可以實現(xiàn)“線與”邏輯，即兩個以上的OC 門的輸出端可以直接連接（通過負載電阻接電源），當(dāng)其中某一個輸出端為低電平時，公共輸出端為低電平，即實現(xiàn)“線與”邏輯功能。非 OC 門電路的輸出端不能連接，所以不能實現(xiàn)“線與”邏輯。答：外接驅(qū)動電壓應(yīng)選擇 9V。答：3 態(tài)門除高電平和低電平兩種輸出狀態(tài)外，還有第三種輸出狀態(tài)高阻態(tài)（ Z）。3態(tài)門的特點使得在總線上可以連接多個 3 態(tài)門的輸出端，輪流接收來自不同 3 態(tài)門的輸出信號。答：（1）輸出低電平。（2）輸出

6、低電平。（3）輸出高電平。（4）輸出高電平。（5）輸出高電平。（6）輸出低電平。任務(wù)六 測試 CMOS 集成門電路一、選擇題1D2B二、判斷題123456任務(wù)八 化簡邏輯函數(shù)一、填空題102131415060708190，110011112A13114A15116017A18A190二、化簡題1Y=AB+B+AB=AB+B(1+A)=AB+B=A+B3Y=ABC+AB+AD+A D=AB(C+1)+(A+A)D=AB+D5Y=A(A+B)(A+B)(A+B)=AB(A B+AB)=AB A B+AB AB=02Y=ABC+A+B+C+D=ABC+ABC+D=1+D=14Y=AB+AB+AB=A

7、(B+B)+(A+A)B=A+B課題二 組裝和測試組合邏輯電路任務(wù)一 分析和測試給定的組合邏輯電路答：組合邏輯電路的特點是任意時刻的輸出狀態(tài)僅取決于當(dāng)時的輸入狀態(tài)， 而與電路過去狀態(tài)無關(guān)。答：分析組合邏輯電路可按如下步驟進行：按信號傳遞方向由后向前逐級寫出電路的邏輯函數(shù)式。由邏輯函數(shù)式列出真值表。根據(jù)真值表分析邏輯功能。3答：圖 2-3 所示組合邏輯電路是同或門邏輯。4答：由真值表可知，當(dāng) 3 個輸入變量 A，B，C 取值一致時，輸出 Y=1，否則 Y=0。所以這個邏輯電路可以判斷 3 個輸入變量的取值是否一致，故稱為輸入一致判別邏輯電路。任務(wù)二 設(shè)計和測試“四舍五入”邏輯電路答：設(shè)計組合邏輯

8、電路可按以下步驟進行：根據(jù)設(shè)計要求設(shè)置輸入、輸出變量。按輸入、輸出變量之間的邏輯關(guān)系列出真值表。由真值表寫出邏輯函數(shù)式，并通過化簡得到最簡邏輯函數(shù)式。由最簡邏輯函數(shù)式繪出邏輯電路圖。用實際元器件實現(xiàn)邏輯電路。答：輸入變量的某些取值在工作過程中始終不會出現(xiàn)，這些最小項稱為約束項。既然約束項不會出現(xiàn)，那么將約束項加到函數(shù)式中或者從函數(shù)式中刪掉，對函數(shù)沒有影響。約束項在 卡諾圖中用符號“”表示，在化簡過程中，可以根據(jù)需要將這些約束項看作 1 或者 0。解：解：Y= m(7,11,13,14,15)=ABD+ABC+ACD+BCD=ABD ABCACDBCD任務(wù)三 應(yīng)用編碼器、譯碼器組裝十進制數(shù)碼顯示

9、電路一、填空題1編碼28421BCD優(yōu)先編碼58421BCD 碼七段字形顯示碼七陽陰二、問答題答：74LS147 輸入端I9的優(yōu)先級別最高，其他依次降低， I0的優(yōu)先級別最低。輸入端I1隱含。答：輸出編碼信號是 8421BCD 碼的反碼。答：CD4511 拒絕非 8421 碼，當(dāng)輸入信號是 10101111 時，輸出數(shù)據(jù)全為 0。答：共陰極、共陽極數(shù)碼管分別用高、低電平驅(qū)動。CD4511 和 74LS48 驅(qū)動共陰極數(shù)碼管；74LS47 驅(qū)動共陽極數(shù)碼管。任務(wù)四 應(yīng)用數(shù)據(jù)選擇器組裝三地開關(guān)控制電路一、填空題多一多一二、問答題答：當(dāng)使能端無效時，數(shù)據(jù)選擇器被禁止；當(dāng)使能端有效時，數(shù)據(jù)選擇器處于工

10、作狀態(tài)。答：數(shù)據(jù)選擇器的輸出信號由地址碼選擇決定。3答：對應(yīng) D7，D5，D2，D1 的地址碼分別是 111B，101B，010B，001B。三、設(shè)計題任務(wù)五 應(yīng)用加法器組裝 BCD 碼轉(zhuǎn)余 3 碼電路一、填空題進位半加進位全加二 、 判 斷 題 12 三、問答題答：一片 74LS283 加法器只能完成 4 位二進制數(shù)的加法運算。答：要完成十六位二進制數(shù)相加需要 4 片 74LS283。任務(wù)六 應(yīng)用數(shù)值比較器組裝工件規(guī)格識別電路一、填空題=二、選擇題1B2A3C三、判斷題1234課題三 觸發(fā)器的應(yīng)用任務(wù)一 應(yīng)用 RS 觸發(fā)器制作手動脈沖信號發(fā)生器一、填空題兩翻轉(zhuǎn)記憶一與非輸入輸出記憶610二、

11、判斷題123 三、繪圖題12任務(wù)二 學(xué)習(xí)和測試 JK 觸發(fā)器一、填空題1002113014105保持 翻轉(zhuǎn) 置 0置 1二、繪圖題12任務(wù)三 應(yīng)用 D 觸發(fā)器組裝 4 人搶答器一、判斷題1234 二、繪圖題12任務(wù)四 觸發(fā)器功能轉(zhuǎn)換123456789課題四 組裝與測試時序邏輯電路任務(wù)一 分析和測試給定的時序邏輯電路問答題答：時序邏輯電路的特點是，輸出不僅取決于當(dāng)時輸入的狀態(tài)，還與電路原來的狀態(tài)有關(guān)。答：時序邏輯電路按觸發(fā)方式可分為“同步”和“異步”兩大類。在同步時序邏輯電路中，所有觸發(fā)器的時鐘脈沖輸入端CP 都連在一起，使所有觸發(fā)器的狀態(tài)變化和時鐘脈沖信號CP 同步發(fā)生。在異步時序電路中，時鐘

12、脈沖信號CP 只觸發(fā)部分觸發(fā)器，其余觸發(fā)器則是由電路內(nèi)部信號發(fā)出的，因此，各個觸發(fā)器的狀態(tài)變化有先有后，并不都與時鐘脈沖CP 同步，所以異步時序邏輯電路的工作速度低于同步時序邏輯電路。答：分析時序邏輯電路可按以下步驟進行：分析電路的基本組成，寫出各觸發(fā)器的時鐘方程、驅(qū)動方程和時序邏輯電路的輸出方程。將驅(qū)動方程代入相應(yīng)觸發(fā)器的特性方程，求出時序邏輯電路的狀態(tài)方程。根據(jù)狀態(tài)方程和輸出方程，列出時序邏輯電路狀態(tài)轉(zhuǎn)換表，畫出狀態(tài)轉(zhuǎn)換圖或時序圖。根據(jù)狀態(tài)表、狀態(tài)圖或時序圖確定時序電路的邏輯功能。答：2 位計數(shù)器的模是 4，3 位計數(shù)器的模是 8，4 位計數(shù)器的模是 16。答：計數(shù)器從最大狀態(tài)翻轉(zhuǎn)為0 狀

13、態(tài)時，計數(shù)器進位輸出端輸出進位信號。答：計數(shù)器從最小狀態(tài) 0 翻轉(zhuǎn)到最大狀態(tài)時，計數(shù)器借位輸出端輸出借位信號。任務(wù)二 組裝與測試集成二進制加法計數(shù)器一、問答題答：計數(shù)器有以下幾種分類：按數(shù)字變化規(guī)律，可分為加法（遞增）計數(shù)，減法（遞減）計數(shù)和加/減可逆計數(shù)。按計數(shù)的進制不同，可分為二進制、十進制或N（任意）進制。按觸發(fā)方式不同，可分為同步計數(shù)和異步計數(shù)。按清零方式，可分為同步清零和異步清零。按置入數(shù)據(jù)方式，可分為同步置入數(shù)據(jù)和異步置入數(shù)據(jù)。答：同步清零（或置入數(shù)據(jù)）在時鐘脈沖CP 到達時刻才能清零（或置入數(shù)據(jù)），異步清零（或置入數(shù)據(jù)）則不受CP 限制。答：74LS161 是同步置數(shù)異步清零，7

14、4LS163 是同步置數(shù)同步清零。答：74LS161 的進位信號CO 是下降沿有效。由時序圖可以看出，進位信號CO 在第 15 個 CP 脈沖上升沿時刻上升為高電平，在第16 個CP 脈沖上升沿時刻產(chǎn)生一個下降沿進位信號， CO 脈沖寬度為一個CP 周期。答：異步清零，同步置數(shù)，數(shù)據(jù)保持，加法計數(shù)二、繪圖題參見教材圖 4-12。參見教材圖 4-13。任務(wù)三 組裝與測試集成二進制加/減可逆計數(shù)器一、問答題答：74LS193 是二進制加減可逆計數(shù)器，74LS161 是二進制加法計數(shù)器。答：74LS193 為異步置數(shù)，74LS161 為同步置數(shù)。答：74LS193 是雙時鐘計數(shù)輸入，74LS161

15、是單時鐘計數(shù)輸入。答：74LS193 進位信號為上升沿脈沖，74LS161 進位信號為下降沿脈沖。二、繪圖題參見教材圖 4-16。參見教材圖 4-18。任務(wù)四 組裝與測試集成十進制加/減可逆計數(shù)器一、填空題1加/減 加/減兩28421BCD3UPDOWN4DOWNUP5 異 異二、繪圖題1參見教材圖 4-21。2參見教材圖 4-23。任務(wù)五 組裝與測試任意進制計數(shù)器一、填空題二，四，五，八，十，十六清零置數(shù)二、問答題答：使用異步清零法將n 進制的計數(shù)器轉(zhuǎn)換為 m（nm）進制計數(shù)器時，要用第一個無效狀態(tài)作為譯碼信號，反饋到計數(shù)器異步清零端。答：使用同步清零法將n 進制的計數(shù)器轉(zhuǎn)換為 m（nm）進

16、制計數(shù)器時，要用最后一個有效狀態(tài)作為譯碼信號，反饋到計數(shù)器同步清零端。答：使用同步置數(shù)法將n 進制的計數(shù)器轉(zhuǎn)換為 m（nm）進制計數(shù)器時，可以將它輸出的任何一個狀態(tài)通過譯碼，產(chǎn)生一個預(yù)置數(shù)信號反饋至預(yù)置數(shù)控制端，在下一個時鐘脈沖作用后計DDQQ數(shù)器就會把預(yù)置數(shù)據(jù) 的狀態(tài)置入輸出端 。預(yù)置控制信號消失后，計數(shù)器從被置入3030的狀態(tài)開始重新計數(shù)。任務(wù)六 組裝與測試多級任意進制計數(shù)器一、填空題級聯(lián)大于反饋清零反饋置數(shù)二、問答題2答：把第一級的進位輸出端 CO1 接到第二級的加時鐘脈沖輸入端 UP ，以此類推。每當(dāng)?shù)臀挥嫈?shù)器達到模數(shù)時，便向高位計數(shù)器發(fā)出進位信號，因此，可以方便地級聯(lián)成多級加法計數(shù)器

17、。答：還是BCD 代碼。任務(wù)七 組裝與測試集成二一五一十進制計數(shù)器一、填空題兩個21二五十3842154214百二、繪圖題參見教材圖 4-38。參見教材圖 4-40。任務(wù)八 組裝與測試數(shù)據(jù)寄存器一、填空題并行并行串行串行CP 時鐘脈沖雙向移位5n2n二、問答題答：數(shù)據(jù)寄存器和移位寄存器都可以存儲二進制數(shù)據(jù)，區(qū)別在于有無移位功能。答：用n 根數(shù)據(jù)線同時輸入或輸出 n 個數(shù)據(jù)的方式稱為數(shù)據(jù)的并行輸入或并行輸出方式。答：用一根數(shù)據(jù)線逐位輸入或輸出數(shù)據(jù)的方式稱為數(shù)據(jù)的串行輸入、串行輸出方式。課題五組裝與測試 555 時基電路和石英晶體多諧振蕩器電路任務(wù)一 組裝與測試 555 延時控制電路一、填空題電阻

18、分壓器電壓比較器RS 觸發(fā)器放電電路輸出級單元電路TTLCMOS高外接電阻和電容電源電壓二、判斷題123 三、問答題答：表示 555 集成電路內(nèi)部有 3 個 5k的電阻串聯(lián)構(gòu)成電阻分壓器。答：555 集成電路TTL 類型的電源電壓為 4.516V，輸出電流可達200mA；CMOS 類型的電源電壓為 318V，輸出電流約為 4mA。答：因為 2 腳的比較電壓為 1/3UCC。CC答：因為 6 腳的比較電壓為 2/3 U。答：4 腳為復(fù)位端，接低電平時輸出端3 腳輸出低電平。7 腳為放電端，當(dāng) 3 腳輸出低電平時，放電晶體管VT 導(dǎo)通，外接電容器通過晶體管VT 放電。CCCC答：通常高觸發(fā)電平為

19、2/3 U，低觸發(fā)電平為 1/3 U。答：主要作用是抑制來自電源的噪聲或紋波電壓，提高抗干擾能力。任務(wù)二 組裝與測試 555 施密特觸發(fā)器一、填空題電壓轉(zhuǎn)移特性回差電壓二、選擇題1B2C3A4A5B任務(wù)三 組裝 555 時鐘脈沖信號發(fā)生器一、填空題矩形脈沖高電平與低電平二、計算題解：當(dāng) RP=100k時：t 0.7(R +R )CW11P2 0.7 10 100103 10106 770103 st=0.7R C 0.7 100 103 10 106 700 103 sW2P2T t t (770 700) 103 1.47sW1W 2f 1 1 0.68HzT1.47當(dāng) R P=0k時：t

20、0.7R CW112 0.7 10 103 10 106 70 103 st=0.7R C 0W2P2T t t 70 103 sW1W 2f 1 1 14.3HzT70103故該脈沖信號發(fā)生器的輸出頻率范圍是0.68 14.3Hz。任務(wù)四 組裝與測試石英晶體秒脈沖振蕩器填空題1壓電2結(jié)構(gòu)35課題六 半導(dǎo)體存儲器的應(yīng)用任務(wù)一 應(yīng)用 ROM 制作彩燈控制器一、填空題二進制信息程序、數(shù)據(jù)和表格參數(shù)只讀存儲器ROM隨機存儲器RAM一次性擦除紫外線擦除電擦除TTLCMOS地址譯碼器存儲矩陣輸出緩沖器讀/寫/輸出控制器數(shù)據(jù)緩沖器70FFH00H二、問答題答：如圖 6-2 所示彩燈控制器電路由脈沖振蕩器、

21、加法計數(shù)器、ROM 和數(shù)據(jù)緩沖器四部分組成。CD4060 是脈沖振蕩器，可以輸出多種頻率信號，使用其中的2Hz、4Hz、8Hz 的脈沖信號來調(diào)整燈光移動速度。CD4040 是 12 級加法計數(shù)器，作用是將脈沖信號編為地址碼輸出。W27C512 是 E2PROM，預(yù)先存儲彩燈的 32 個狀態(tài)代碼，其地址輸入端連接CD4040，可以根據(jù)地址碼輸出相應(yīng)的 8 位狀態(tài)代碼數(shù)據(jù)D7D0。74LS244 是 8 位數(shù)據(jù)緩沖器，可以同時驅(qū)動 8 只發(fā)光二極管LED 點亮。答：編程器可對ROM 芯片進行數(shù)據(jù)讀/寫操作。答：有 5 種工作方式。讀數(shù)據(jù)方式。當(dāng)CE=0 、OE/U=0 ，并有地址碼輸入時，從D D

22、讀出該地址單元PP70的數(shù)據(jù)。無輸出方式。當(dāng)CE=0 、OE/U=1時，數(shù)據(jù)輸出端D D 呈高阻隔離狀態(tài)。PP70編程方式。在OE/UPP端加入編程電壓 12V，在地址線上輸入單元地址，在數(shù)據(jù)線上輸入要寫入的數(shù)據(jù)，在CE 端加入 100ms 下降沿脈沖時，數(shù)據(jù)就被寫入到由地址碼確定的存儲單元中。編程禁止方式。在編程方式下，如果CE 端保持高電平，則芯片不能被編程，數(shù)據(jù)端為高阻隔離狀態(tài)。未選中方式。當(dāng)CE=1時，芯片處于未選中狀態(tài)。在多個芯片接入數(shù)據(jù)總線時，不用的芯片處于備用狀態(tài)。任務(wù)二 應(yīng)用 ROM 實現(xiàn)組合邏輯函數(shù)解：Y =AB+AB= m（0，3）2Y =A+B= m(1,2,3)1Y =

23、A B= m（0）01012012個邏輯函數(shù)式共有A，B 兩個輸入變量，分別對應(yīng)于ROM 的地址輸入端A ，A ，其余地址輸入端接地。ROM 的數(shù)據(jù)輸出端 D0，D ，D 對應(yīng)邏輯函數(shù)式 Y ，Y ，Y ，邏輯電路如下圖所示。ROM 輸出和組合邏輯函數(shù)真值表如下表所示，將8 位 ROM 輸出數(shù)據(jù)轉(zhuǎn)換為 16 進制，即是寫入ROM 的邏輯函數(shù)輸出代碼。輸入變量ROM 輸出/邏輯函數(shù)真值表邏輯輸ROM 輸出和組合邏輯函數(shù)真值表A BD7D6D5D4D3D2/Y2D1/Y1D0/Y0出代碼0 00000010105H0 10000001002 H1 00000001002 H1 1000001100

24、6 H任務(wù)三 應(yīng)用 ROM 實現(xiàn)乘法運算表十進制數(shù)二進制數(shù)格雷碼十進制數(shù)二進制數(shù)格雷碼0解：4 位二進制數(shù)碼與格雷碼對應(yīng)關(guān)系見下表。ABCDY Y Y Y3210ABCDY Y Y Y3210000000008100011001000100019100111012001000111010101111300110010111011111040100011012110010105010101111311011011601100101141110100170111010015111110000321位二進制數(shù)碼分別對應(yīng)于ROM 的地址輸入端A3，A2，A1，A0，其余地址輸入端接地。ROM的數(shù)據(jù)輸出

25、端D3，D2，D1，D 對應(yīng)于格雷碼Y Y Y Y0，邏輯電路如下圖所示。ROM 輸出和格雷碼如下表所示，將 8 位 ROM 輸出數(shù)據(jù)轉(zhuǎn)換為 16 進制，即是寫入ROM 的邏輯代碼。輸入變量ROM 輸出 / 邏輯函數(shù)真值表邏輯代碼00ROM 輸出和格雷碼表ABCDD7D6D5D4D /Y33D /Y22D /Y11D /Y00000000000000H00010000000101H00100000001103H00110000001002H01000000011006 H01010000011107 H01100000010105H01110000010004 H1000000011000CH

26、1001000011010DH1010000011110F H1011000011100EH1100000010100A H1101000010110BH11100000100109H11110000100008 H任務(wù)四 學(xué)習(xí)隨機存儲器 RAM填空題讀/寫消失存儲矩陣地址行列譯碼器選中工作禁止寫入讀數(shù)5 1k82k4讀/寫控制電路課題七 可編程邏輯器件 GAL 的應(yīng)用任務(wù)一 應(yīng)用 GAL 制作 8 路輸出控制器一、填空題定制可編程邏輯組合邏輯時序邏輯3ICLKO、QOE4205與8或6ABEL-HDLInfo7input = D7.D0input = D7,D6,D5,D4,D3,D2,D1

27、,D08SCR9方程式真值表狀態(tài)圖二、問答題答：GAL16V8 的結(jié)構(gòu)框圖，由 7 部分構(gòu)成。（1）8 個輸入緩沖器。（2）8 個輸出/反饋緩沖器。（3）8 個 3 態(tài)輸出緩沖器。（4）8 個輸出邏輯宏單元OLMC。（5）1 個時鐘輸入緩沖器。（6）1 個輸出使能緩沖器。（7）1 個可編程的與門陣列。答：語句WHEN CTRL = =0 THEN output=!input 表示，如果控制端CTRL 等于 0， 輸出邏輯等于輸入邏輯取反；語句WHEN CTRL = =1 THEN output=input 表示，如果控制端CTRL 等于 1，輸出邏輯等于輸入邏輯。任務(wù)二 應(yīng)用 GAL 制作復(fù)合

28、邏輯門電路ABELHDL 語言邏輯運算符如下表所示。運算符表達式舉例說明運算優(yōu)先級!A非（取反）1&A&B與2#A#B或3$A$B異或3!$A!$B異或非（同或）3ABELHDL 語言關(guān)系運算符如下表所示。運算符表達式舉例說明運算優(yōu)先級= =A= =B等于4!=A!=B不等于4AB小于4=AAB大于4=A=B大于或等于4運算符表達式舉例說明運算優(yōu)先級ABELHDL 語言算術(shù)運算符如下表所示。A求十進制補碼1AB減3A+B加3*A*B乘2/A/B無符號整除2%A%B取模：無符號整除的余數(shù)2AABA 右移B 位2應(yīng)用邏輯方程式描述邏輯關(guān)系的復(fù)合邏輯門用戶源文件如下。moduleDS10模塊名是DS

29、10gate10devicep16v8s;使用器件為P16V8S，gate10 是燒寫文件名a,b,c,d,e,fpin 1,2,3,4,5,6;輸入端管腳聲明g,h,i,j,kpin 7,8,9,11,12;輸入端管腳聲明u,v,x,ypin 19,18,16,15;輸出端管腳聲明equations邏輯方程式關(guān)鍵字u=a&b&c;與邏輯門v=d#e#f;或邏輯門x=!g;非邏輯門y=!(h&i&j&k);與非邏輯門endDS10結(jié)束關(guān)鍵字任務(wù)三 應(yīng)用 GAL 制作十進制數(shù)碼顯示器答：圖7-19 所示電路與圖 2-9 所示電路的邏輯功能完全相同，但圖7-19 所示電路結(jié)構(gòu)要簡潔得多，不僅成本低

30、，而且電路的接線工作量也大大減少。8421BCD 碼轉(zhuǎn)換余 3 碼邏輯電路的ABELHDL 語言用戶源文件如下。moduleDS11模塊名是DS11bcd3deviceP16V8s ;使用器件為P16V8S，bcd3 是燒寫文件名i1,i2,i3,i4pin 1,2,3,4;a,b,c,dpin 19,18,17,16istypeCOM;定義為COM 型truth_table表格關(guān)鍵字(i4,i3,i2,i1-a,b,c,d)0,0,0,0-0,0,1,1;00,0,0,1-0,1,0,0;10,0,1,0-0,1,0,1;20,0,1,1-0,1,1,0;30,1,0,0-0,1,1,1;4

31、0,1,0,1-1,0,0,0;50,1,1,0-1,0,0,1;60,1,1,1-1,0,1,0;71,0,0,0-1,0,1,1;81,0,0,1-1,1,0,0;9end結(jié)束關(guān)鍵字任務(wù)四 應(yīng)用 GAL 制作 4 位左移寄存器答：在編寫器件使用語句時，簡單模式為“P16V8S”，寄存器模式為“P16V8R”。答：例如，A=B 是組合邏輯賦值，把B 的值立即賦給A，沒有延時，與時鐘信號無關(guān)； A:=B 是寄存器賦值，在下一個時鐘脈沖的有效邊沿時，把B 的值賦給A，與時鐘信號有關(guān)。答：GAL16V8 工作在寄存器模式下，時鐘輸入端是管腳1，使用控制端是管腳11。它們不可以通過編程修改為其他管腳

32、。任務(wù)五 應(yīng)用 GAL 制作四進制加法計數(shù)器答：A,B,C,D.c=CLK 為 A.c=CLK，B.c=CLK，C.c=CLK，D.c=CLK 的集合，表示A，B， C，D 四個寄存器的時鐘脈沖均為CLK。答：qb:=clr&(qb$qa)語句表示當(dāng) clr 為 0 時，在時鐘脈沖到來時，qb=0；當(dāng) clr 為 1 時， 小括號內(nèi)按異或邏輯運算后賦值，所以要加入小括號。如果不加入小括號，則先進行與邏輯運算，后進行異或邏輯運算。答：修改為“qa:=!clr&!qa”和“qb:=!clr&(qb$qa)”。任務(wù)六 應(yīng)用 GAL 制作十進制加法計數(shù)器答：用戶源文件中S0 = b0000 表示S0 狀態(tài)為二進制 0000；S1 = b0001 表示S1 狀態(tài)為二進制 0001。答：用戶源文件中 state_diagram Q3,Q2,Q1,Q0表示由 Q3，Q2，Q1，Q0 四個寄存器組成狀態(tài)圖，state_diagram 是狀態(tài)圖關(guān)鍵字。答：表示在下一個脈