《數(shù)字電子技術(shù)(第二版)》課后習(xí)題參考答案

1、 PAGE 28數(shù)字電子技術(shù)（第二版）課后習(xí)題參考答案課題一 認(rèn)識(shí)數(shù)字電路任務(wù)一 認(rèn)識(shí)數(shù)制與數(shù)制轉(zhuǎn)換一、填空題1123212731215412315BODH二、計(jì)算題指示燈工作狀態(tài)不同數(shù)制表示指示燈工作狀態(tài)1Y3Y2Y1Y0二進(jìn)制十進(jìn)制八進(jìn)制十六進(jìn)制00000000001111001022200113330100444010155501106660111777100081081001911910101012A10111113B11001214C11011315D11101416E11111517F254，85，42730101，1100，1 1000， 11 0111417O，37O，66 O

2、5110B，010 111B，001 101 110B60FH，36H，0AE63H70001 0110B，0010 1010B，1111 1100 0000B任務(wù)二 學(xué)習(xí)二進(jìn)制數(shù)算術(shù)運(yùn)算一、計(jì)算題（給出的二進(jìn)制均是無(wú)符號(hào)數(shù)）1（1）1 0000（2）1 0000 10012（1）10 1010（2）1010 11113（1）1 0100（2）110 00004（1）101（2）11二、寫(xiě)出下列帶符號(hào)位二進(jìn)制數(shù)（原碼）所表示的十進(jìn)制數(shù)（1）+110（2）-15（3）-42（4）+127（5）+111（6）-63（7）+0（8）+32 767（9）-32 768三、問(wèn)答題1答：左移，移動(dòng) 3 位

3、，應(yīng)作乘以 8 運(yùn)算。答：左移，移動(dòng) 4 位，應(yīng)作乘以 16 運(yùn)算。答：右移，移動(dòng) 7 位，應(yīng)作除以 128 運(yùn)算。答：右移，移動(dòng) 3 位，應(yīng)作除以 8 運(yùn)算。答：4 位二進(jìn)制無(wú)符號(hào)數(shù)的最大值是 15。答：8 位二進(jìn)制無(wú)符號(hào)數(shù)、有符號(hào)數(shù)的最大值分別是 255 和+127。答：16 位二進(jìn)制有符號(hào)數(shù)的最大值是+32 767。任務(wù)三學(xué)習(xí)二進(jìn)制代碼一、填空題1二進(jìn)制數(shù)2438，4，2，1二、判斷題123456三、計(jì)算題136，55，8920011 00108421，0101 0010 01118421，0001 0011 0110 10018421任務(wù)四 認(rèn)識(shí)基本邏輯關(guān)系并測(cè)試邏輯門一、填空題1與或

4、非2130410 5Y=AB 6Y=A+BY=AY=ABY=A+BY=AB=AB+AB二、選擇題1D2A3B，C4A，D三、判斷題1234 四、問(wèn)答題11答：Y =ABCD22答：Y =A+B+C+D五 繪圖題1234任務(wù)五 測(cè)試 TTL 集成門電路答：TTL 集成門電路電源電壓范圍為 4.755.25V 之間，額定電壓為 5V。答：與邏輯的多余輸入端可直接或通過(guò)電阻（ 10010k）與電源 U CC相接，或?qū)⒍嘤嗟妮斎攵伺c正常使用的輸入端并聯(lián)使用?；蜻壿嫷亩嘤噍斎攵瞬荒軕铱?，只能接地。答：對(duì)于多余的輸出端，應(yīng)該懸空處理，不允許直接與電源或地相連接。但有時(shí)為了增大驅(qū)動(dòng)負(fù)載的能力，對(duì)于同片相同功

5、能的輸出端可以并接，同時(shí)輸入端也必須并接。答：OC 門電路的輸出端未連接負(fù)載電阻和電源，正常工作時(shí)需要外接負(fù)載電阻和驅(qū)動(dòng)電壓。OC 門在邏輯功能上可以實(shí)現(xiàn)“線與”邏輯，即兩個(gè)以上的OC 門的輸出端可以直接連接（通過(guò)負(fù)載電阻接電源），當(dāng)其中某一個(gè)輸出端為低電平時(shí)，公共輸出端為低電平，即實(shí)現(xiàn)“線與”邏輯功能。非 OC 門電路的輸出端不能連接，所以不能實(shí)現(xiàn)“線與”邏輯。答：外接驅(qū)動(dòng)電壓應(yīng)選擇 9V。答：3 態(tài)門除高電平和低電平兩種輸出狀態(tài)外，還有第三種輸出狀態(tài)高阻態(tài)（ Z）。3態(tài)門的特點(diǎn)使得在總線上可以連接多個(gè) 3 態(tài)門的輸出端，輪流接收來(lái)自不同 3 態(tài)門的輸出信號(hào)。答：（1）輸出低電平。（2）輸出

6、低電平。（3）輸出高電平。（4）輸出高電平。（5）輸出高電平。（6）輸出低電平。任務(wù)六 測(cè)試 CMOS 集成門電路一、選擇題1D2B二、判斷題123456任務(wù)八 化簡(jiǎn)邏輯函數(shù)一、填空題102131415060708190，110011112A13114A15116017A18A190二、化簡(jiǎn)題1Y=AB+B+AB=AB+B(1+A)=AB+B=A+B3Y=ABC+AB+AD+A D=AB(C+1)+(A+A)D=AB+D5Y=A(A+B)(A+B)(A+B)=AB(A B+AB)=AB A B+AB AB=02Y=ABC+A+B+C+D=ABC+ABC+D=1+D=14Y=AB+AB+AB=A

7、(B+B)+(A+A)B=A+B課題二 組裝和測(cè)試組合邏輯電路任務(wù)一 分析和測(cè)試給定的組合邏輯電路答：組合邏輯電路的特點(diǎn)是任意時(shí)刻的輸出狀態(tài)僅取決于當(dāng)時(shí)的輸入狀態(tài)， 而與電路過(guò)去狀態(tài)無(wú)關(guān)。答：分析組合邏輯電路可按如下步驟進(jìn)行：按信號(hào)傳遞方向由后向前逐級(jí)寫(xiě)出電路的邏輯函數(shù)式。由邏輯函數(shù)式列出真值表。根據(jù)真值表分析邏輯功能。3答：圖 2-3 所示組合邏輯電路是同或門邏輯。4答：由真值表可知，當(dāng) 3 個(gè)輸入變量 A，B，C 取值一致時(shí)，輸出 Y=1，否則 Y=0。所以這個(gè)邏輯電路可以判斷 3 個(gè)輸入變量的取值是否一致，故稱為輸入一致判別邏輯電路。任務(wù)二 設(shè)計(jì)和測(cè)試“四舍五入”邏輯電路答：設(shè)計(jì)組合邏輯

8、電路可按以下步驟進(jìn)行：根據(jù)設(shè)計(jì)要求設(shè)置輸入、輸出變量。按輸入、輸出變量之間的邏輯關(guān)系列出真值表。由真值表寫(xiě)出邏輯函數(shù)式，并通過(guò)化簡(jiǎn)得到最簡(jiǎn)邏輯函數(shù)式。由最簡(jiǎn)邏輯函數(shù)式繪出邏輯電路圖。用實(shí)際元器件實(shí)現(xiàn)邏輯電路。答：輸入變量的某些取值在工作過(guò)程中始終不會(huì)出現(xiàn)，這些最小項(xiàng)稱為約束項(xiàng)。既然約束項(xiàng)不會(huì)出現(xiàn)，那么將約束項(xiàng)加到函數(shù)式中或者從函數(shù)式中刪掉，對(duì)函數(shù)沒(méi)有影響。約束項(xiàng)在 卡諾圖中用符號(hào)“”表示，在化簡(jiǎn)過(guò)程中，可以根據(jù)需要將這些約束項(xiàng)看作 1 或者 0。解：解：Y= m(7,11,13,14,15)=ABD+ABC+ACD+BCD=ABD ABCACDBCD任務(wù)三 應(yīng)用編碼器、譯碼器組裝十進(jìn)制數(shù)碼顯示

9、電路一、填空題1編碼28421BCD優(yōu)先編碼58421BCD 碼七段字形顯示碼七陽(yáng)陰二、問(wèn)答題答：74LS147 輸入端I9的優(yōu)先級(jí)別最高，其他依次降低， I0的優(yōu)先級(jí)別最低。輸入端I1隱含。答：輸出編碼信號(hào)是 8421BCD 碼的反碼。答：CD4511 拒絕非 8421 碼，當(dāng)輸入信號(hào)是 10101111 時(shí)，輸出數(shù)據(jù)全為 0。答：共陰極、共陽(yáng)極數(shù)碼管分別用高、低電平驅(qū)動(dòng)。CD4511 和 74LS48 驅(qū)動(dòng)共陰極數(shù)碼管；74LS47 驅(qū)動(dòng)共陽(yáng)極數(shù)碼管。任務(wù)四 應(yīng)用數(shù)據(jù)選擇器組裝三地開(kāi)關(guān)控制電路一、填空題多一多一二、問(wèn)答題答：當(dāng)使能端無(wú)效時(shí)，數(shù)據(jù)選擇器被禁止；當(dāng)使能端有效時(shí)，數(shù)據(jù)選擇器處于工

10、作狀態(tài)。答：數(shù)據(jù)選擇器的輸出信號(hào)由地址碼選擇決定。3答：對(duì)應(yīng) D7，D5，D2，D1 的地址碼分別是 111B，101B，010B，001B。三、設(shè)計(jì)題任務(wù)五 應(yīng)用加法器組裝 BCD 碼轉(zhuǎn)余 3 碼電路一、填空題進(jìn)位半加進(jìn)位全加二 、 判 斷 題 12 三、問(wèn)答題答：一片 74LS283 加法器只能完成 4 位二進(jìn)制數(shù)的加法運(yùn)算。答：要完成十六位二進(jìn)制數(shù)相加需要 4 片 74LS283。任務(wù)六 應(yīng)用數(shù)值比較器組裝工件規(guī)格識(shí)別電路一、填空題=二、選擇題1B2A3C三、判斷題1234課題三 觸發(fā)器的應(yīng)用任務(wù)一 應(yīng)用 RS 觸發(fā)器制作手動(dòng)脈沖信號(hào)發(fā)生器一、填空題兩翻轉(zhuǎn)記憶一與非輸入輸出記憶610二、

11、判斷題123 三、繪圖題12任務(wù)二 學(xué)習(xí)和測(cè)試 JK 觸發(fā)器一、填空題1002113014105保持 翻轉(zhuǎn) 置 0置 1二、繪圖題12任務(wù)三 應(yīng)用 D 觸發(fā)器組裝 4 人搶答器一、判斷題1234 二、繪圖題12任務(wù)四 觸發(fā)器功能轉(zhuǎn)換123456789課題四 組裝與測(cè)試時(shí)序邏輯電路任務(wù)一 分析和測(cè)試給定的時(shí)序邏輯電路問(wèn)答題答：時(shí)序邏輯電路的特點(diǎn)是，輸出不僅取決于當(dāng)時(shí)輸入的狀態(tài)，還與電路原來(lái)的狀態(tài)有關(guān)。答：時(shí)序邏輯電路按觸發(fā)方式可分為“同步”和“異步”兩大類。在同步時(shí)序邏輯電路中，所有觸發(fā)器的時(shí)鐘脈沖輸入端CP 都連在一起，使所有觸發(fā)器的狀態(tài)變化和時(shí)鐘脈沖信號(hào)CP 同步發(fā)生。在異步時(shí)序電路中，時(shí)鐘

12、脈沖信號(hào)CP 只觸發(fā)部分觸發(fā)器，其余觸發(fā)器則是由電路內(nèi)部信號(hào)發(fā)出的，因此，各個(gè)觸發(fā)器的狀態(tài)變化有先有后，并不都與時(shí)鐘脈沖CP 同步，所以異步時(shí)序邏輯電路的工作速度低于同步時(shí)序邏輯電路。答：分析時(shí)序邏輯電路可按以下步驟進(jìn)行：分析電路的基本組成，寫(xiě)出各觸發(fā)器的時(shí)鐘方程、驅(qū)動(dòng)方程和時(shí)序邏輯電路的輸出方程。將驅(qū)動(dòng)方程代入相應(yīng)觸發(fā)器的特性方程，求出時(shí)序邏輯電路的狀態(tài)方程。根據(jù)狀態(tài)方程和輸出方程，列出時(shí)序邏輯電路狀態(tài)轉(zhuǎn)換表，畫(huà)出狀態(tài)轉(zhuǎn)換圖或時(shí)序圖。根據(jù)狀態(tài)表、狀態(tài)圖或時(shí)序圖確定時(shí)序電路的邏輯功能。答：2 位計(jì)數(shù)器的模是 4，3 位計(jì)數(shù)器的模是 8，4 位計(jì)數(shù)器的模是 16。答：計(jì)數(shù)器從最大狀態(tài)翻轉(zhuǎn)為0 狀

13、態(tài)時(shí)，計(jì)數(shù)器進(jìn)位輸出端輸出進(jìn)位信號(hào)。答：計(jì)數(shù)器從最小狀態(tài) 0 翻轉(zhuǎn)到最大狀態(tài)時(shí)，計(jì)數(shù)器借位輸出端輸出借位信號(hào)。任務(wù)二 組裝與測(cè)試集成二進(jìn)制加法計(jì)數(shù)器一、問(wèn)答題答：計(jì)數(shù)器有以下幾種分類：按數(shù)字變化規(guī)律，可分為加法（遞增）計(jì)數(shù)，減法（遞減）計(jì)數(shù)和加/減可逆計(jì)數(shù)。按計(jì)數(shù)的進(jìn)制不同，可分為二進(jìn)制、十進(jìn)制或N（任意）進(jìn)制。按觸發(fā)方式不同，可分為同步計(jì)數(shù)和異步計(jì)數(shù)。按清零方式，可分為同步清零和異步清零。按置入數(shù)據(jù)方式，可分為同步置入數(shù)據(jù)和異步置入數(shù)據(jù)。答：同步清零（或置入數(shù)據(jù)）在時(shí)鐘脈沖CP 到達(dá)時(shí)刻才能清零（或置入數(shù)據(jù)），異步清零（或置入數(shù)據(jù)）則不受CP 限制。答：74LS161 是同步置數(shù)異步清零，7

14、4LS163 是同步置數(shù)同步清零。答：74LS161 的進(jìn)位信號(hào)CO 是下降沿有效。由時(shí)序圖可以看出，進(jìn)位信號(hào)CO 在第 15 個(gè) CP 脈沖上升沿時(shí)刻上升為高電平，在第16 個(gè)CP 脈沖上升沿時(shí)刻產(chǎn)生一個(gè)下降沿進(jìn)位信號(hào)， CO 脈沖寬度為一個(gè)CP 周期。答：異步清零，同步置數(shù)，數(shù)據(jù)保持，加法計(jì)數(shù)二、繪圖題參見(jiàn)教材圖 4-12。參見(jiàn)教材圖 4-13。任務(wù)三 組裝與測(cè)試集成二進(jìn)制加/減可逆計(jì)數(shù)器一、問(wèn)答題答：74LS193 是二進(jìn)制加減可逆計(jì)數(shù)器，74LS161 是二進(jìn)制加法計(jì)數(shù)器。答：74LS193 為異步置數(shù)，74LS161 為同步置數(shù)。答：74LS193 是雙時(shí)鐘計(jì)數(shù)輸入，74LS161

15、是單時(shí)鐘計(jì)數(shù)輸入。答：74LS193 進(jìn)位信號(hào)為上升沿脈沖，74LS161 進(jìn)位信號(hào)為下降沿脈沖。二、繪圖題參見(jiàn)教材圖 4-16。參見(jiàn)教材圖 4-18。任務(wù)四 組裝與測(cè)試集成十進(jìn)制加/減可逆計(jì)數(shù)器一、填空題1加/減 加/減兩28421BCD3UPDOWN4DOWNUP5 異 異二、繪圖題1參見(jiàn)教材圖 4-21。2參見(jiàn)教材圖 4-23。任務(wù)五 組裝與測(cè)試任意進(jìn)制計(jì)數(shù)器一、填空題二，四，五，八，十，十六清零置數(shù)二、問(wèn)答題答：使用異步清零法將n 進(jìn)制的計(jì)數(shù)器轉(zhuǎn)換為 m（nm）進(jìn)制計(jì)數(shù)器時(shí)，要用第一個(gè)無(wú)效狀態(tài)作為譯碼信號(hào)，反饋到計(jì)數(shù)器異步清零端。答：使用同步清零法將n 進(jìn)制的計(jì)數(shù)器轉(zhuǎn)換為 m（nm）進(jìn)

16、制計(jì)數(shù)器時(shí)，要用最后一個(gè)有效狀態(tài)作為譯碼信號(hào)，反饋到計(jì)數(shù)器同步清零端。答：使用同步置數(shù)法將n 進(jìn)制的計(jì)數(shù)器轉(zhuǎn)換為 m（nm）進(jìn)制計(jì)數(shù)器時(shí)，可以將它輸出的任何一個(gè)狀態(tài)通過(guò)譯碼，產(chǎn)生一個(gè)預(yù)置數(shù)信號(hào)反饋至預(yù)置數(shù)控制端，在下一個(gè)時(shí)鐘脈沖作用后計(jì)DDQQ數(shù)器就會(huì)把預(yù)置數(shù)據(jù) 的狀態(tài)置入輸出端 。預(yù)置控制信號(hào)消失后，計(jì)數(shù)器從被置入3030的狀態(tài)開(kāi)始重新計(jì)數(shù)。任務(wù)六 組裝與測(cè)試多級(jí)任意進(jìn)制計(jì)數(shù)器一、填空題級(jí)聯(lián)大于反饋清零反饋置數(shù)二、問(wèn)答題2答：把第一級(jí)的進(jìn)位輸出端 CO1 接到第二級(jí)的加時(shí)鐘脈沖輸入端 UP ，以此類推。每當(dāng)?shù)臀挥?jì)數(shù)器達(dá)到模數(shù)時(shí)，便向高位計(jì)數(shù)器發(fā)出進(jìn)位信號(hào)，因此，可以方便地級(jí)聯(lián)成多級(jí)加法計(jì)數(shù)器

17、。答：還是BCD 代碼。任務(wù)七 組裝與測(cè)試集成二一五一十進(jìn)制計(jì)數(shù)器一、填空題兩個(gè)21二五十3842154214百二、繪圖題參見(jiàn)教材圖 4-38。參見(jiàn)教材圖 4-40。任務(wù)八 組裝與測(cè)試數(shù)據(jù)寄存器一、填空題并行并行串行串行CP 時(shí)鐘脈沖雙向移位5n2n二、問(wèn)答題答：數(shù)據(jù)寄存器和移位寄存器都可以存儲(chǔ)二進(jìn)制數(shù)據(jù)，區(qū)別在于有無(wú)移位功能。答：用n 根數(shù)據(jù)線同時(shí)輸入或輸出 n 個(gè)數(shù)據(jù)的方式稱為數(shù)據(jù)的并行輸入或并行輸出方式。答：用一根數(shù)據(jù)線逐位輸入或輸出數(shù)據(jù)的方式稱為數(shù)據(jù)的串行輸入、串行輸出方式。課題五組裝與測(cè)試 555 時(shí)基電路和石英晶體多諧振蕩器電路任務(wù)一 組裝與測(cè)試 555 延時(shí)控制電路一、填空題電阻

18、分壓器電壓比較器RS 觸發(fā)器放電電路輸出級(jí)單元電路TTLCMOS高外接電阻和電容電源電壓二、判斷題123 三、問(wèn)答題答：表示 555 集成電路內(nèi)部有 3 個(gè) 5k的電阻串聯(lián)構(gòu)成電阻分壓器。答：555 集成電路TTL 類型的電源電壓為 4.516V，輸出電流可達(dá)200mA；CMOS 類型的電源電壓為 318V，輸出電流約為 4mA。答：因?yàn)?2 腳的比較電壓為 1/3UCC。CC答：因?yàn)?6 腳的比較電壓為 2/3 U。答：4 腳為復(fù)位端，接低電平時(shí)輸出端3 腳輸出低電平。7 腳為放電端，當(dāng) 3 腳輸出低電平時(shí)，放電晶體管VT 導(dǎo)通，外接電容器通過(guò)晶體管VT 放電。CCCC答：通常高觸發(fā)電平為

19、2/3 U，低觸發(fā)電平為 1/3 U。答：主要作用是抑制來(lái)自電源的噪聲或紋波電壓，提高抗干擾能力。任務(wù)二 組裝與測(cè)試 555 施密特觸發(fā)器一、填空題電壓轉(zhuǎn)移特性回差電壓二、選擇題1B2C3A4A5B任務(wù)三 組裝 555 時(shí)鐘脈沖信號(hào)發(fā)生器一、填空題矩形脈沖高電平與低電平二、計(jì)算題解：當(dāng) RP=100k時(shí)：t 0.7(R +R )CW11P2 0.7 10 100103 10106 770103 st=0.7R C 0.7 100 103 10 106 700 103 sW2P2T t t (770 700) 103 1.47sW1W 2f 1 1 0.68HzT1.47當(dāng) R P=0k時(shí)：t

20、0.7R CW112 0.7 10 103 10 106 70 103 st=0.7R C 0W2P2T t t 70 103 sW1W 2f 1 1 14.3HzT70103故該脈沖信號(hào)發(fā)生器的輸出頻率范圍是0.68 14.3Hz。任務(wù)四 組裝與測(cè)試石英晶體秒脈沖振蕩器填空題1壓電2結(jié)構(gòu)35課題六 半導(dǎo)體存儲(chǔ)器的應(yīng)用任務(wù)一 應(yīng)用 ROM 制作彩燈控制器一、填空題二進(jìn)制信息程序、數(shù)據(jù)和表格參數(shù)只讀存儲(chǔ)器ROM隨機(jī)存儲(chǔ)器RAM一次性擦除紫外線擦除電擦除TTLCMOS地址譯碼器存儲(chǔ)矩陣輸出緩沖器讀/寫(xiě)/輸出控制器數(shù)據(jù)緩沖器70FFH00H二、問(wèn)答題答：如圖 6-2 所示彩燈控制器電路由脈沖振蕩器、

21、加法計(jì)數(shù)器、ROM 和數(shù)據(jù)緩沖器四部分組成。CD4060 是脈沖振蕩器，可以輸出多種頻率信號(hào)，使用其中的2Hz、4Hz、8Hz 的脈沖信號(hào)來(lái)調(diào)整燈光移動(dòng)速度。CD4040 是 12 級(jí)加法計(jì)數(shù)器，作用是將脈沖信號(hào)編為地址碼輸出。W27C512 是 E2PROM，預(yù)先存儲(chǔ)彩燈的 32 個(gè)狀態(tài)代碼，其地址輸入端連接CD4040，可以根據(jù)地址碼輸出相應(yīng)的 8 位狀態(tài)代碼數(shù)據(jù)D7D0。74LS244 是 8 位數(shù)據(jù)緩沖器，可以同時(shí)驅(qū)動(dòng) 8 只發(fā)光二極管LED 點(diǎn)亮。答：編程器可對(duì)ROM 芯片進(jìn)行數(shù)據(jù)讀/寫(xiě)操作。答：有 5 種工作方式。讀數(shù)據(jù)方式。當(dāng)CE=0 、OE/U=0 ，并有地址碼輸入時(shí)，從D D

22、讀出該地址單元PP70的數(shù)據(jù)。無(wú)輸出方式。當(dāng)CE=0 、OE/U=1時(shí)，數(shù)據(jù)輸出端D D 呈高阻隔離狀態(tài)。PP70編程方式。在OE/UPP端加入編程電壓 12V，在地址線上輸入單元地址，在數(shù)據(jù)線上輸入要寫(xiě)入的數(shù)據(jù)，在CE 端加入 100ms 下降沿脈沖時(shí)，數(shù)據(jù)就被寫(xiě)入到由地址碼確定的存儲(chǔ)單元中。編程禁止方式。在編程方式下，如果CE 端保持高電平，則芯片不能被編程，數(shù)據(jù)端為高阻隔離狀態(tài)。未選中方式。當(dāng)CE=1時(shí)，芯片處于未選中狀態(tài)。在多個(gè)芯片接入數(shù)據(jù)總線時(shí)，不用的芯片處于備用狀態(tài)。任務(wù)二 應(yīng)用 ROM 實(shí)現(xiàn)組合邏輯函數(shù)解：Y =AB+AB= m（0，3）2Y =A+B= m(1,2,3)1Y =

23、A B= m（0）01012012個(gè)邏輯函數(shù)式共有A，B 兩個(gè)輸入變量，分別對(duì)應(yīng)于ROM 的地址輸入端A ，A ，其余地址輸入端接地。ROM 的數(shù)據(jù)輸出端 D0，D ，D 對(duì)應(yīng)邏輯函數(shù)式 Y ，Y ，Y ，邏輯電路如下圖所示。ROM 輸出和組合邏輯函數(shù)真值表如下表所示，將8 位 ROM 輸出數(shù)據(jù)轉(zhuǎn)換為 16 進(jìn)制，即是寫(xiě)入ROM 的邏輯函數(shù)輸出代碼。輸入變量ROM 輸出/邏輯函數(shù)真值表邏輯輸ROM 輸出和組合邏輯函數(shù)真值表A BD7D6D5D4D3D2/Y2D1/Y1D0/Y0出代碼0 00000010105H0 10000001002 H1 00000001002 H1 1000001100

24、6 H任務(wù)三 應(yīng)用 ROM 實(shí)現(xiàn)乘法運(yùn)算表十進(jìn)制數(shù)二進(jìn)制數(shù)格雷碼十進(jìn)制數(shù)二進(jìn)制數(shù)格雷碼0解：4 位二進(jìn)制數(shù)碼與格雷碼對(duì)應(yīng)關(guān)系見(jiàn)下表。ABCDY Y Y Y3210ABCDY Y Y Y3210000000008100011001000100019100111012001000111010101111300110010111011111040100011012110010105010101111311011011601100101141110100170111010015111110000321位二進(jìn)制數(shù)碼分別對(duì)應(yīng)于ROM 的地址輸入端A3，A2，A1，A0，其余地址輸入端接地。ROM的數(shù)據(jù)輸出

25、端D3，D2，D1，D 對(duì)應(yīng)于格雷碼Y Y Y Y0，邏輯電路如下圖所示。ROM 輸出和格雷碼如下表所示，將 8 位 ROM 輸出數(shù)據(jù)轉(zhuǎn)換為 16 進(jìn)制，即是寫(xiě)入ROM 的邏輯代碼。輸入變量ROM 輸出 / 邏輯函數(shù)真值表邏輯代碼00ROM 輸出和格雷碼表ABCDD7D6D5D4D /Y33D /Y22D /Y11D /Y00000000000000H00010000000101H00100000001103H00110000001002H01000000011006 H01010000011107 H01100000010105H01110000010004 H1000000011000CH

26、1001000011010DH1010000011110F H1011000011100EH1100000010100A H1101000010110BH11100000100109H11110000100008 H任務(wù)四 學(xué)習(xí)隨機(jī)存儲(chǔ)器 RAM填空題讀/寫(xiě)消失存儲(chǔ)矩陣地址行列譯碼器選中工作禁止寫(xiě)入讀數(shù)5 1k82k4讀/寫(xiě)控制電路課題七 可編程邏輯器件 GAL 的應(yīng)用任務(wù)一 應(yīng)用 GAL 制作 8 路輸出控制器一、填空題定制可編程邏輯組合邏輯時(shí)序邏輯3ICLKO、QOE4205與8或6ABEL-HDLInfo7input = D7.D0input = D7,D6,D5,D4,D3,D2,D1

27、,D08SCR9方程式真值表狀態(tài)圖二、問(wèn)答題答：GAL16V8 的結(jié)構(gòu)框圖，由 7 部分構(gòu)成。（1）8 個(gè)輸入緩沖器。（2）8 個(gè)輸出/反饋緩沖器。（3）8 個(gè) 3 態(tài)輸出緩沖器。（4）8 個(gè)輸出邏輯宏單元OLMC。（5）1 個(gè)時(shí)鐘輸入緩沖器。（6）1 個(gè)輸出使能緩沖器。（7）1 個(gè)可編程的與門陣列。答：語(yǔ)句WHEN CTRL = =0 THEN output=!input 表示，如果控制端CTRL 等于 0， 輸出邏輯等于輸入邏輯取反；語(yǔ)句WHEN CTRL = =1 THEN output=input 表示，如果控制端CTRL 等于 1，輸出邏輯等于輸入邏輯。任務(wù)二 應(yīng)用 GAL 制作復(fù)合

28、邏輯門電路ABELHDL 語(yǔ)言邏輯運(yùn)算符如下表所示。運(yùn)算符表達(dá)式舉例說(shuō)明運(yùn)算優(yōu)先級(jí)!A非（取反）1&A&B與2#A#B或3$A$B異或3!$A!$B異或非（同或）3ABELHDL 語(yǔ)言關(guān)系運(yùn)算符如下表所示。運(yùn)算符表達(dá)式舉例說(shuō)明運(yùn)算優(yōu)先級(jí)= =A= =B等于4!=A!=B不等于4AB小于4=AAB大于4=A=B大于或等于4運(yùn)算符表達(dá)式舉例說(shuō)明運(yùn)算優(yōu)先級(jí)ABELHDL 語(yǔ)言算術(shù)運(yùn)算符如下表所示。A求十進(jìn)制補(bǔ)碼1AB減3A+B加3*A*B乘2/A/B無(wú)符號(hào)整除2%A%B取模：無(wú)符號(hào)整除的余數(shù)2AABA 右移B 位2應(yīng)用邏輯方程式描述邏輯關(guān)系的復(fù)合邏輯門用戶源文件如下。moduleDS10模塊名是DS

29、10gate10devicep16v8s;使用器件為P16V8S，gate10 是燒寫(xiě)文件名a,b,c,d,e,fpin 1,2,3,4,5,6;輸入端管腳聲明g,h,i,j,kpin 7,8,9,11,12;輸入端管腳聲明u,v,x,ypin 19,18,16,15;輸出端管腳聲明equations邏輯方程式關(guān)鍵字u=a&b&c;與邏輯門v=d#e#f;或邏輯門x=!g;非邏輯門y=!(h&i&j&k);與非邏輯門endDS10結(jié)束關(guān)鍵字任務(wù)三 應(yīng)用 GAL 制作十進(jìn)制數(shù)碼顯示器答：圖7-19 所示電路與圖 2-9 所示電路的邏輯功能完全相同，但圖7-19 所示電路結(jié)構(gòu)要簡(jiǎn)潔得多，不僅成本低

30、，而且電路的接線工作量也大大減少。8421BCD 碼轉(zhuǎn)換余 3 碼邏輯電路的ABELHDL 語(yǔ)言用戶源文件如下。moduleDS11模塊名是DS11bcd3deviceP16V8s ;使用器件為P16V8S，bcd3 是燒寫(xiě)文件名i1,i2,i3,i4pin 1,2,3,4;a,b,c,dpin 19,18,17,16istypeCOM;定義為COM 型truth_table表格關(guān)鍵字(i4,i3,i2,i1-a,b,c,d)0,0,0,0-0,0,1,1;00,0,0,1-0,1,0,0;10,0,1,0-0,1,0,1;20,0,1,1-0,1,1,0;30,1,0,0-0,1,1,1;4

31、0,1,0,1-1,0,0,0;50,1,1,0-1,0,0,1;60,1,1,1-1,0,1,0;71,0,0,0-1,0,1,1;81,0,0,1-1,1,0,0;9end結(jié)束關(guān)鍵字任務(wù)四 應(yīng)用 GAL 制作 4 位左移寄存器答：在編寫(xiě)器件使用語(yǔ)句時(shí)，簡(jiǎn)單模式為“P16V8S”，寄存器模式為“P16V8R”。答：例如，A=B 是組合邏輯賦值，把B 的值立即賦給A，沒(méi)有延時(shí)，與時(shí)鐘信號(hào)無(wú)關(guān)； A:=B 是寄存器賦值，在下一個(gè)時(shí)鐘脈沖的有效邊沿時(shí)，把B 的值賦給A，與時(shí)鐘信號(hào)有關(guān)。答：GAL16V8 工作在寄存器模式下，時(shí)鐘輸入端是管腳1，使用控制端是管腳11。它們不可以通過(guò)編程修改為其他管腳

32、。任務(wù)五 應(yīng)用 GAL 制作四進(jìn)制加法計(jì)數(shù)器答：A,B,C,D.c=CLK 為 A.c=CLK，B.c=CLK，C.c=CLK，D.c=CLK 的集合，表示A，B， C，D 四個(gè)寄存器的時(shí)鐘脈沖均為CLK。答：qb:=clr&(qb$qa)語(yǔ)句表示當(dāng) clr 為 0 時(shí)，在時(shí)鐘脈沖到來(lái)時(shí)，qb=0；當(dāng) clr 為 1 時(shí)， 小括號(hào)內(nèi)按異或邏輯運(yùn)算后賦值，所以要加入小括號(hào)。如果不加入小括號(hào)，則先進(jìn)行與邏輯運(yùn)算，后進(jìn)行異或邏輯運(yùn)算。答：修改為“qa:=!clr&!qa”和“qb:=!clr&(qb$qa)”。任務(wù)六 應(yīng)用 GAL 制作十進(jìn)制加法計(jì)數(shù)器答：用戶源文件中S0 = b0000 表示S0 狀態(tài)為二進(jìn)制 0000；S1 = b0001 表示S1 狀態(tài)為二進(jìn)制 0001。答：用戶源文件中 state_diagram Q3,Q2,Q1,Q0表示由 Q3，Q2，Q1，Q0 四個(gè)寄存器組成狀態(tài)圖，state_diagram 是狀態(tài)圖關(guān)鍵字。答：表示在下一個(gè)脈